JPH07106064B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JPH07106064B2
JPH07106064B2 JP17963991A JP17963991A JPH07106064B2 JP H07106064 B2 JPH07106064 B2 JP H07106064B2 JP 17963991 A JP17963991 A JP 17963991A JP 17963991 A JP17963991 A JP 17963991A JP H07106064 B2 JPH07106064 B2 JP H07106064B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
transistor
winding
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17963991A
Other languages
Japanese (ja)
Other versions
JPH0530744A (en
Inventor
健 伊藤
Original Assignee
菊水電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 菊水電子工業株式会社 filed Critical 菊水電子工業株式会社
Priority to JP17963991A priority Critical patent/JPH07106064B2/en
Publication of JPH0530744A publication Critical patent/JPH0530744A/en
Publication of JPH07106064B2 publication Critical patent/JPH07106064B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、安定化直流電源装置等
に使用するDC−DCコンバータ(直流−直流変換器)
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter (DC-DC converter) used in a stabilized DC power supply device or the like.
It is about.

【0002】[0002]

【従来の技術】トランスの1次巻線にスイッチングトラ
ンジスタを直列に接続しこれをオン・オフすることによ
って直流電流を断続的に流して2次巻線に誘起される電
圧を、整流し平滑して直流出力を得るDC−DCコンバ
ータは既に広く知られる。
2. Description of the Related Art A switching transistor is connected in series to a primary winding of a transformer and is turned on / off to intermittently flow a direct current to rectify and smooth a voltage induced in a secondary winding. A DC-DC converter that obtains a direct current output by using a known method is already widely known.

【0003】この種の装置の1つとして、回路構成が簡
単なオン・オフ型の自励式DC−DCコンバータがあ
る。この方式の回路は、もっともシンプルな構成である
ため部品点数を少なくできるが、出力容量に比べてスイ
ッチされる電流のピーク値が大きいこと、トランスへの
印加電圧は一方向のみで利用率が悪いこと、磁気飽和を
起こして過大電流が流れないよう注意が必要であること
などから、主に小出力用として使用されている。
As one of the devices of this type, there is an on / off type self-excited DC-DC converter having a simple circuit configuration. Although this type of circuit has the simplest configuration, it can reduce the number of parts, but the peak value of the switched current is large compared to the output capacitance, and the voltage applied to the transformer is unidirectional and the utilization factor is poor. It is mainly used for small output because it is necessary to be careful not to cause excessive current to flow due to magnetic saturation.

【0004】図10は従来のDC−DCコンバータの構
成を示す回路図である。図10において、1,2は直流
電源端子、24,25は負荷を接続する出力端子であ
る。T1はスイッチングトランスで、N1は1次巻線、
N2は2次巻線、NBは帰還巻線(ベース巻線)であ
る。Q11はスイッチングトランジスタ、R12は発振
スタート時に起動電流をベースに流すためのバイアス抵
抗である。R13はベース巻線NBの電圧をベース電流
を制限しながらベースに加える抵抗である。
FIG. 10 is a circuit diagram showing the structure of a conventional DC-DC converter. In FIG. 10, 1 and 2 are DC power supply terminals, and 24 and 25 are output terminals for connecting a load. T1 is a switching transformer, N1 is a primary winding,
N2 is a secondary winding, and NB is a feedback winding (base winding). Q11 is a switching transistor, and R12 is a bias resistor for supplying a starting current to the base at the start of oscillation. R13 is a resistor that applies the voltage of the base winding NB to the base while limiting the base current.

【0005】トランジスタQ12,抵抗R14および受
光トランジスタ3−1は、ベース電流をバイパス(分
流)し出力電圧を制御する制御回路を構成している。こ
こで受光トランジスタ3−1はフォトダイオード3−2
とフォトカプラ3を形成しており、出力電圧を制御する
ためフォトダイオード3−2からの光を受け、その抵抗
値を変化させて、トランジスタQ12に流れるベース電
流を制御する。抵抗R14は、この電流の最大値を制限
するとともに回路を安定に動作させるための抵抗であ
る。
The transistor Q12, the resistor R14 and the light receiving transistor 3-1 constitute a control circuit for bypassing (shunting) the base current and controlling the output voltage. Here, the light receiving transistor 3-1 is a photodiode 3-2.
And a photocoupler 3 are formed, which receives light from the photodiode 3-2 to control the output voltage, changes the resistance value thereof, and controls the base current flowing through the transistor Q12. The resistor R14 is a resistor for limiting the maximum value of this current and operating the circuit stably.

【0006】コンデンサC1,抵抗R1およびダイオー
ドCR1はスイッチングトランスT1の結合ロスおよび
2次側の整流ロスのために発生する異状な逆起電圧を吸
収するスナバ回路を構成している。ここで、ダイオード
CR1は異状電圧発生時に導通状態になってその異状電
圧を吸収用コンデンサC1に吸収させるためのスイッチ
ングダイオードとして機能する。また抵抗R1はコンデ
ンサC1に蓄積された電荷を放電させるための抵抗であ
る。
The capacitor C1, the resistor R1 and the diode CR1 form a snubber circuit which absorbs an abnormal back electromotive force generated due to the coupling loss of the switching transformer T1 and the rectification loss on the secondary side. Here, the diode CR1 becomes conductive when an abnormal voltage is generated, and functions as a switching diode for absorbing the abnormal voltage in the absorbing capacitor C1. The resistor R1 is a resistor for discharging the electric charge accumulated in the capacitor C1.

【0007】ダイオードCR22は、トランジスタQ1
1がオフ時に発生する2次側の逆起電圧を整流する整流
ダイオード、コンデンサC22は、整流ダイオードCR
22からの整流電流を平滑化して安定した直流を出力す
るための平滑コンデンサである。
The diode CR22 is a transistor Q1.
1 is a rectifying diode for rectifying the counter electromotive voltage on the secondary side that occurs when the capacitor C22 is a rectifying diode CR.
It is a smoothing capacitor for smoothing the rectified current from 22 and outputting a stable direct current.

【0008】U1は出力電圧を制御するための可変型シ
ャントレギュレータであり、出力電圧Vout が抵抗R2
6,R27によって分圧されて制御端子に加えられてい
るために、出力電圧Vout の変化に従って流れる電流の
量が変化する。この可変型シャントレギュレータU1は
例えばテキサスインスツルメント社製のTL431等の
ICによって構成されている。この可変型シャントレギ
ュレータに電流が流れると発光ダイオード3−2が発光
し、受光トランジスタ3−1の抵抗値が変化する。この
抵抗値の変化によってトランジスタQ11のベース電流
が制御される。このようにトランジスタQ11のベース
電流を制御することによって出力電圧を安定化すること
ができる。抵抗R25は発光ダイオード3−2に流す電
流を制限するとともに回路を安定に動作させるための抵
抗である。
U1 is a variable shunt regulator for controlling the output voltage, and the output voltage V out is a resistor R2.
6, the voltage is divided by R27 and is applied to the control terminal, so that the amount of current flowing changes as the output voltage V out changes. The variable shunt regulator U1 is composed of an IC such as TL431 manufactured by Texas Instruments Incorporated. When a current flows through the variable shunt regulator, the light emitting diode 3-2 emits light and the resistance value of the light receiving transistor 3-1 changes. The base current of the transistor Q11 is controlled by the change in the resistance value. By controlling the base current of the transistor Q11 in this way, the output voltage can be stabilized. The resistor R25 is a resistor for limiting the current flowing through the light emitting diode 3-2 and for operating the circuit stably.

【0009】次に、以上のように構成された従来例の動
作について説明する。
Next, the operation of the conventional example configured as described above will be described.

【0010】先ず、バイアス抵抗R12を通じてわずか
なベース電流がスイッチングトランジスタQ11のベー
スに流れてトランジスタQ11はオンとなる。トランジ
スタQ11がオンになると1次巻線N1に電流が流れる
ために、帰還巻線であるベース巻線NBからベース電流
B が流れてトランジスタQ11は飽和する。
First, a slight base current flows through the bias resistor R12 to the base of the switching transistor Q11, and the transistor Q11 is turned on. For current flows in the primary winding N1 transistor Q11 is turned on, the base winding NB is feedback winding flows through the base current I B is the transistor Q11 saturates.

【0011】トランジスタQ1がオンしているときに
は、トランスT1の一次側インダクタンスLと入力電流
電源の電圧Vinによって定められる電流IC (IC =V
in・t/L)が増加していき、IC =HFE・IB (HFE
はトランジスタの増幅率)で電流の増加が止まる。以上
の期間においては、ベース電流IB は、トランジスタQ
12,3−1および抵抗R14からなる制御回路によっ
て制御されている。
When the transistor Q1 is on, the current I C (I C = V C ) determined by the primary side inductance L of the transformer T1 and the voltage V in of the input current power supply.
in · t / L) increases and I C = H FE · I B (H FE
Is the amplification factor of the transistor) and the current stops increasing. In the above period, the base current I B remains at the transistor Q
It is controlled by a control circuit composed of 12, 3-1 and a resistor R14.

【0012】電流IC の増加が止まると、ベース巻線N
Bの電圧は消滅し始め、ベース電流IB も減少し、急速
にトランジスタQ1はオフとなる。このオフ期間に2次
巻線N2に発生した逆起電圧(フライバック電圧)をダ
イオードCR22で整流しコンデンサC22で平滑する
と同時に出力端24,25に直流を出力する。さらに、
このオフ期間においてはベース巻線NBはトランジスタ
Q11を逆バイアスしてオフ状態を維持する。逆起電圧
が減少し、ダイオードCR22に流れる電流ID が零に
なると、ベース巻線NBはスイッチングトランジスタQ
11をオフ状態に維持できなくなるために、トランジス
タQ11は再びオンとなって発振は継続される。
When the current I C stops increasing, the base winding N
The voltage of B begins to disappear, the base current I B also decreases, and the transistor Q1 turns off rapidly. The counter electromotive voltage (flyback voltage) generated in the secondary winding N2 during this off period is rectified by the diode CR22 and smoothed by the capacitor C22, and at the same time, direct current is output to the output terminals 24 and 25. further,
During this off period, the base winding NB reverse biases the transistor Q11 to maintain the off state. When the back electromotive force decreases and the current I D flowing through the diode CR22 becomes zero, the base winding NB becomes the switching transistor Q.
Since it becomes impossible to maintain 11 in the off state, the transistor Q11 is turned on again and oscillation continues.

【0013】[0013]

【発明が解決しようとする課題】以上説明したように従
来の自励式DC−DCコンバータにおいては、1次巻線
に流す電流のスイッチング素子としてPNPジャンクシ
ョン型トランジスタまたはNPNジャンクション型トラ
ンジスタが用いられていた。ここでこれらのトランジス
タがオン状態からオフ状態になる状態を以下に説明す
る。
As described above, in the conventional self-excited DC-DC converter, the PNP junction type transistor or the NPN junction type transistor is used as the switching element for the current flowing in the primary winding. . Here, a state in which these transistors are turned off is described below.

【0014】先ずオン状態からオフ状態に移行するとき
において、トランジスタQ11にはIC =HFE・IB
規定されるピーク値に近い値の電流が流れている。この
状態でコレクタ電流IC の増加が鈍くなると、それに伴
ってベース巻線NBに誘起される電圧も低くなりトラン
ジスタQ11のベース電流が低下する。そして、ベース
巻線NBの誘起電圧がさらに下がってベース電流がトラ
ンジスタQ11のオン状態を維持できなくなった段階で
トランジスタQ11はオン状態からオフ状態に移行す
る。
First, at the time of transition from the on state to the off state, a current having a value close to the peak value defined by I C = H FE · I B flows in the transistor Q11. When the increase in collector current I C slows down in this state, the voltage induced in the base winding NB also decreases and the base current of the transistor Q11 decreases. Then, when the induced voltage of the base winding NB further decreases and the base current cannot maintain the ON state of the transistor Q11, the transistor Q11 shifts from the ON state to the OFF state.

【0015】このように、従来装置にあっては、コレク
タにピーク値電流が流れている状態で、ベース電流が低
下してトランジスタのオン抵抗値が高くなるために、こ
のオン状態からオフ状態への移行時においてトランジス
タで大きな電力損失が生じていた。
As described above, in the conventional device, when the peak value current flows in the collector, the base current decreases and the on-resistance value of the transistor increases, so that the on-state changes from the on-state to the off-state. A large power loss occurred in the transistor at the time of transition.

【0016】また、これらのトランジスタはMOS型F
ET(電界効果トランジスタ)に比してスイッチングス
ピードが遅いために、オン状態の時間をある程度以上に
短くすることができない。このため、このオン最少時間
によってトランスT1に蓄積する磁気エネルギの最小値
が規制されてしまうために、従来装置に軽負荷を接続し
た場合にはスイッチング動作が間欠的になり装置の動作
が不安定になるという問題点もあった。
Further, these transistors are MOS type F
Since the switching speed is slower than that of ET (Field Effect Transistor), the on-state time cannot be shortened to a certain extent or more. For this reason, the minimum value of the magnetic energy stored in the transformer T1 is restricted by this ON minimum time, so that when a light load is connected to the conventional device, the switching operation is intermittent and the operation of the device is unstable. There was also a problem that became.

【0017】さらに、スイッチングスピードが遅いこれ
らのトランジスタを用いる従来装置にあっては発振周波
数をある程度以上高くできないために、トランスT1の
利用率も低かった。
Further, in the conventional device using these transistors having a slow switching speed, the utilization rate of the transformer T1 is low because the oscillation frequency cannot be increased to a certain extent or more.

【0018】ここで、従来装置のトランジスタをスイッ
チングスピードが速いMOS型FETで置換すれば上述
した問題点はすべて解消されるが、ベース電流を減少さ
せることによってトランジスタをオフ状態に移行させる
従来装置の回路ではスイッチング素子として電圧制御素
子であるMOS型FETを用いることができなかった。
Here, if the transistor of the conventional device is replaced with a MOS type FET having a high switching speed, all the above-mentioned problems are solved, but the conventional device in which the transistor is turned off by reducing the base current is eliminated. In the circuit, it was not possible to use a MOS type FET which is a voltage control element as a switching element.

【0019】本発明の目的は、1次巻線に流す電流のス
イッチング素子としてFETを用い、そのFETを高速
で動作させることによって、スイッチング時の損失が小
さく、トランスの利用率が高く、さらに軽負荷時にも安
定して動作するDC−DCコンバータを提供することに
ある。
An object of the present invention is to use an FET as a switching element for the current flowing in the primary winding and operate the FET at a high speed to reduce the loss during switching, increase the utilization factor of the transformer, and further reduce the weight. It is to provide a DC-DC converter that operates stably even under load.

【0020】[0020]

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、トランスの1次巻線に直流電源からの電
流を間欠的に供給することによって、2次巻線に誘起さ
れる電圧を整流し平滑して負荷に供給するDC−DCコ
ンバータにおいて、前記直流電源に対して前記1次巻線
と直列接続され、ゲートが抵抗器を介して前記直流電源
の正極に接続された電界効果トランジスタと、前記直流
電源の負極と前記ゲート間に設けられ、制御端に入力す
る電圧が所定値以上のときに導通状態となるスイッチン
グ手段と、前記負荷へ供給する電圧を検出する出力電圧
検出手段と、前記トランスに設けられた帰還巻線と、一
端が前記電界効果トランジスタのゲートに接続され、他
端が前記帰還巻線の一端に接続された第1のコンデンサ
と、一端が前記スイッチング手段の制御端に接続され、
他端が前記帰還巻線の他端に接続された第2のコンデン
サと、該第2のコンデンサの前記一端と前記第1のコン
デンサの前記一端との間に設けられ、前記出力電圧検出
手段の出力に従って前記第1のコンデンサから前記第2
のコンデンサへ流れる電流の量を制御する電流制御素子
とを有するスイッチング制御手段と、前記第2のコンデ
ンサに、前記帰還巻線の前記一端に発生する電圧とは逆
相の電圧を供給する逆相電圧供給手段とを備えたことを
特徴とするものである。
In order to achieve the above object, the present invention is induced in a secondary winding by intermittently supplying a current from a DC power supply to the primary winding of a transformer. In a DC-DC converter that rectifies and smoothes a voltage and supplies it to a load, an electric field that is connected in series to the primary winding with respect to the DC power supply and has a gate connected to a positive electrode of the DC power supply via a resistor. An effect transistor, a switching means that is provided between the negative electrode of the DC power supply and the gate, and is in a conductive state when the voltage input to the control terminal is a predetermined value or more, and an output voltage detection that detects the voltage supplied to the load. Means, a feedback winding provided in the transformer, a first capacitor having one end connected to the gate of the field effect transistor and the other end connected to one end of the feedback winding, and one end connected to the switch. Is connected to the control end of the etching unit,
A second capacitor having the other end connected to the other end of the feedback winding; and a second capacitor provided between the one end of the second capacitor and the one end of the first capacitor. According to the output, the first capacitor to the second capacitor
Switching control means having a current control element for controlling the amount of current flowing to the second capacitor, and a negative phase supplying a voltage having a phase opposite to the voltage generated at the one end of the feedback winding to the second capacitor. And a voltage supply means.

【0021】[0021]

【作用】以上のように構成された本発明によれば、先
ず、電界効果トランジスタのゲートに電圧が印加されて
オン状態となり1次巻線に電流が流れる。この状態で帰
還巻線の両端に誘起電圧が生じる。この誘起電圧がスイ
ッチング制御手段の第1のコンデンサを介して電界効果
トランジスタのゲートに印加されて電界効果トランジス
タは完全にオン状態になる。
According to the present invention constructed as described above, first, a voltage is applied to the gate of the field effect transistor to turn it on, and a current flows through the primary winding. In this state, an induced voltage is generated across the feedback winding. This induced voltage is applied to the gate of the field effect transistor via the first capacitor of the switching control means, and the field effect transistor is completely turned on.

【0022】このオン状態時に、出力電圧検出手段で検
出された出力電圧に応じた量の電流がスイッチング制御
手段内の第1のコンデンサから第2のコンデンサに流れ
込み、第2のコンデンサの両端間の電圧が上昇する。そ
れに伴って第2のコンデンサの一端に接続されたスイッ
チング手段の制御端の電圧も上昇しその電圧が所定値に
達するとスイッチング手段は電界効果トランジスタのゲ
ートを電源の負極に接続して電界効果トランジスタを瞬
時にオフ状態にする。
In this ON state, a current of an amount corresponding to the output voltage detected by the output voltage detecting means flows into the second capacitor from the first capacitor in the switching control means, and the current between both ends of the second capacitor is increased. The voltage rises. Along with this, the voltage at the control end of the switching means connected to one end of the second capacitor also rises, and when the voltage reaches a predetermined value, the switching means connects the gate of the field effect transistor to the negative electrode of the power supply and the field effect transistor. Instantly turns off.

【0023】このオフ状態のときトランスの2次巻線に
発生する逆起電圧を整流し平滑化して負荷に供給する。
さらにこのオフ状態においては、帰還巻線が電界効果ト
ランジスタを逆バイアスし、逆相電圧供給手段がスイッ
チング制御手段の第2のコンデンサを介してスイッチン
グ手段の制御端に所定値の電圧を供給しつづけてこのオ
フ状態を維持する。そして、逆起電圧が減少して逆相電
圧供給手段が上述した所定値の電圧を維持できなくなる
と、スイッチング手段が遮断状態となって電界効果トラ
ンジスタがオン状態に移行する。
In this off state, the counter electromotive voltage generated in the secondary winding of the transformer is rectified, smoothed and supplied to the load.
Further, in this OFF state, the feedback winding reversely biases the field effect transistor, and the negative phase voltage supply means continues to supply a voltage of a predetermined value to the control end of the switching means via the second capacitor of the switching control means. Keep the lever off. Then, when the counter electromotive voltage decreases and the anti-phase voltage supply means cannot maintain the voltage of the above-mentioned predetermined value, the switching means is turned off and the field effect transistor is turned on.

【0024】以後上述した動作を繰返す。Thereafter, the above operation is repeated.

【0025】このようにスイッチング手段の制御端に、
電界効果トランジスタのゲートとは逆相すなわちドレイ
ンと同相の電圧をコンデンサを介して加えるようにする
ことによって、電界効果トランジスタのオン,オフ動作
を確実かつ高速にして安定な動作と低損失を達成する。
また、第2のコンデンサの充電電流を制御し電界効果ト
ランジスタのオン時間を制御するようにすることによっ
て、トランスの磁気飽和を防ぎ過電流が流れないように
するとともに、出力電圧を安定化させる。さらに電界効
果トランジスタを用いるため、スイッチング速度を高速
にすることができて発振周波数を高く設定でき、トラン
スの利用率を高めることができる。
In this way, at the control end of the switching means,
By applying a voltage having the opposite phase to the gate of the field effect transistor, that is, the same phase as the drain, through the capacitor, the on / off operation of the field effect transistor can be performed reliably and at high speed to achieve stable operation and low loss. .
Further, by controlling the charging current of the second capacitor and controlling the on-time of the field effect transistor, magnetic saturation of the transformer is prevented, overcurrent does not flow, and the output voltage is stabilized. Further, since the field effect transistor is used, the switching speed can be increased, the oscillation frequency can be set high, and the transformer utilization rate can be increased.

【0026】[0026]

【実施例】以下、図面を参照して本発明を詳細に説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings.

【0027】図1は、本発明の第1の実施例を示す回路
図であり、図10と同一符号のものは同一のものを示し
ている。また、スイッチングトランスT1には1次巻線
N1,2次巻線N2の他に、帰還巻線が設けられてい
る。この帰還巻線は電源の負極に接続する位置で2つの
部分に分かれており、このうちNGはゲート巻線であ
り、NBはゲートコントロールトランジスタQ2のベー
スにゲート巻線NGとは逆相の電圧を加えるためのベー
ス巻線である。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention, in which the same reference numerals as those in FIG. 10 designate the same components. In addition to the primary winding N1 and secondary winding N2, a feedback winding is provided in the switching transformer T1. This feedback winding is divided into two parts at the position where it is connected to the negative pole of the power supply. Of these, NG is a gate winding, and NB is a voltage of the opposite phase to the gate winding NG at the base of the gate control transistor Q2. Is a base winding for adding.

【0028】Q1はMOS形FETのスイッチングトラ
ンジスタ、R2は発振スタート時にゲートに電圧を加え
るためのバイアス抵抗、C2,R5はゲート巻線NGか
らの電圧をゲートに加えるコンデンサと抵抗である。ツ
ェナーダイオードCR2は、ゲートに必要以上の電圧が
加わらないように保護する逆方向ダイオード特性を利用
したクランプ回路を構成するとともに、通常のダイオー
ドとして機能しゲート巻線NGの電圧利用率を高め、さ
らにゲートに負の電圧が加わらないようにしている。Q
2は、トランジスタQ1をオン状態からオフ状態へ移行
させるためのゲートコントロールトランジスタである。
C3は帰還巻線(ベース巻線NB)の電圧をベースに加
えるコンデンサ、抵抗R3,R4および受光トランジス
タ3−1は、コンデンサC3に充電電流を流す抵抗であ
り、スイッチングトランジスタQ1のオン時間を制御す
る。ここで受光トランジスタ3−1は、発光ダイオード
3−2とフォトカプラを構成しており、出力電圧を一定
に保つように機能する。R4は発振動作を安定させるた
めの抵抗である。
Q1 is a MOS FET switching transistor, R2 is a bias resistor for applying a voltage to the gate at the start of oscillation, and C2 and R5 are a capacitor and a resistor for applying the voltage from the gate winding NG to the gate. The Zener diode CR2 configures a clamp circuit that uses a reverse diode characteristic that protects the gate from being applied with an unnecessarily high voltage, and functions as a normal diode to increase the voltage utilization rate of the gate winding NG, and further I try not to apply negative voltage to the gate. Q
Reference numeral 2 is a gate control transistor for shifting the transistor Q1 from the on state to the off state.
C3 is a capacitor that applies the voltage of the feedback winding (base winding NB) to the base, resistors R3 and R4, and the light-receiving transistor 3-1 are resistors that flow a charging current to the capacitor C3, and control the on-time of the switching transistor Q1. To do. Here, the light receiving transistor 3-1 constitutes a photo coupler with the light emitting diode 3-2, and functions to keep the output voltage constant. R4 is a resistor for stabilizing the oscillation operation.

【0029】次に以上のように構成された本実施例の動
作を、各部の波形を示す図2を用いて説明する。
Next, the operation of the present embodiment configured as described above will be described with reference to FIG. 2 which shows the waveform of each part.

【0030】バイアス抵抗R2を通じてスイッチングト
ランジスタQ1のゲートに電圧が加わり、そのゲート電
圧がドレイン電流を流すスレッシュホールド電圧に達す
ると、トランジスタQ1はオンとなりドレイン電流が流
れる。ドレイン電流が流れると帰還巻線であるゲート巻
線NGからゲート電圧がコンデンサC2,抵抗R5を通
じて加わり、トランジスタQ1は完全にオン状態とな
る。またこの状態では、ゲートコントロールトランジス
タQ2は、ゲート巻線NGとは逆相の帰還電圧がコンデ
ンサC3を通じて供給されているために、完全なオフの
状態になっている。トランジスタQ1がオンしていると
きこのトランジスタQ1には、トランスT1の一次イン
ダクタンスLと入力直線電源の電圧Vinによって定めら
れる電流IC (IC =Vin・t/L)が流れ、時間とと
もに徐々に増加していく。
When a voltage is applied to the gate of the switching transistor Q1 through the bias resistor R2, and the gate voltage reaches a threshold voltage at which a drain current flows, the transistor Q1 turns on and a drain current flows. When the drain current flows, the gate voltage is applied from the gate winding NG which is the feedback winding through the capacitor C2 and the resistor R5, and the transistor Q1 is completely turned on. Further, in this state, the gate control transistor Q2 is in a completely off state because the feedback voltage having a phase opposite to that of the gate winding NG is supplied through the capacitor C3. When the transistor Q1 is on, a current I C (I C = V in · t / L) determined by the primary inductance L of the transformer T1 and the voltage V in of the input linear power supply flows through the transistor Q1, and with time, It will gradually increase.

【0031】一方、ゲートコントロールトランジスタQ
2のベースに負の電圧を加えているコンデンサC3に
は、抵抗R3,R4および受光トランジスタ3−1を介
して充電電流が流れ込むため、トランジスタQ2のベー
ス電圧はトランジスタをオンにする電圧VBE(≒0.6
V)に近づく。そして、この電圧に達したときトランジ
スタQ2はオンになる。これによりトランジスタQ1の
ゲート電圧が低下してQ1はオフ状態となり、トランス
T1の1次巻線N1に流れる電流が急激に減少する。こ
の状態になると、帰還巻線のベース巻線NBがトランジ
スタQ2を完全にオンするとともに、ゲート巻線NGの
出力電圧も負になり、トランジスタQ1を高速で完全に
オフ状態にする。トランジスタQ2がオンするとコンデ
ンサC3は抵抗R3およびR4を介して蓄積した電荷を
放電する。
On the other hand, the gate control transistor Q
Since a charging current flows into the capacitor C3 that applies a negative voltage to the base of the transistor 2 through the resistors R3 and R4 and the light receiving transistor 3-1, the base voltage of the transistor Q2 turns on the voltage V BE ( ≒ 0.6
V) approaches. Then, when this voltage is reached, the transistor Q2 is turned on. As a result, the gate voltage of the transistor Q1 drops, Q1 is turned off, and the current flowing through the primary winding N1 of the transformer T1 sharply decreases. In this state, the base winding NB of the feedback winding completely turns on the transistor Q2, and the output voltage of the gate winding NG also becomes negative, so that the transistor Q1 is completely turned off at high speed. When the transistor Q2 turns on, the capacitor C3 discharges the electric charge accumulated through the resistors R3 and R4.

【0032】このオフ期間に2次巻線N2に発生する逆
起電圧(フライバック電圧)をダイオードCR22で整
流し、コンデンサC22平滑して出力端に直流電圧を出
力する。
The counter electromotive voltage (flyback voltage) generated in the secondary winding N2 during this off period is rectified by the diode CR22, smoothed by the capacitor C22, and a DC voltage is output to the output end.

【0033】負荷に供給されている出力電圧は抵抗R2
6,R27で分圧されて可変型シャントレギュレータU
1に加えられる。この可変型シャントレギュレータU1
は加わる電圧に応じて発光ダイオード3−2に流れる電
流をコントロールして受光トランジスタ3−1に流れる
コンデンサC3の充電電流をコントロールする。以上の
ようにして出力電圧を安定化する。
The output voltage supplied to the load is the resistance R2.
Variable shunt regulator U divided by 6 and R27
Added to 1. This variable shunt regulator U1
Controls the current flowing in the light emitting diode 3-2 according to the applied voltage to control the charging current of the capacitor C3 flowing in the light receiving transistor 3-1. The output voltage is stabilized as described above.

【0034】なおCR2はツェナーダイオードであり、
トランジスタQ1に加わるゲート電圧を制限すると共
に、ゲートに負電圧が加わるオフ期間のときには、通常
のダイオードとして動作し、ゲートの電位を一定に保
つ。このため次のオン期間が始まるときには、オフ期間
に充電されたコンデンサC2の電圧がゲート巻線NGの
電圧と加算されてゲートに出力される。このようにオン
期間が始まるときには、ゲート巻線NGのほぼピーク−
ピーク値が出力されるようにしてあるため、ゲート巻線
NGの電圧利用率が高まるとともに入力直流電源電圧の
許容範囲を広げることができる。
CR2 is a Zener diode,
In addition to limiting the gate voltage applied to the transistor Q1, during the off period when a negative voltage is applied to the gate, it operates as a normal diode and keeps the gate potential constant. Therefore, when the next ON period starts, the voltage of the capacitor C2 charged in the OFF period is added to the voltage of the gate winding NG and output to the gate. Thus, when the on period starts, the gate winding NG is almost at the peak −
Since the peak value is output, the voltage utilization rate of the gate winding NG is increased and the allowable range of the input DC power supply voltage can be widened.

【0035】このように本実施例によれば、スイッチン
グトランジスタにスイッチング特性の優れたMOSFE
Tを使用するため、スイッチング速度を高速にできて、
スイッチング損失が低減できる。また、発振周波数も高
くできてトランスの利用効率を高めることができるとと
もに、オン時のトランスへの蓄積エネルギを少なくする
ことができて、オン・オフ型の自励式DC−DCコンバ
ータの欠点である軽負荷(無負荷)時に間欠発振となり
不安定になることをかなり改善できる。
As described above, according to the present embodiment, the switching transistor has a MOSFE excellent in switching characteristics.
Since T is used, the switching speed can be increased,
Switching loss can be reduced. Further, the oscillation frequency can be increased to improve the utilization efficiency of the transformer, and the energy stored in the transformer at the time of turning on can be reduced, which is a drawback of the on-off type self-excited DC-DC converter. It is possible to considerably reduce the instability caused by intermittent oscillation when the load is light (no load).

【0036】さらに、NPNまたはPNPジャンクショ
ン型トランジスタを使用した従来例と異なり、オン期間
からオフ期間への転換時にベース電流と電流増幅率との
積で規定されるコレクタ電流の飽和現象を使用せず、コ
ンデンサに充電された電荷を放電するときの電圧変化に
よりゲートコントロールトランジスタQ2をオンさせて
スイッチングトランジスタQ1をオフさせるために、従
来例のようにスイッチングトランジスタの電流増幅率の
バラツキの影響を受けず、バラツキのない安定した動作
を得ることができる。
Further, unlike the conventional example using the NPN or PNP junction type transistor, the saturation phenomenon of the collector current defined by the product of the base current and the current amplification factor is not used at the time of conversion from the ON period to the OFF period. Since the gate control transistor Q2 is turned on and the switching transistor Q1 is turned off by the voltage change when discharging the electric charge charged in the capacitor, there is no influence of the variation of the current amplification factor of the switching transistor unlike the conventional example. Therefore, it is possible to obtain stable operation without variation.

【0037】そして、ゲートコントロールトランジスタ
Q2のベースに、トランジスタQ1のゲートとは逆相の
電圧を加えるため、ゲート信号の立上りおよび立下が急
峻となってMOSFETのスイッチング速度を高速にし
てスイッチング損失を小さくすることができる。
Since a voltage having a phase opposite to that of the gate of the transistor Q1 is applied to the base of the gate control transistor Q2, the rising and falling edges of the gate signal become steep and the switching speed of the MOSFET is increased to increase the switching loss. Can be made smaller.

【0038】図3は本発明の第2の実施例の構成を示す
回路図であり、図4は各部の波形を示す波形図である。
図3において図1と同一符号のものは同一のものを示し
ており、また、R8は抵抗、CR4はツェナーダイオー
ドである。図1に示した第1の実施例と本実施例との差
異は、ベース巻線NBに発生する電圧の代わりに、ゲー
ト巻線NGに抵抗R8を直列接続して、この抵抗R8の
両端に生じる電圧をトランジスタQ2のベースに印加す
るようにしていることである。ツェナーダイオードCR
4は、抵抗R8の両端に発生する電圧を制限してベース
印加電圧を制限するものである。
FIG. 3 is a circuit diagram showing the configuration of the second embodiment of the present invention, and FIG. 4 is a waveform diagram showing the waveform of each part.
In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same elements, and R8 is a resistor and CR4 is a Zener diode. The difference between the first embodiment shown in FIG. 1 and this embodiment is that instead of the voltage generated in the base winding NB, a resistor R8 is connected in series to the gate winding NG and both ends of this resistor R8 are connected. That is, the generated voltage is applied to the base of the transistor Q2. Zener diode CR
4 limits the voltage applied across the resistor R8 to limit the base applied voltage.

【0039】以下、本実施例の動作を図5,図6を用い
て説明する。
The operation of this embodiment will be described below with reference to FIGS.

【0040】図5は、本実施例の動作を説明するための
説明図であり、図6はゲート巻線NGの電圧,トランジ
スタQ1のゲート電圧およびトランジスタQ2のベース
印加電圧の状態を表わした模式図である。
FIG. 5 is an explanatory diagram for explaining the operation of this embodiment, and FIG. 6 is a schematic diagram showing the states of the voltage of the gate winding NG, the gate voltage of the transistor Q1 and the base applied voltage of the transistor Q2. It is a figure.

【0041】スイッチングトランジスタQ1のオン,オ
フに従って、ゲート巻線NGを流れる電流の向きは変化
する。すなわち、トランジスタQ1のオン期間には電流
2が流れるために、ゲートコントロールトンランジス
タQ2のベース・エミッタ間はツェナー電圧で逆バイア
スされてトランジスタQ2はオフ状態を保つ。また、ス
イッチングトランジスタQ1のオフ期間には、電流i1
が流れるために、ゲートコントロールトランジスタQ2
のベースには、ツェナーダイオードCR4の両端電圧と
コンデンサC3の電圧とが加算されて印加されてゲート
コントロールトランジスタQ2はオン状態を保つ。
The direction of the current flowing through the gate winding NG changes depending on whether the switching transistor Q1 is turned on or off. That is, since the current i 2 flows during the ON period of the transistor Q1, the base-emitter of the gate control transistor Q2 is reverse-biased by the Zener voltage, and the transistor Q2 maintains the OFF state. Further, during the off period of the switching transistor Q1, the current i 1
Flow through the gate control transistor Q2
The voltage across the Zener diode CR4 and the voltage of the capacitor C3 are added and applied to the base of the gate of the gate control transistor Q2 to keep the gate control transistor Q2 in the ON state.

【0042】本実施例のその他の動作は第1の実施例と
同様であるのでその説明は省略する。
The other operation of this embodiment is the same as that of the first embodiment, and therefore its explanation is omitted.

【0043】図7は本発明の第3の実施例の構成を示し
た回路図であり、図8は各部の波形を示した波形図であ
る。
FIG. 7 is a circuit diagram showing the configuration of the third embodiment of the present invention, and FIG. 8 is a waveform diagram showing the waveform of each part.

【0044】前述した第2の実施例と本実施例との差異
は、第2の実施例のゲートコントロールトランジスタの
部分を2つのトランジスタをサイリスタ接続した回路で
構成したことである。すなわち、NPNジャンクション
型トランジスタとPNPジャンクション型トランジスタ
の相方のベースを他方のコレクタに接続するサイリスタ
接続された2つのトランジスタQ2,Q3で構成された
回路によってゲートコントロールをしていることであ
る。
The difference between the second embodiment described above and this embodiment is that the gate control transistor portion of the second embodiment is constructed by a circuit in which two transistors are connected in a thyristor. That is, the gate control is performed by a circuit composed of two transistors Q2 and Q3 connected in thyristor which connect the bases of the NPN junction type transistor and the PNP junction type transistor to the other collector.

【0045】このように構成することによりトランジス
タQ2がオフからオンへ移行する時間が極端に短くな
り、スイッチングトランジスタQ1のスイッチング速度
をさらに短くすることができる。この場合ツェナーダイ
オードCR4の向きを図7に示したようにすると、この
スイッチング動作を第2の実施例に比してさらに確実に
行うことができる。その他の動作は第2の実施例と同様
である。
With this configuration, the time required for the transistor Q2 to transition from OFF to ON is extremely shortened, and the switching speed of the switching transistor Q1 can be further shortened. In this case, if the direction of the Zener diode CR4 is set as shown in FIG. 7, this switching operation can be performed more reliably as compared with the second embodiment. Other operations are similar to those of the second embodiment.

【0046】図9は第3の実施例を改良した第4の実施
例であり、第3の実施例と異なるところは、コンデンサ
C2と抵抗R5の位置を変えて、コンデンサC2からダ
イオードCR5を介して抵抗R3に電圧を印加するよう
にしたことである。
FIG. 9 shows a fourth embodiment which is an improvement of the third embodiment. The difference from the third embodiment is that the positions of the capacitor C2 and the resistor R5 are changed so that the capacitor C2 is connected via the diode CR5. That is, the voltage is applied to the resistor R3.

【0047】このような構成とすれば、入力する電源の
電圧Vinが上昇してゲート巻線NGに誘起される電圧が
高くなると、その変化に伴って抵抗R3に印加される電
圧も高くなるために、コンデンサC3の充電時間を電源
の電圧Vinに追従させることができる。すなわち、電源
の電圧Vinが高くなると、それに追従させてスイッチン
グトランジスタQ1のオン期間を短くすることができ、
使用できる電源電圧の範囲を広げることができる。他の
動作は第3の実施例と同様である。
[0047] With such a configuration, when the voltage the voltage V in of the input power is induced in the gate winding NG rises, the higher the voltage applied to the resistor R3 along with the change for, it is possible to follow the charging time of the capacitor C3 to a voltage V in the power supply. That is, when the voltage V in of the power supply is high, can be made to follow thereto to shorten the ON period of the switching transistor Q1,
The range of power supply voltage that can be used can be expanded. Other operations are similar to those of the third embodiment.

【0048】[0048]

【発明の効果】以上説明したように本発明によれば、ト
ランスの1次巻線に流す電流のスイッチングを高速で行
うことができ、スイッチング時の損失が小さく、トラン
スの利用率が高く、さらに軽負荷時にも安定して動作す
るDC−DCコンバータを得ることができる。
As described above, according to the present invention, the current flowing through the primary winding of the transformer can be switched at high speed, the loss during switching is small, the utilization factor of the transformer is high, and It is possible to obtain a DC-DC converter that operates stably even under a light load.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の構成を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a configuration of a first exemplary embodiment of the present invention.

【図2】第1の実施例の各部の波形を示す波形図であ
る。
FIG. 2 is a waveform diagram showing a waveform of each part of the first embodiment.

【図3】本発明の第2の実施例の構成を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a configuration of a second exemplary embodiment of the present invention.

【図4】第2の実施例の各部の波形を示す波形図であ
る。
FIG. 4 is a waveform diagram showing a waveform of each part of the second embodiment.

【図5】第2の実施例の動作を説明するための説明図で
ある。
FIG. 5 is an explanatory diagram for explaining the operation of the second embodiment.

【図6】第2の実施例の動作を説明するための説明図で
ある。
FIG. 6 is an explanatory diagram for explaining the operation of the second embodiment.

【図7】本発明の第3の実施例の構成を示す回路図であ
る。
FIG. 7 is a circuit diagram showing a configuration of a third exemplary embodiment of the present invention.

【図8】第3の実施例の各部の波形を示す波形図であ
る。
FIG. 8 is a waveform diagram showing waveforms at various portions of the third embodiment.

【図9】本発明の第4の実施例の構成を示す回路図であ
る。
FIG. 9 is a circuit diagram showing a configuration of a fourth exemplary embodiment of the present invention.

【図10】従来装置の構成を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a conventional device.

【符号の説明】[Explanation of symbols]

1,2 電源端子 3 フォトカプラ 3−1 受光トランジスタ 3−2 発光ダイオード 24,25 出力端子 C1,C2,C3,C22 コンデンサ CR1〜CR5 ダイオード N1 1次巻線 N2 2次巻線 NB ベース巻線 NG ゲート巻線 Q1 電界効果トランジスタ Q2,Q3 トランジスタ R1〜R5,R8,R9,R25〜R27 抵抗 T1 トランス U1 シャントレギュレータ 1, 2 Power supply terminal 3 Photo coupler 3-1 Light receiving transistor 3-2 Light emitting diode 24, 25 Output terminal C1, C2, C3, C22 Capacitor CR1 to CR5 Diode N1 Primary winding N2 Secondary winding NB Base winding NG Gate winding Q1 Field effect transistor Q2, Q3 Transistors R1 to R5, R8, R9, R25 to R27 Resistor T1 Transformer U1 Shunt regulator

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 トランスの1次巻線に直流電源からの電
流を間欠的に供給することによって、2次巻線に誘起さ
れる電圧を整流し平滑して負荷に供給するDC−DCコ
ンバータにおいて、 前記直流電源に対して前記1次巻線と直列接続され、ゲ
ートが抵抗器を介して前記直流電源の正極に接続された
電界効果トランジスタと、 前記直流電源の負極と前記ゲート間に設けられ、制御端
に入力する電圧が所定値以上のときに導通状態となるス
イッチング手段と、 前記負荷へ供給する電圧を検出する出力電圧検出手段
と、 前記トランスに設けられた帰還巻線と、 一端が前記電界効果トランジスタのゲートに接続され、
他端が前記帰還巻線の一端に接続された第1のコンデン
サと、一端が前記スイッチング手段の制御端に接続さ
れ、他端が前記帰還巻線の他端に接続された第2のコン
デンサと、該第2のコンデンサの前記一端と前記第1の
コンデンサの前記一端との間に設けられ、前記出力電圧
検出手段の出力に従って前記第1のコンデンサから前記
第2のコンデンサへ流れる電流の量を制御する電流制御
素子とを有するスイッチング制御手段と、 前記第2のコンデンサに、前記帰還巻線の前記一端に発
生する電圧とは逆相の電圧を供給する逆相電圧供給手段
とを備えたことを特徴とするDC−DCコンバータ。
1. A DC-DC converter for rectifying and smoothing a voltage induced in a secondary winding by supplying a current from a DC power supply intermittently to a primary winding of a transformer and supplying the rectified voltage to a load. A field effect transistor connected in series with the primary winding with respect to the DC power supply and having a gate connected to a positive electrode of the DC power supply via a resistor; and a field effect transistor provided between the negative electrode of the DC power supply and the gate. A switching means that is in a conductive state when the voltage input to the control terminal is equal to or higher than a predetermined value; an output voltage detecting means that detects a voltage supplied to the load; a feedback winding provided on the transformer; Connected to the gate of the field effect transistor,
A first capacitor having the other end connected to one end of the feedback winding, and a second capacitor having one end connected to the control end of the switching means and the other end connected to the other end of the feedback winding. Is provided between the one end of the second capacitor and the one end of the first capacitor, and determines the amount of current flowing from the first capacitor to the second capacitor according to the output of the output voltage detection means. A switching control unit having a current control element for controlling; and a negative-phase voltage supply unit for supplying the second capacitor with a voltage having a reverse phase to the voltage generated at the one end of the feedback winding. A DC-DC converter characterized by:
【請求項2】 前記逆相電圧供給手段は、前記帰還巻線
の両端間の一点を前記直流電源の負極に接続する接続線
であることを特徴とする請求項1に記載のDC−DCコ
ンバータ。
2. The DC-DC converter according to claim 1, wherein the negative-phase voltage supply means is a connection line that connects a point between both ends of the feedback winding to a negative electrode of the DC power supply. .
【請求項3】 前記逆相電圧供給手段は、前記帰還巻線
の前記他端と前記直流電源の負極との間に介挿された抵
抗器であることを特徴とする請求項1に記載のDC−D
Cコンバータ。
3. The anti-phase voltage supply means is a resistor interposed between the other end of the feedback winding and the negative electrode of the DC power supply. DC-D
C converter.
【請求項4】 前記スイッチング手段は一方のベースを
他方のコレクタに接続するサイリスタ接続されたPNP
型トランジスタおよびNPN型トランジスタからなるこ
とを特徴とする請求項1に記載のDC−DCコンバー
タ。
4. The thyristor-connected PNP connecting the one base to the other collector of the switching means.
A DC-DC converter according to claim 1, wherein the DC-DC converter comprises a N-type transistor and a NPN-type transistor.
【請求項5】 前記スイッチング制御手段は、前記第1
のコンデンサの前記一端と前記直流電源の負極間に設け
られた第1抵抗器および定電圧素子からなる直列回路
と、前記第1のコンデンサの前記一端と前記第2のコン
デンサの前記一端との間に介挿された第2抵抗器とを有
しており、前記第1のコンデンサの前記一端は、前記第
1抵抗器を介して前記電流制御素子および前記ゲートに
接続されていることを特徴とする請求項1に記載のDC
−DCコンバータ。
5. The switching control means includes the first
A series circuit including a first resistor and a constant voltage element provided between the one end of the capacitor and the negative electrode of the DC power supply, and between the one end of the first capacitor and the one end of the second capacitor. And a second resistor inserted in the first resistor, and the one end of the first capacitor is connected to the current control element and the gate via the first resistor. The DC according to claim 1,
-DC converter.
JP17963991A 1991-07-19 1991-07-19 DC-DC converter Expired - Lifetime JPH07106064B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17963991A JPH07106064B2 (en) 1991-07-19 1991-07-19 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17963991A JPH07106064B2 (en) 1991-07-19 1991-07-19 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH0530744A JPH0530744A (en) 1993-02-05
JPH07106064B2 true JPH07106064B2 (en) 1995-11-13

Family

ID=16069288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17963991A Expired - Lifetime JPH07106064B2 (en) 1991-07-19 1991-07-19 DC-DC converter

Country Status (1)

Country Link
JP (1) JPH07106064B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304686A (en) * 2002-04-05 2003-10-24 Yutaka Denki Seisakusho:Kk Switching power circuit
JP2010068629A (en) * 2008-09-10 2010-03-25 Shindengen Electric Mfg Co Ltd Power conversion apparatus and ignition device for internal-combustion engine

Also Published As

Publication number Publication date
JPH0530744A (en) 1993-02-05

Similar Documents

Publication Publication Date Title
US5781419A (en) Soft switching DC-to-DC converter with coupled inductors
JP2845188B2 (en) DC-DC converter
JPH0357713B2 (en)
JPH0357712B2 (en)
EP0438323B1 (en) Multi-output DC-DC converter
US6625042B2 (en) Power supply arrangement comprising a DC/DC converter with primary-side control loop
JP3527636B2 (en) Self-excited DC-DC converter
US6205037B1 (en) Overload protection for a switch mode power supply
JP3657715B2 (en) Tuning switch mode power supply
EP0933866B1 (en) Switching power supply device
US6449175B1 (en) Switched magamp post regulator
JPH07106064B2 (en) DC-DC converter
US8564974B2 (en) Switching power source apparatus
CA2214217C (en) Switching power supply apparatus
JP3427280B2 (en) Ringing choke converter with synchronous control
JPH0315423B2 (en)
EP0949751A2 (en) Generator for arc welding machines with forward topology and active clamp
JP2986976B2 (en) Multi-output type switching power supply
JP2986975B2 (en) Multi-output type switching power supply
JP3171068B2 (en) Switching power supply
KR100685078B1 (en) Pulse width limit circuit of Switching Mode Power Supply
KR930008657B1 (en) Mos fet switch control circuit
JP2986979B2 (en) Multi-output type switching power supply
JP2006109543A (en) Dc-dc converter
JPH0595678A (en) Multiple output type switching power supply equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20071113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 15

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20101113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 16

Free format text: PAYMENT UNTIL: 20111113