KR100685078B1 - Pulse width limit circuit of Switching Mode Power Supply - Google Patents

Pulse width limit circuit of Switching Mode Power Supply Download PDF

Info

Publication number
KR100685078B1
KR100685078B1 KR1020050020955A KR20050020955A KR100685078B1 KR 100685078 B1 KR100685078 B1 KR 100685078B1 KR 1020050020955 A KR1020050020955 A KR 1020050020955A KR 20050020955 A KR20050020955 A KR 20050020955A KR 100685078 B1 KR100685078 B1 KR 100685078B1
Authority
KR
South Korea
Prior art keywords
voltage
resistor
switching element
output
current
Prior art date
Application number
KR1020050020955A
Other languages
Korean (ko)
Other versions
KR20060099625A (en
Inventor
김태진
윤태준
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020050020955A priority Critical patent/KR100685078B1/en
Publication of KR20060099625A publication Critical patent/KR20060099625A/en
Application granted granted Critical
Publication of KR100685078B1 publication Critical patent/KR100685078B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A45C2011/002—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00 for portable handheld communication devices, e.g. mobile phone, pager, beeper, PDA, smart phone
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3431—Telephones, Earphones
    • B29L2031/3437—Cellular phones

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

본 발명은 스위칭 모드 파워 서플라이의 펄스폭 제한 회로에 관한 것으로서, 해결하고자 하는 기술적 과제는 스위칭 소자에 흐르는 전류의 피크치를 감지하여 스위칭 소자를 온/오프시키는 펄스폭을 제한하는데 있다.The present invention relates to a pulse width limiting circuit of a switching mode power supply, and a technical problem to be solved is to limit a pulse width for turning on and off a switching element by sensing a peak value of a current flowing through the switching element.

이를 위해 본 발명에 의한 해결 방법의 요지는 트랜스포머의 입력측 권선에 연결된 스위칭 소자를 통해서 흐르는 전류를 전압으로 변환하여 미리 설정된 보정 전압과 비교하고, 스위칭 소자의 전압이 보정 전압보다 크면 스위칭 소자를 오프시키는 제1제어부와, 스위칭 소자의 전압을 미리 설정된 기준 전압과 비교하고, 스위칭 소자의 전압이 기준 전압보다 크면 제1제어부의 보정 전압을 감소시켜, 스위칭 소자의 온/오프 펄스폭을 제한하는 제2제어부로 이루어진 펄스폭 제한 회로가 개시된다.To this end, a solution to the problem of the present invention is to convert a current flowing through a switching element connected to an input-side winding of a transformer into a voltage and compare it with a predetermined correction voltage, and turn off the switching element if the voltage of the switching element is larger than the correction voltage And a second control unit for comparing the voltage of the switching element with a predetermined reference voltage and decreasing the correction voltage of the first control unit when the voltage of the switching element is greater than the reference voltage, A pulse width limiting circuit comprising a control section is disclosed.

SMPS, PWM, 스위칭 소자, 비교기, 보정 전압 SMPS, PWM, switching device, comparator, compensation voltage

Description

스위칭 모드 파워 서플라이의 펄스폭 제한 회로{Pulse width limit circuit of Switching Mode Power Supply}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a pulse width limit circuit of a switching power supply,

도 1은 종래 스위칭 모드 파워 서플라이의 일례를 개략적으로 도시한 회로도이다.1 is a circuit diagram schematically showing an example of a conventional switching mode power supply.

도 2는 종래 스위칭 모드 파워 서플라이에서 동작 파형을 도시한 파형도이다.2 is a waveform diagram showing an operation waveform in a conventional switching mode power supply.

도 3a 및 도 3b는 종래 스위칭 모드 파워 서플라이에 채택된 전류 모드 펄스폭 변조부를 개략적으로 도시한 회로도이다.3A and 3B are circuit diagrams schematically showing a current mode pulse width modulation unit employed in a conventional switching mode power supply.

도 4는 전류원과 저항에 의한 보정 전압 상승 제한 회로를 개략적으로 도시한 회로도이다.4 is a circuit diagram schematically showing a correction voltage rise limiting circuit by a current source and a resistor.

도 5는 프라이머리 사이드 레귤레이이션(Primary Side Regulation:PSR)의 경우 펄스폭 변조부의 전원전압으로부터 되먹임을 받아 제어하는 회로를 개략적을 도시한 회로도이다.5 is a circuit diagram schematically showing a circuit for receiving and controlling feedback from a power supply voltage of a pulse width modulation unit in the case of primary side regulation (PSR).

도 6은 종래의 스위칭 모드 파워 서플라이에서 입력전원전압에 따라 스위칭 소자가 차단될 때의 전류 피크치가 달라지는 상태를 도시한 파형도이다.6 is a waveform diagram showing a state in which a current peak value is different when a switching device is cut off according to an input power supply voltage in a conventional switching mode power supply.

도 7a 및 도 7b는 본 발명에 의한 스위칭 모드 파워 서플라이의 펄스폭 제한 회로를 개략적으로 도시한 회로도이다.7A and 7B are circuit diagrams schematically showing a pulse width limiting circuit of a switching mode power supply according to the present invention.

도 8은 본 발명의 펄스폭 제한 회로에서 소스 전류원의 크기를 줄여서 보정 전압을 감소시키는 회로를 도시한 것이다.8 shows a circuit for reducing the correction voltage by reducing the size of the source current source in the pulse width limiting circuit of the present invention.

도 9는 본 발명의 펄스폭 제한 회로에서 저항을 줄여서 보정 전압을 감소시키는 회로를 도시한 것이다.Fig. 9 shows a circuit for reducing the correction voltage by reducing the resistance in the pulse width limiting circuit of the present invention.

도 10은 본 발명의 펄스폭 제한 회로에서 저항을 줄여서 보정 전압을 감소시키는 다른 회로를 도시한 것이다.10 shows another circuit for reducing the correction voltage by reducing the resistance in the pulse width limiting circuit of the present invention.

도 11은 본 발명의 펄스폭 제한 회로에서 프라이머리 사이드 레귤레이이션(PSR)의 경우 보정 전압을 감소시키는 회로를 도시한 것이다.11 shows a circuit for reducing the correction voltage in the case of the primary side regulation (PSR) in the pulse width limiting circuit of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

10; 제1제어부 11; 제1비교기10; A first control unit 11; The first comparator

12; 오실레이터 13; 제1RS 플립플롭12; Oscillator 13; The first RS flip-

14; 앤드 게이트 20; 제2제어부14; And gate 20; The second control section

21; 제2비교기 22; 제2RS 플립플롭21; A second comparator 22; The second RS flip-

23; 보정 전압 감소부23; The correction voltage-

본 발명은 스위칭 모드 파워 서플라이의 펄스폭 제한 회로에 관한 것으로서, 보다 상세히는 스위칭 소자에 흐르는 전류의 피크치를 감지하여 스위칭 소자를 온/오프시키는 펄스폭 증가를 제한할 수 있는 스위칭 모드 파워 서플라이의 펄스폭 제 한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width limiting circuit of a switching mode power supply, and more particularly, to a pulse width limiting circuit of a switching mode power supply that can detect a peak value of a current flowing through a switching device, It is about the limit circuit.

도 1을 참조하면, 종래 스위칭 모드 파워 서플라이의 일례가 개략적인 회로도로서 도시되어 있다.Referring to Figure 1, an example of a conventional switched mode power supply is shown as a schematic circuit diagram.

도시된 바와 같이 종래 스위칭 모드 파워 서플라이는 교류 전원을 직류로 정류하는 정류부(1)와, 상기 정류부(1)로부터의 전원 및 스위칭 동작에 의해 입력측에서 출력측으로 전압을 유도하는 트랜스포머(2)와, 상기 트랜스포머(2)의 입력측에 연결된 동시에 온/오프 동작을 반복하여 출력측으로 전압이 유도되도록 하는 스위칭 소자(3)와, 상기 스위칭 소자(3)의 온/오프 펄스폭을 제어하는 펄스폭 변조부(4)로 이루어져 있다. 이러한 구성의 스위칭 모드 파워 서플라이를 플라이 백 컨버터(fly-back converter)라고도 한다.As shown in the drawing, the conventional switching mode power supply includes a rectifying unit 1 for rectifying an AC power source to DC, a transformer 2 for deriving a voltage from an input side to an output side by a power source and a switching operation from the rectifying unit 1, A switching element 3 connected to an input side of the transformer 2 and repeatedly performing an on / off operation to induce a voltage to an output side, and a pulse width modulation part 3 for controlling the on / off pulse width of the switching element 3, (4). A switching mode power supply of this configuration is also referred to as a fly-back converter.

이러한 스위칭 모드 파워 서플라이의 동작 모드에는 연속 도통 모드(Continuous Conduction Mode: CCM)와, 불연속 도통 모드(Discontinuous Conduction Mode: DCM)가 있다. 입력 전압의 범위가 넓은 경우에 대응하기 쉽고, 출력측의 다이오드가 고성능일 필요가 없기 때문에 통상은 불연속 도통 모드가 많이 이용되고 있다.The operation modes of the switching mode power supply include a continuous conduction mode (CCM) and a discontinuous conduction mode (DCM). It is easy to cope with the case where the range of the input voltage is wide and the diode on the output side does not need to be high in performance, so that the discontinuous conduction mode is usually used.

도 2를 참조하면, 종래 스위칭 모드 파워 서플라이에서 동작 파형이 도시되어 있다.Referring to FIG. 2, there is shown a motion waveform in a conventional switched mode power supply.

도시된 바와 같이 불연속 도통 모드일 경우 스위칭 소자가 온되어 있는 동안 에너지가 트랜스포머의 입력측(자화 인덕턴스)에 쌓이게 되고, 스위칭 소자가 오프되어 있는 동안 그 에너지가 전부 출력측으로 넘어가거나 손실되어 입력측(자화 인 덕턴스)의 에너지가 0으로 된다. 이 경우 출력측으로 넘겨지는 파워는 아래의 식 1과 같다.As shown, in the discontinuous conduction mode, energy is accumulated on the input side (magnetizing inductance) of the transformer while the switching element is on, and all of the energy is transferred or lost to the output side while the switching element is off, The energy of the inductance is zero. In this case, the power delivered to the output side is expressed by Equation 1 below.

Figure 112005013251102-pat00001
Figure 112005013251102-pat00001

여기서, P0은 출력 파워, Lm은 트랜스포머 입력측 자화 인덕턴스, Ipk는 피크 전류, f는 스위칭 주파수, η는 효율이다.Where P 0 is the output power, L m is the magnetizing inductance on the transformer input, I pk is the peak current, f is the switching frequency, and η is efficiency.

따라서, 종래 스위칭 모드 파워 서플라이는 이러한 특성을 이용하여 피크 전류 Ipk를 제어하는 경우가 많다. 주로, 과부하가 걸릴 경우 스위칭 모드 파워 서플라이를 스스로 보호하기 위한 것이다. 물론 출력측의 최대 전류를 제한하기 위한 경우도 있다.Therefore, the conventional switching mode power supply often uses this characteristic to control the peak current I pk . It is primarily intended to protect the switching mode power supply itself when overload is applied. It is also possible to limit the maximum current on the output side.

도 3a 및 도 3b는 종래 스위칭 모드 파워 서플라이에 채택된 전류 모드 펄스폭 변조부를 개략적으로 도시한 회로도이다.3A and 3B are circuit diagrams schematically showing a current mode pulse width modulation unit employed in a conventional switching mode power supply.

먼저 도 3a에 도시된 바와 같이 종래 전류 모드 펄스폭 변조부(4)는 스위칭 소자(3)를 흐르는 전류를 감지하여 전압으로 변환하여 출력하는 전류 센서(5)와, 상기 전류 센서(5)로부터의 전압이 보정 전압(Vc)보다 클 경우 상태 반전 신호를 출력하는 비교기(4a)와, 상기 비교기(4a)로부터 상태 반전 신호 출력시 역시 상태 반전 신호를 출력하는 RS 플립플롭(4b)과, 상기 RS 플립플롭(4b) 및 오실레이터(4c)의 파형 신호를 입력받아 소정 신호를 상기 스위칭 소자(3)에 출력하는 앤드 게이트(4d)를 포함한다. 여기서, 상기 오실레이터(4c)의 파형은 RS 플립플롭(4b)의 S 단자에 입력된다.3A, the conventional current mode pulse width modulation unit 4 includes a current sensor 5 for sensing a current flowing through the switching element 3 and converting it into a voltage and outputting the voltage, A comparator 4a for outputting a state inversion signal when the voltage of the inverted signal is greater than the correction voltage V c and an RS flip flop 4b for outputting a state inversion signal when the state inversion signal is outputted from the comparator 4a, And an AND gate 4d receiving the waveform signals of the RS flip flop 4b and the oscillator 4c and outputting a predetermined signal to the switching element 3. Here, the waveform of the oscillator 4c is inputted to the S terminal of the RS flip-flop 4b.

따라서, 전류 센서(5)로부터 감지된 전압이 보정 전압보다 클 경우, 상기 비교기(4a)는 상기 RS 플립플롭(4b)을 리셋시킨다. 그러면, 상기 RS 플립플롭(4b)은 Q 단자를 통하여 앤드 게이트(4d)에 예를 들면 로우 신호를 출력한다. 이에 따라 상기 앤드 게이트(4d)는 스위칭 소자(3)를 오프시킨다. 물론, 상기 오실레이터(4c)로부터의 다음번 하이 신호는 RS 플립플롭(4b)을 셋트시켜서, 다시 상기 앤드 게이트(4d)가 스위칭 소자(3)를 온시키도록 한다.Therefore, when the voltage sensed from the current sensor 5 is greater than the correction voltage, the comparator 4a resets the RS flip-flop 4b. Then, the RS flip-flop 4b outputs, for example, a low signal to the AND gate 4d through the Q terminal. Accordingly, the AND gate 4d turns off the switching element 3. [ Of course, the next high signal from the oscillator 4c sets the RS flip-flop 4b to again cause the AND gate 4d to turn on the switching element 3. [

여기서, 실제 집적회로(IC)에서는 앤드 게이트를 구현하기 번거롭다. 따라서, 도 3b에 도시된 바와 같이 노어 회로(또는 낸드 회로)로 구성하게 되는데, 그에 따라 플립 플롭, 비교기 등의 구체적인 회로가 달라질 수 있으나, 이에 따른 변동에 의해 본 발명의 의의가 제한되는 것은 아니다.Here, it is troublesome to implement an AND gate in an actual integrated circuit (IC). Therefore, as shown in FIG. 3B, the NOR circuit (or NAND circuit) is formed, and thus a specific circuit such as a flip-flop and a comparator can be changed, but the significance of the present invention is not limited by variations thereof .

도 4를 참조하면, 프라이머리 사이드 레귤레이이션(Primary Side Regulation:PSR)의 경우 전류원과 저항에 의한 보정 전압 상승 제한 회로가 개략적으로 도시되어 있다.Referring to FIG. 4, in the case of primary side regulation (PSR), a correction voltage rise limiting circuit is schematically illustrated by a current source and a resistor.

도시된 바와 같이 상술한 비교기(4a)에 입력되는 보정 전압은 출력측으로부터 얻은 전압(Vo)에 따라 포토 커플러(6)에 흐르는 전류를 변화시켜서 만들어 낼 수 있다. 즉, 출력측으로부터 출력 전압이 작은 경우 포토 커플러(6)내의 다이오드에 흐르는 전류가 줄어들도록 되어 있다. 그러면, 포토 커플러(6) 내의 트랜지스터를 통해 흐르는 전류가 줄어들게 되므로, 소스 전류원(7)으로부터 흘러오는 전류는 주 로 저항(8)을 통하여 흐르게 되고, 따라서 보정 전압이 올라가게 된다. 이 회로에서 콘덴서(9)는 노이즈를 줄이 위해 로우 패스 필터를 구성하기 위해 부착된 것이다. 한편, 출력측에서 과부하가 걸리거나 해서 포토 커플러(6) 내의 다이오드가 완전히 오프되면 포토 커플러(6) 내의 트랜지스터도 완전히 오프된다. 그러면, 소스 전류원(7)으로부터 흘러오는 전류는 과도적일 때를 제외하고는 전부 저항(8)으로 흐르게 된다. 이때, 보정 전압이 최대 전압이 되는데, 그 값은 소스 전류원의 전류×저항이 된다. 따라서, 이러한 회로는 간단한 구성으로 비교기(4a)의 보정 전압을 만들고, 그 최대 전압을 제한한다.As shown in the figure, the correction voltage inputted to the comparator 4a can be generated by changing the current flowing through the photocoupler 6 according to the voltage V o obtained from the output side. That is, when the output voltage from the output side is small, the current flowing through the diode in the photocoupler 6 is reduced. Then, since the current flowing through the transistor in the photocoupler 6 is reduced, the current flowing from the source current source 7 mainly flows through the resistor 8, so that the correction voltage is increased. In this circuit, the capacitor 9 is attached to form a low-pass filter to reduce noise. On the other hand, when the diode in the photocoupler 6 is completely turned off due to an overload on the output side, the transistor in the photocoupler 6 is also completely turned off. Then, the current flowing from the source current source 7 flows to the resistor 8 all the time except when it is excessive. At this time, the correction voltage becomes the maximum voltage, which is the current of the source current source x resistance. Therefore, this circuit makes the correction voltage of the comparator 4a with a simple configuration, and limits the maximum voltage thereof.

도 5를 참조하면, 출력측으로부터 프로그래머블 제너 다이오드와 포토 커플러 등을 생략한 프라이머리 사이드 레귤레이션의 경우 펄스폭 변조부의 전원전압으로부터 되먹임을 받아 제어하는 회로가 개략적으로 도시되어 있다. 도시된 바와 같이 이러한 회로는 포토 커플러로부터 되먹임을 받지 않고 펄스폭 변조부(4)를 동작시키기 위한 전원전압으로부터 되먹임을 받는 경우이다.Referring to FIG. 5, in the case of primary side regulation in which a programmable Zener diode, a photocoupler, and the like are omitted from the output side, a circuit is schematically shown for controlling the feedback from the power supply voltage of the pulse width modulation unit. As shown, this circuit is in the feedback from the power supply voltage for operating the pulse width modulation section 4 without being feedback from the photocoupler.

펄스폭 변조부(4)의 동작 전원이 보조 권선으로부터 공급되는 경우, 출력 전압과 펄스폭 변조부(4)의 전원 전압은 별개의 권선이지만 동일한 트랜스포머(2)에 감겨 있는 것으로부터 오는 것이므로, 그들의 전압은 어느 정도 상관 관계를 갖고 있다. 따라서 펄스폭 변조부의 전원전압으로 되먹임을 받더라도 출력 전압이 다소 부정확하기는 하나 어느 정도 제어가 된다. 정확한 출력 전압이 요구되지 않는 저가형 어댑터, 충전기 등에 많이 이용되는 방법이다. When the operating power source of the pulse width modulating unit 4 is supplied from the auxiliary winding, the output voltage and the power source voltage of the pulse width modulating unit 4 are separate windings but are wound on the same transformer 2, Voltage has some correlation. Therefore, although the output voltage is fed back to the power supply voltage of the pulse width modulation unit, the output voltage is controlled to a certain degree, although it is somewhat inaccurate. It is widely used in low-cost adapters and chargers that do not require accurate output voltage.

도시된 바와 같이 비교기(10)는 전압(Vcc)을 분압하여 목표 전압(VREF)과의 차이를 증폭하고, 그것을 저항(11)과 콘덴서(12)로 로우 패스 필터링하여 보정 전압을 발생시킨다. 이때, 보정 전압의 최대 전압은 비교기(10)의 최대 출력 전압에 의해 결정된다. 따라서 Vcc에 따라 Vc의 최대 전압을 달라지도록 하면 스위칭 모드 파워 서플라이의 최대 출력 전류를 제어할 수 있다.As shown, the comparator 10 divides the voltage V cc to amplify the difference from the target voltage V REF and low-pass filters it to the resistor 11 and the capacitor 12 to generate a correction voltage . At this time, the maximum voltage of the correction voltage is determined by the maximum output voltage of the comparator 10. Thus, by varying the maximum voltage of V c according to V cc , the maximum output current of the switching mode power supply can be controlled.

도 6을 참조하면, 종래의 스위칭 모드 파워 서플라이에서 입력전원전압에 따라 스위칭 소자가 차단될 때의 전압이 달라지는 상태가 파형도로서 도시되어 있다.Referring to FIG. 6, there is shown a waveform diagram of a state in which a voltage when a switching element is cut off according to an input power supply voltage in a conventional switching mode power supply varies.

도시된 바와 같이 보정 전압 Vc의 최대 전압을 제한하여 스위칭 모드 파워 서플라이의 최대 출력을 제한하는 방법은 회로의 지연 시간과 스위칭 소자의 턴-오프 딜레이 타임(turn-off delay time) 때문에 입력전압이 달라짐에 따라 결과가 달라진다. 비교기(4a)가 전류 센서(5)로부터의 전압이 보정 전압 Vc보다 커졌음을 감지하고 스위칭 소자(3)를 차단시키는데 시간이 걸리며 그동안 자화 인덕턴스를 통해 흐르는 전류는 계속 증가하고 있었기 때문이다. 이 지연 시간 동안의 전류 증가는 스위칭 모드 파워 서플라이의 입력 전압에 따라 달라지기 때문에, 스위칭 소자(3)가 오프되었을 때의 전류는 도시된 바와 같이 같은 보정 전압 Vc에 대해서도 다르다. 이에 따라 출력 파워는 그 차단시 피크 전류 Ipk의 제곱에 비례하므로 더 큰 차이로 나타나는 문제가 있다.As shown in the figure, the method of limiting the maximum output of the switching mode power supply by limiting the maximum voltage of the correction voltage V c is based on the delay time of the circuit and the turn-off delay time of the switching device, The results vary with the variation. Because there was, and a comparator (4a) that takes sikineunde detects the voltage from the current sensor 5 is corrected voltage V c than larger jyeoteum blocking the switching device 3 times the current flowing through the meantime, through the magnetizing inductance is increasing. Since the current increase during this delay time depends on the input voltage of the switching mode power supply, the current when the switching element 3 is off differs for the same correction voltage V c as shown. Accordingly, there is a problem that the output power is proportional to the square of the peak current I pk at the time of the cutoff, so that a larger difference appears.

즉, 종래에는 전류 모드 펄스폭 변조의 경우 비교기의 비교 레벨 증가를 제 한하여 왔으나, 펄스폭 변조부의 회로 딜레이와 스위칭 소자의 턴-오프 딜레이 타임 때문에 부정확하고, 스위칭 모드 파워 서플라이의 입력전원전압이 달라짐에 영향을 많이 받는 문제가 있다.That is, conventionally, current mode pulse width modulation has limited the comparator level increase in the comparator. However, due to the circuit delay of the pulse width modulator and the turn-off delay time of the switching element, the input power voltage of the switching mode power supply varies There is a problem that it is highly influenced.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 스위칭 소자에 흐르는 전류의 피크치를 감지하여 펄스폭 변조부의 펄스폭 증가를 제한함으로써, 스위칭 모드 파워 서플라이의 최대 출력 파워나 최대 출력 전류가 스위칭 모드 파워 서플라이의 입력 전원 전압이 달라지더라도 영향받지 않는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to overcome the above-described problems of the prior art and to provide a method and apparatus for controlling a pulse width modulation Mode power supply pulse-width limiting circuitry in which the output current is unaffected even when the input supply voltage of the switched-mode power supply changes.

상기한 목적을 달성하기 위해 본 발명에 의한 스위칭 모드 파워 서플라이의 펄스폭 제한 회로는 트랜스포머의 입력측 권선에 연결된 스위칭 소자를 통해서 흐르는 전류를 전압으로 변환하여 미리 설정된 보정 전압과 비교하고, 상기 스위칭 소자의 전류를 변환한 전압이 보정 전압보다 크면 스위칭 소자를 오프시키는 제1제어부와, 상기 스위칭 소자의 전류 변환 전압을 미리 설정된 기준 전압과 비교하고, 상기 스위칭 소자의 전류 변환 전압이 기준 전압보다 크면 상기 제1제어부의 보정 전압을 감소시켜, 스위칭 소자의 온/오프 펄스폭을 제한하는 제2제어부를 포함한다.In order to achieve the above object, a pulse width limiting circuit of a switching mode power supply according to the present invention converts a current flowing through a switching element connected to an input-side winding of a transformer into a voltage and compares the voltage with a predetermined correction voltage, A first control section for turning off the switching element when the voltage obtained by converting the current is larger than the correction voltage, and a control section for comparing the current conversion voltage of the switching element with a preset reference voltage, And a second control unit for decreasing the correction voltage of the one control unit and limiting the ON / OFF pulse width of the switching device.

여기서, 상기 제1제어부는 상기 스위칭 소자의 전류 변환 전압 및 보정 전압을 입력받는 제1비교기와, 일정 주기의 클럭 주파수를 출력하는 오실레이터와, 상 기 제1비교기의 출력을 R 단자가 받고, 상기 오실레이터의 출력을 S 단자가 받는 동시에 Q 단자를 갖는 제1RS 플립플롭과, 상기 오실레이터 및 제1RS 플립플롭의 Q 단자에 의한 출력 신호를 입력 신호로 하여 상기 스위칭 소자를 온/오프시키는 앤드 게이트를 포함한다.The first controller receives a current conversion voltage and a correction voltage of the switching element. The first controller receives an output of the first comparator and a correction voltage. The oscillator outputs a clock frequency of a predetermined period. A first RS flip flop having an output of the oscillator and having a Q terminal while receiving an S terminal and an AND gate for turning on and off the switching element by using an output signal from the Q terminal of the oscillator and the first RS flip flop as an input signal do.

또한, 상기 제1RS 플립플롭은 스위칭 소자가 온되어 있는 상태에서, 스위칭 소자의 전류 변환 전압이 보정 전압보다 커지게 되면 제1비교기에 의해 리셋되어 상기 앤드게이트가 스위칭 소자를 오프시키도록 한다.The first RS flip-flop is reset by the first comparator when the current conversion voltage of the switching device becomes larger than the correction voltage in a state where the switching device is on, so that the AND gate turns off the switching device.

또한, 상기 제1RS 플립플롭은 스위칭 소자가 오프되어 있는 상태에서, 오실레이터에 의한 하이 신호로 셋트되어 상기 앤드게이트가 스위칭 소자를 온시키도록 한다.Also, the first RS flip-flop is set to a high signal by the oscillator in a state where the switching element is off so that the AND gate turns on the switching element.

또한, 상기 제2제어부는 상기 스위칭 소자의 전류 변환 전압 및 기준 전압을 입력받는 제2비교기와, 상기 제2비교기의 출력을 S 단자가 받고, 상기 오실레이터의 출력을 R 단자가 받는 동시에 Q 단자를 갖는 제2RS 플립플롭과, 상기 제2RS 플립플롭의 Q 단자에 의한 출력 신호를 입력 신호로 하여 상기 제1비교기에 입력되는 보정 전압을 감소시키는 보정 전압 감소부를 포함한다.The second comparator receives the current converted voltage and the reference voltage of the switching device and receives the output of the second comparator and receives the output of the oscillator at the R terminal and the Q terminal And a correction voltage decreasing unit for reducing a correction voltage input to the first comparator by using an output signal of the Q terminal of the second RS flip flop as an input signal.

또한, 상기 제2RS 플립플롭은 스위칭 소자가 온되어 있는 상태에서, 스위칭 소자의 전류 변환 전압이 기준 전압보다 커지게 되면 제2비교기에 의해 셋트되어 상기 보정 전압 감소부가 보정 전압을 감소시키도록 한다.The second RS flip-flop is set by the second comparator when the current conversion voltage of the switching element becomes larger than the reference voltage in a state where the switching element is on, so that the correction voltage reduction part reduces the correction voltage.

또한, 상기 제2RS 플립플롭은 스위칭 소자가 다시 온되는 상태에서, 오실레이터에 의한 하이 신호로 리셋되어 상기 보정 전압 감소부의 작동이 정지되도록 한 다.Also, the second RS flip-flop is reset to a high signal by the oscillator in a state where the switching element is turned on again so that the operation of the correction voltage decreasing portion is stopped.

또한, 상기 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러와, 상기 포토 커플러에 병렬 연결된 저항과, 상기 저항에 직렬 연결되어 상기 보정 전압 감소부의 신호에 따라 전류량이 가변하는 소스 전류원을 포함하며, 상기 보정 전압 감소부의 신호에 의해 소스 전류원에 의한 전류량이 감소됨으로써, 상기 저항과 소스 전류원 사이에서 출력되는 보정 전압이 감소되도록 한다.The photocoupler includes a photocoupler whose output current is varied according to an output voltage of the transformer, a resistor connected in parallel with the photocoupler, and a source current source connected in series to the resistor and having a variable amount of current according to a signal of the correction voltage decreasing unit. , The amount of current by the source current source is reduced by the signal of the correction voltage decreasing portion so that the correction voltage output between the resistor and the source current source is reduced.

또한, 상기 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러와, 상기 포토 커플러에 병렬 연결된 제1저항 및 제2저항과, 상기 제2저항에 연결되어, 상기 제2저항을 제1저항에 병렬로 연결할 수도 있고, 끊을 수도 있는 트랜지스터와, 상기 제1저항 및 제2저항에 공통으로 직렬 연결된 소스 전류원을 포함하며, 상기 보정 전압 감소부의 신호에 의해 상기 트랜지스터의 베이스 전류가 증가함으로써, 상기 트랜지스터를 켜서 상기 제2저항을 병렬 연결되도록 하여 상기 포토 커플러의 콜렉터 및 에미터 사이에서 출력되는 보정 전압이 감소되도록 한다.A first resistor and a second resistor connected in parallel to the photocoupler; and a second resistor connected to the second resistor, wherein the second resistor is connected to the first resistor, And a source current source connected in series to the first and second resistors, wherein a base current of the transistor is increased by a signal of the correction voltage decreasing portion, So that the correction voltage output between the collector and the emitter of the photocoupler is reduced.

또한, 상기 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러와, 상기 포토 커플러에 병렬 연결된 동시에 자신들은 직렬 연결된 제1저항 및 제2저항과, 상기 제2저항에 콜렉터 및 에미터가 병렬 연결된 트랜지스터와, 상기 제1저항에 직렬 연결된 소스 전류원을 포함하며, 상기 보정 전압 감소부의 신호에 의해 상기 트랜지스터의 베이스 전류가 증가함으로써, 상기 제1저항과 소스 전류원 사이에서 출력되는 보정 전압이 감소되도록 한다.The photocoupler includes a first resistor and a second resistor connected in parallel to the photocoupler and serially connected to the photocoupler, and a collector and an emitter connected in parallel to the second resistor. And a source current source connected in series to the first resistor, wherein a base current of the transistor is increased by a signal of the correction voltage decreasing portion so that a correction voltage output between the first resistor and the source current source is reduced .

또한, 상기 트랜스포머로부터 동작 전압을 인가받고, 이를 자신의 기준 전압 과 비교하여 증폭 출력하는 연산 증폭기와, 상기 연산 증폭기의 출력단에 직렬 연결된 제1저항 및 제2저항과, 상기 제2저항과 병렬 연결된 콘덴서와, 상기 제2저항에 연결되어, 상기 제2저항을 제1저항에 직렬로 연결할 수도 있고, 끊을 수도 있는 트랜지스터를 포함하며, 상기 보정 전압 감소부의 신호에 의해 상기 트랜지스터의 베이스 전류가 증가함으로써, 상기 콘덴서 양단에서 출력되는 보정 전압이 감소되도록 한다.A first resistor and a second resistor connected in series to an output terminal of the operational amplifier, and a second resistor connected in parallel with the second resistor, And a transistor connected to the second resistor and capable of connecting or disconnecting the second resistor in series to the first resistor, wherein a base current of the transistor is increased by a signal of the correction voltage decreasing portion , So that the correction voltage output from both ends of the capacitor is reduced.

상기와 같이 하여 본 발명에 의한 스위칭 모드 파워 서플라이의 펄스폭 제한 회로는 스위칭 소자를 통해 흐르는 전류를 감지하여, 이것이 기준 전압 이상이 되면 보정 전압을 낮추는 회로(보정 전압 감소부)를 작동시켜서 펄스폭을 감소시킨다. 따라서, 스위칭 소자 전류의 피크값의 제곱에 비례하는 출력 파워의 최대값이 스위칭 모드 파워 서플라이의 입력 전압이 달라진다고 해도 그다지 영향받지 않게 된다.As described above, the pulse width limiting circuit of the switching mode power supply according to the present invention senses the current flowing through the switching element and operates a circuit (correction voltage reduction portion) for lowering the correction voltage when it exceeds the reference voltage, . Therefore, even if the input voltage of the switching mode power supply changes, the maximum value of the output power proportional to the square of the peak value of the switching device current is not significantly affected.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 7a 및 도 7b는 본 발명에 의한 스위칭 모드 파워 서플라이의 펄스폭 제한 회로를 개략적으로 도시한 회로도이다.7A and 7B are circuit diagrams schematically showing a pulse width limiting circuit of a switching mode power supply according to the present invention.

도 7a에 도시된 바와 같이 본 발명에 의한 스위칭 모드 파워 서플라이의 펄스폭 제한 회로는 크게 스위칭 소자(3)의 온/오프 펄스폭을 제어하는 제1제어부 (10)와, 상기 제1제어부(10)에 입력되는 보정 전압(Vc)을 제어하는 제2제어부(20)로 이루어져 있다.7A, the pulse width limiting circuit of the switching mode power supply according to the present invention includes a first control unit 10 for controlling the on / off pulse width of the switching device 3, a first control unit 10 And a second control unit 20 for controlling the correction voltage V c input to the second control unit 20.

즉, 상기 제1제어부(10)는 트랜스포머의 입력측 권선에 연결된 스위칭 소자(3)를 통해서 흐르는 전류를 전압으로 변환하여 미리 설정된 보정 전압(Vc)과 비교하고, 상기 스위칭 소자(3)의 전류 변환 전압이 보정 전압(Vc)보다 크면 스위칭 소자(3)를 오프시키도록 구성되어 있다.That is, the first control unit 10 converts the current flowing through the switching element 3 connected to the input-side winding of the transformer into a voltage and compares it with a predetermined correction voltage V c , And is configured to turn off the switching element 3 if the converted voltage is greater than the corrected voltage V c .

또한, 상기 제2제어부(20)는 상기 스위칭 소자(3)의 전류 변환 전압을 미리 설정된 기준 전압(VLIM)과 비교하고, 상기 스위칭 소자(3)의 전압이 기준 전압(VLIM)보다 크면 상기 제1제어부(10)의 보정 전압(Vc)을 감소시켜, 스위칭 소자(3)의 온/오프 펄스폭을 제한하도록 구성되어 있다.The second controller 20 compares the current conversion voltage of the switching element 3 with a predetermined reference voltage V LIM and when the voltage of the switching element 3 is larger than the reference voltage V LIM The on-off pulse width of the switching element 3 is limited by reducing the correction voltage V c of the first control unit 10. [

좀더 구체적으로, 상기 제1제어부(10)는 상기 스위칭 소자(3)의 전압(즉, 전류 센서(5)로부터의 전압) 및 보정 전압(Vc)을 입력받는 제1비교기(11)와, 일정 주기의 클럭 주파수를 출력하는 오실레이터(12)와, 상기 제1비교기(11)의 출력 신호를 R 단자가 받고, 상기 오실레이터(12)의 출력 신호를 S 단자가 받는 동시에 Q 단자를 통하여 소정 신호를 출력하는 제1RS 플립플롭(13)과, 상기 오실레이터(12) 및 제1RS 플립플롭(13)의 Q 단자에 의한 출력 신호를 각각의 입력 신호로 하여 상기 스위칭 소자(3)를 온/오프시키는 앤드 게이트(14)를 포함한다.More specifically, the first controller 10 includes a first comparator 11 receiving a voltage of the switching element 3 (that is, a voltage from the current sensor 5) and a correction voltage V c , An oscillator 12 for receiving an output signal of the first comparator 11 at an R terminal and an S terminal for receiving an output signal of the oscillator 12, A first RS flip flop 13 for outputting an output signal of the first RS flip flop 13 and an output signal of a Q terminal of the oscillator 12 and the first RS flip flop 13 as respective input signals, And an AND gate 14.

이와 같이 하여 상기 제1제어부(10)중 상기 제1RS 플립플롭(13)은 스위칭 소 자(3)가 온되어 있는 상태에서, 스위칭 소자(3)의 전압(전류 센서(5)로부터의 전압)이 보정 전압(Vc)보다 커지게 되면 제1비교기(11)에 의해 R 단자로 소정 신호(예를 들면 하이 신호)가 입력됨으로써 리셋된다. 따라서, 상기 제1RS 플립플롭(13)은 Q 단자를 통하여 소정 신호(예를 들면 로우 신호)를 앤드 게이트(14)에 입력시킨다. 그러면, 상기 앤드 게이트(14)는 두 개의 입력 신호중 하나가 로우 신호이므로, 결국 스위칭 소자(3)에 로우 신호를 출력하여 상기 스위칭 소자(3)가 오프되도록 한다.In this way, the first RS flip-flop 13 of the first control unit 10 outputs the voltage (the voltage from the current sensor 5) of the switching element 3 in a state in which the switching element 3 is on, When the correction becomes greater than a voltage (V c) it is reset by being the predetermined signal (e.g. a high signal) to the R input terminal by the first comparator 11. Therefore, the first RS flip-flop 13 inputs a predetermined signal (e.g., a low signal) to the AND gate 14 through the Q terminal. Then, the AND gate 14 outputs a low signal to the switching element 3 so that the switching element 3 is turned off, since one of the two input signals is a low signal.

한편, 상기 제1제어부(10)중 상기 제1RS 플립플롭(13)은 스위칭 소자(3)가 오프되어 있는 상태에서, 오실레이터(12)에 의한 소정 신호(예를 들면 하이 신호)가 S 단자로 입력됨으로써 셋트된다. 따라서, 상기 제1RS 플립플롭(13)은 Q 단자를 통하여 소정 신호(예를 들면 하이 신호)를 앤드 게이트(14)에 입력시킨다. 그러면, 상기 앤드 게이트(14)는 두 개의 입력 신호가 모두 하이 신호이므로, 결국 스위칭 소자(3)에 하이 신호를 출력하여 상기 스위칭 소자(3)가 온되도록 한다.On the other hand, the first RS flip-flop 13 of the first control unit 10 outputs a predetermined signal (for example, a high signal) by the oscillator 12 to the S terminal while the switching element 3 is off Is set. Therefore, the first RS flip-flop 13 inputs a predetermined signal (e.g., a high signal) to the AND gate 14 through the Q terminal. Then, the AND gate 14 outputs a high signal to the switching element 3 so that the switching element 3 is turned on since both the input signals are high signals.

물론, 상기 오실레이터(12)에 의한 신호가 로우인 상태에서는 앤드 게이트(14)가 로우 신호를 출력함으로써, 상기 스위칭 소자(3)는 오프된다.Of course, when the signal from the oscillator 12 is low, the AND gate 14 outputs a low signal, so that the switching element 3 is turned off.

계속해서, 상기 제2제어부(20)는 상기 스위칭 소자(3)의 전압(즉, 전류 센서(5)로부터의 전압) 및 기준 전압(VLIM)을 입력받는 제2비교기(22)와, 상기 제2비교기(22)의 출력을 S 단자가 받고, 상기 오실레이터(12)의 출력을 R 단자가 받는 동시에 Q 단자를 통하여 소정 신호를 출력하는 제2RS 플립플롭(22)과, 상기 제2RS 플 립플롭(22)의 Q 단자에 의한 출력 신호를 입력 신호로 하여 상기 제1비교기(11)에 입력되는 보정 전압(Vc)을 감소시키는 보정 전압 감소부(23)를 포함한다.The second control unit 20 includes a second comparator 22 receiving a voltage of the switching device 3 (that is, a voltage from the current sensor 5) and a reference voltage V LIM , A second RS flip flop 22 for receiving the output of the second comparator 22 at the S terminal, receiving the output of the oscillator 12 at the R terminal and simultaneously outputting a predetermined signal through the Q terminal, And a correction voltage decreasing part 23 for reducing the correction voltage V c input to the first comparator 11 by using the output signal of the Q terminal of the flip flop 22 as an input signal.

이와 같이 하여, 상기 제2제어부(20)중 제2RS 플립플롭(22)은 스위칭 소자(3)가 온되어 있는 상태에서, 스위칭 소자(3)의 전압(즉, 전류 센서(5)로부터의 전압)이 기준 전압(VLIM)보다 커지게 되면 제2비교기(22)에 의한 소정 신호(예를 들면 하이 신호)가 S 단자로 입력됨으로써 셋트된다. 따라서, 상기 제2RS플립플롭은 Q 단자를 통하여 소정 신호(예를 들면 하이 신호)를 보정 전압 감소부(23)에 출력함으로써, 상기 보정 전압 감소부(23)가 작동되도록 한다. 물론, 이러한 보정 전압 감소부(23)에 의해 제1제어부(10)중 제1비교기(11)에 입력되는 보정 전압(Vc)은 감소된 채 입력된다.Thus, the second RS flip-flop 22 of the second control unit 20 can control the voltage of the switching element 3 (that is, the voltage from the current sensor 5) in the state where the switching element 3 is on Is larger than the reference voltage V LIM , a predetermined signal (for example, a high signal) from the second comparator 22 is input to the S terminal. Accordingly, the second RS flip-flop outputs a predetermined signal (e.g., a high signal) to the correction voltage reduction unit 23 through the Q terminal, thereby causing the correction voltage reduction unit 23 to operate. Of course, the correction voltage V c input to the first comparator 11 of the first control unit 10 is input with the correction voltage decreasing unit 23 reduced.

한편, 상기 제2제어부(20)중 제2RS 플립플롭(22)은 스위칭 소자(3)가 다시 온되는 상태에서, 상기 오실레이터(12)에 의한 소정 신호(예를 들면 하이 신호)가 R 단자에 입력됨으로써 리셋된다. 따라서, 상기 제RS플립플롭은 Q 단자를 통하여 소정 신호(예를 들면 로우 신호)를 보정 전압 감소부(23)에 출력함으로써, 상기 보정 전압 감소부(23)의 작동이 정지되도록 한다.On the other hand, in the second RS flip-flop 22 of the second control unit 20, when the switching element 3 is turned on again, a predetermined signal (for example, a high signal) by the oscillator 12 is applied to the R terminal Is reset by being input. Therefore, the RS flip-flop outputs a predetermined signal (e.g., a low signal) to the correction voltage reduction unit 23 through the Q terminal to stop the operation of the correction voltage reduction unit 23.

여기서, 도 7b에 도시된 바와 같이 Q 단자를 갖는 제1RS 플립플롭(13)은

Figure 112005013251102-pat00002
단자를 갖는 제1RS 플립플롭(13')으로 대체될 수 있고, 또한 이에 따라 앤드 게이트(14)은 노어 게이트(14')로 대체될 수 있다. 물론, 이러한 구성을 한다고 해도 동작은 위에서 설명한 바와 같으므로 이것의 동작 설명은 생략하기로 한다. Here, as shown in FIG. 7B, the first RS flip-flop 13 having the Q terminal
Figure 112005013251102-pat00002
Flip-flop 13 'having a terminal, and therefore the AND gate 14 can be replaced by a NOR gate 14'. Of course, even if such a configuration is employed, the operation is the same as described above, and the description of the operation thereof will be omitted.

이하의 설명에서는 상기 보정 전압을 어떠한 구성 및 방법으로 감소시키는지에 대하여 첨부된 도면을 참조하여 설명하기로 한다.In the following description, how the correction voltage is reduced by the configuration and method will be described with reference to the accompanying drawings.

도 8은 본 발명의 펄스폭 제한 회로에서 소스 전류원의 크기를 줄여서 보정 전압을 감소시키는 회로를 도시한 것이다.8 shows a circuit for reducing the correction voltage by reducing the size of the source current source in the pulse width limiting circuit of the present invention.

도시된 바와 같이 트랜스포머의 출력측 전압(Vo)에 따라 출력 전류가 가변하는 포토 커플러(31)가 구비되어 있고, 상기 포토 커플러(31)에는 병렬로 저항(32)이 연결되어 있다. 또한, 상기 저항(32)에는 보정 전압 감소부(23)의 신호에 따라 전류량이 가변하는 소스 전류원(33)이 직렬로 연결되어 있다. 도면중 상기 소스 전류원(33)의 일측에 도시된 굵은 화살표는 보정 전압 감소 신호를 의미한다.As shown in the figure, there is provided an optocoupler 31 whose output current varies according to the output side voltage V o of the transformer, and a resistor 32 is connected to the photocoupler 31 in parallel. A source current source 33 whose amount of current varies according to the signal of the correction voltage decreasing part 23 is connected in series to the resistor 32. [ In the figure, a bold arrow on one side of the source current source 33 means a correction voltage decrease signal.

이와 같은 구성에 의해 본 발명은 상기 보정 전압 감소부(23)의 신호에 의해 상기 소스 전류원(33)에 의한 전류량이 감소한다. 따라서, 상기 저항(32)을 통해 흐르는 전류도 감소함으로써, 결국 상기 저항(32)과 소스 전류원(33) 사이에서 출력되는 보정 전압(Vc)은 자연스럽게 감소한다.With this configuration, in the present invention, the amount of current by the source current source 33 is reduced by the signal of the correction voltage decreasing portion 23. Therefore, the current flowing through the resistor 32 also decreases, so that the correction voltage V c output between the resistor 32 and the source current source 33 naturally decreases.

도 9는 본 발명의 펄스폭 제한 회로에서 저항을 줄여서 보정 전압을 감소시키는 회로를 도시한 것이다.Fig. 9 shows a circuit for reducing the correction voltage by reducing the resistance in the pulse width limiting circuit of the present invention.

도시된 바와 같이 트랜스포머의 출력측 전압(Vo)에 따라 출력 전류가 가변하는 포토 커플러(41)가 구비되어 있고, 상기 포토 커플러(41)에는 병렬로 제1저항(42)이 연결되어 있다. 또한, 상기 제1저항(42)에는 제2저항(44) 및 트랜지스터 (43)가 연결되어 있다. 또한, 상기 제1저항(42) 및 제2저항(44) 그리고, 트랜지스터(43)에는 소스 전류원(45)이 직렬로 연결되어 있다. 도면중 상기 트랜지스터(43)의 베이스 일측에 도시된 굵은 화살표는 보정 전압 감소 신호를 의미한다.As shown in the figure, there is provided an optocoupler 41 whose output current varies according to the output voltage V o of the transformer. A first resistor 42 is connected in parallel to the photocoupler 41. A second resistor 44 and a transistor 43 are connected to the first resistor 42. A source current source 45 is connected in series to the first resistor 42 and the second resistor 44 and the transistor 43. In the figure, a bold arrow on one side of the base of the transistor 43 means a correction voltage reduction signal.

이와 같은 구성에 의해 본 발명은 상기 보정 전압 감소부(23)의 신호에 의해 상기 트랜지스터(43)의 베이스 전류가 증가한다. 따라서, 상기 제1저항(42)을 통해서만 흐르던 전류가 상기 트랜지스터(43) 및 제2저항(44)으로도 흐르게 됨으로써, 결국 상기 제2저항(44)과 소스 전류원(45) 사이에서 출력되는 보정 전압(Vc) 역시 자연스럽게 감소된다.With this configuration, the base current of the transistor 43 is increased by the signal of the correction voltage decreasing portion 23 in the present invention. A current that flows only through the first resistor 42 flows to the transistor 43 and the second resistor 44 so that the correction that is output between the second resistor 44 and the source current source 45 The voltage V c is also naturally reduced.

도 10은 본 발명의 펄스폭 제한 회로에서 저항을 줄여서 보정 전압을 감소시키는 다른 회로를 도시한 것이다.10 shows another circuit for reducing the correction voltage by reducing the resistance in the pulse width limiting circuit of the present invention.

도시된 바와 같이 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러(51)가 구비되어 있고, 상기 포토 커플러(51)에는 병렬 연결된 동시에 자신들은 직렬 연결된 제1저항(52) 및 제2저항(53)이 구비되어 있다. 또한, 상기 제2저항(53)에는 트랜지스터(54)의 콜렉터 및 에미터가 병렬 연결되어 있으며, 상기 제1저항(52)에는 소스 전류원(55)이 직렬 연결되어 있다. 도면중 상기 트랜지스터(54)의 베이스 일측에 도시된 굵은 화살표는 보정 전압 감소 신호를 의미한다.As shown in the figure, there is provided an optocoupler 51 whose output current varies according to the output voltage of the transformer. The photocoupler 51 is connected in parallel with a first resistor 52 and a second resistor 53 are provided. A collector and an emitter of the transistor 54 are connected in parallel to the second resistor 53. A source current source 55 is connected in series to the first resistor 52. [ In the figure, a bold arrow on one side of the base of the transistor 54 means a correction voltage reduction signal.

이와 같은 구성에 의해 본 발명은 상기 보정 전압 감소부(23)의 신호에 의해 상기 트랜지스터(54)의 베이스 전류가 증가한다. 따라서, 제1저항(52) 및 제2저항(53)의 합이던 전체 저항값이, 제2저항(53)이 쇼트됨으로써, 제1저항(52)의 값으로 만 감소되고, 상기 제1저항(52)과 소스 전류원(55) 사이에서 출력되는 보정 전압(Vc)이 자연스럽게 감소된다.With this configuration, in the present invention, the base current of the transistor 54 is increased by the signal of the correction voltage decreasing portion 23. Therefore, the total resistance value of the sum of the first resistor 52 and the second resistor 53 is reduced only to the value of the first resistor 52 by short-circuiting the second resistor 53, The correction voltage V c output between the source 52 and the source current source 55 is naturally reduced.

도 11은 본 발명의 펄스폭 제한 회로에서 Primary Side Regulation(PSR)의 경우 보정 전압을 감소시키는 회로를 도시한 것이다.11 shows a circuit for reducing the correction voltage in case of Primary Side Regulation (PSR) in the pulse width limiting circuit of the present invention.

도시된 바와 같이 트랜스포머로부터 동작 전압(Vcc)을 인가받고, 이를 자신의 기준 전압(VREF)과 비교하여 증폭 출력하는 연산 증폭기(61)가 구비되어 있다. 또한, 상기 연산 증폭기(61)의 출력단에는 저항(62)이 직렬로 연결되어 있고, 상기 저항(62)에는 콘덴서(63)가 병렬로 연결되어 R-C 회로를 구성한다. 또한, 상기 콘덴서(63)는 트랜지스터(64)의 콜렉터 및 에미터가 병렬로 연결되어 있으며, 상기 콜렉터에는 보조 저항(65)이 더 연결되어 있다. 도면중 상기 트랜지스터(64)의 베이스 일측에 도시된 굵은 화살표는 보정 전압 감소 신호를 의미한다.As shown in the figure, the operational amplifier 61 receives the operating voltage V cc from the transformer and compares it with its own reference voltage V REF to amplify and output the same. A resistor 62 is connected in series to the output terminal of the operational amplifier 61 and a capacitor 63 is connected in parallel to the resistor 62 to constitute an RC circuit. In the capacitor 63, a collector and an emitter of the transistor 64 are connected in parallel, and an auxiliary resistor 65 is further connected to the collector. In the figure, a bold arrow on one side of the base of the transistor 64 means a correction voltage reduction signal.

이와 같은 구성에 의해 본 발명은 상기 보정 전압 감소부(23)의 신호에 의해 상기 트랜지스터(64)의 베이스 전류가 증가한다. 따라서, R-C 회로를 통해 흐르던 전류가 트랜지스터(64)에 의해 소비됨으로써, 상기 R-C 회로(62,63)와 트랜지스터(64) 사이에서 출력되는 보정 전압(Vc)이 자연스럽게 감소된다.With this configuration, in the present invention, the base current of the transistor 64 is increased by the signal of the correction voltage decreasing portion 23. Therefore, the current flowing through the RC circuit is consumed by the transistor 64, so that the correction voltage V c output between the RC circuits 62, 63 and the transistor 64 is naturally reduced.

마지막으로, 위에서는 모두 전류 모드 펄스폭 변조에 관련해서만 설명했지만, 본 발명은 전압 모드 펄스폭 변조에도 그대로 적용할 수 있을 것이다.Finally, although all of the above has been described only in relation to the current mode pulse width modulation, the present invention can be applied to voltage mode pulse width modulation as it is.

상술한 바와 같이, 본 발명에 따른 스위칭 모드 파워 서플라이의 펄스폭 제 한 회로는 스위칭 소자를 통해 흐르는 전류가 특정 레벨을 넘을 때마다 보정 전압(Vc)이 감소하게 되므로 결과적으로 보정 전압(Vc)의 증가를 제한하게 된다. 따라서, 스위치를 온/오프시키는 펄스폭을 제한하게 된다. 결국, 스위칭 소자를 통해 흐르는 전류의 최대치 전류(Ipk)가 제한되는데, 그 값은 스위칭 모드 파워 서플라이의 입력전원전압과의 상관 관계가 작게 된다. 따라서, 입력전원전압의 변동에 둔감하게 스위칭 모드 파워 서플라이의 최대 출력이 나타나게 되고, 출력 전류의 최대치를 제한할 수도 있게 된다.As described above, the pulse width limit circuit of the switching mode power supply according to the present invention reduces the correction voltage V c every time the current flowing through the switching device exceeds a certain level, resulting in a correction voltage V c ). Therefore, the pulse width for turning on / off the switch is limited. As a result, the maximum value current I pk of the current flowing through the switching element is limited, and the value thereof is small in correlation with the input power supply voltage of the switching mode power supply. Therefore, the maximum output of the switching mode power supply appears insensitive to the variation of the input power supply voltage, and the maximum value of the output current can be limited.

이상에서 설명한 것은 본 발명에 따른 스위칭 모드 파워 서플라이의 펄스폭 제한 회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It should be noted that the present invention is not limited to the above-described embodiment, but may be modified in various ways as set forth in the appended claims, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

Claims (14)

트랜스포머의 입력측 권선에 연결된 스위칭 소자를 통해서 흐르는 전류를 전압으로 변환하여 미리 설정된 보정 전압과 비교하고, 상기 스위칭 소자의 전류를 변환한 전압이 보정 전압보다 크면 스위칭 소자를 오프시키는 제1제어부와, A first controller for converting a current flowing through a switching element connected to an input side winding of the transformer into a voltage and comparing the current with a preset correction voltage and turning off the switching element if the voltage converted by the current of the switching element is larger than the correction voltage; 상기 스위칭 소자의 전류 변환 전압을 미리 설정된 기준 전압과 비교하고, 상기 스위칭 소자의 전류 변환 전압이 기준 전압보다 크면 상기 제1제어부의 보정 전압을 감소시켜, 스위칭 소자의 온/오프 펄스폭을 제한하는 제2제어부를 포함하여 이루어진 것을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.And a control unit for comparing the current conversion voltage of the switching element with a preset reference voltage and decreasing the correction voltage of the first control unit when the current conversion voltage of the switching element is greater than the reference voltage, And a second control unit coupled between the second power supply and the second power supply. 제 1 항에 있어서, 상기 제1제어부는2. The apparatus of claim 1, wherein the first control unit 상기 스위칭 소자의 전류 변환 전압 및 보정 전압을 입력받는 제1비교기와, A first comparator receiving a current conversion voltage and a correction voltage of the switching element; 일정 주기의 클럭 주파수를 출력하는 오실레이터와, An oscillator for outputting a clock frequency of a predetermined period, 상기 제1비교기의 출력을 R 단자가 받고, 상기 오실레이터의 출력을 S 단자가 받는 동시에 Q 단자를 갖는 제1RS 플립플롭과,A first RS flip flop having an R terminal receiving the output of the first comparator, an S terminal receiving the output of the oscillator and having a Q terminal, 상기 오실레이터 및 제1RS 플립플롭의 Q 단자에 의한 출력 신호를 입력 신호로 하여 상기 스위칭 소자를 온/오프시키는 앤드 게이트를 포함하여 이루어진 것을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.And an AND gate for turning on / off the switching element by using an output signal from the Q terminal of the oscillator and the first RS flip flop as an input signal. 제 1 항에 있어서, 상기 제1제어부는2. The apparatus of claim 1, wherein the first control unit 상기 스위칭 소자의 전류 변환 전압 및 보정 전압을 입력받는 제1비교기와, A first comparator receiving a current conversion voltage and a correction voltage of the switching element; 일정 주기의 클럭 주파수를 출력하는 오실레이터와, An oscillator for outputting a clock frequency of a predetermined period, 상기 제1비교기의 출력을 R 단자가 받고, 상기 오실레이터의 출력을 S 단자가 받는 동시에
Figure 112005013251102-pat00003
단자를 갖는 제1RS 플립플롭과,An R terminal receiving the output of the first comparator, an S terminal receiving the output of the oscillator
Figure 112005013251102-pat00003
A first RS flip flop having a terminal, 상기 오실레이터 및 제1RS 플립플롭의
Figure 112005013251102-pat00004
단자에 의한 출력 신호를 입력 신호로 하여 상기 스위칭 소자를 온/오프시키는 노어 게이트를 포함하여 이루어진 것을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.The oscillator and the first RS flip-
Figure 112005013251102-pat00004
And a NOR gate for turning on / off the switching element by using an output signal from the terminal as an input signal. 제 2 항에 있어서, 상기 제1RS 플립플롭은 스위칭 소자가 온되어 있는 상태에서, 스위칭 소자의 전류 변환 전압이 보정 전압보다 커지게 되면 제1비교기에 의해 리셋되어 상기 앤드게이트가 스위칭 소자를 오프시키도록 함을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.3. The method of claim 2, wherein the first RS flip-flop is reset by the first comparator when the current conversion voltage of the switching device becomes greater than the correction voltage in a state that the switching device is on, so that the AND gate turns off the switching device Wherein the pulse width limiting circuit comprises: 제 4 항에 있어서, 상기 제1RS 플립플롭은 스위칭 소자가 오프되어 있는 상태에서, 오실레이터에 의한 하이 신호로 셋트되어 상기 앤드게이트가 스위칭 소자를 온시키도록 함을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.5. The switching power supply according to claim 4, wherein the first RS flip-flop is set to a high signal by an oscillator in a state in which the switching element is off so that the AND gate turns on the switching element. Width limit circuit. 제 3 항에 있어서, 상기 제1RS 플립플롭은 스위칭 소자가 온되어 있는 상태에서, 스위칭 소자의 전류 변환 전압이 보정 전압보다 커지게 되면 제1비교기에 의 해 리셋되어 상기 노어 게이트가 스위칭 소자를 오프시키도록 함을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.The method as claimed in claim 3, wherein the first RS flip-flop is reset by the first comparator when the current conversion voltage of the switching element becomes greater than the correction voltage in a state that the switching element is on, Wherein the pulse width limiting circuit of the switching mode power supply is configured to limit the pulse width of the switching power supply. 삭제delete 제 2 항 또는 제 3 항에 있어서, 상기 제2제어부는 상기 스위칭 소자의 전류 변환 전압 및 기준 전압을 입력받는 제2비교기와, The apparatus of claim 2 or 3, wherein the second controller comprises: a second comparator receiving a current conversion voltage and a reference voltage of the switching element; 상기 제2비교기의 출력을 S 단자가 받고, 상기 오실레이터의 출력을 R 단자가 받는 동시에 Q 단자를 갖는 제2RS 플립플롭과,A second RS flip-flop having an S terminal receiving the output of the second comparator, an R terminal receiving the output of the oscillator and a Q terminal, 상기 제2RS 플립플롭의 Q 단자에 의한 출력 신호를 입력 신호로 하여 상기 제1비교기에 입력되는 보정 전압을 감소시키는 보정 전압 감소부를 포함하여 이루어진 것을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.And a correction voltage decreasing unit for reducing a correction voltage input to the first comparator by using an output signal of the Q terminal of the second RS flip flop as an input signal. 제 8 항에 있어서, 상기 제2RS 플립플롭은 스위칭 소자가 온되어 있는 상태에서, 스위칭 소자의 전류 변환 전압이 기준 전압보다 커지게 되면 제2비교기에 의해 셋트되어 상기 보정 전압 감소부가 보정 전압을 감소시키도록 함을 특징으로 하 는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.The method as claimed in claim 8, wherein the second RS flip-flop is set by the second comparator when the current conversion voltage of the switching element becomes larger than the reference voltage in a state that the switching element is on, Wherein the pulse width limiting circuit comprises: 제 8 항에 있어서, 상기 제2RS 플립플롭은 스위칭 소자가 다시 온되는 상태에서, 오실레이터에 의한 하이 신호로 리셋되어 상기 보정 전압 감소부의 작동이 정지되도록 함을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.9. The switching power supply according to claim 8, wherein the second RS flip-flop is reset to a high signal by the oscillator in a state in which the switching element is turned on again, thereby stopping the operation of the correction voltage decreasing unit. Limiting circuit. 제 8 항에 있어서, 9. The method of claim 8, 상기 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러와,An optocoupler whose output current varies according to an output-side voltage of the transformer, 상기 포토 커플러에 병렬 연결된 저항과, A resistor connected in parallel to the photocoupler, 상기 저항에 직렬 연결되어 상기 보정 전압 감소부의 신호에 따라 전류량이 가변하는 소스 전류원을 포함하며,And a source current source connected in series to the resistor, the amount of current varying according to a signal of the correction voltage decreasing portion, 상기 보정 전압 감소부의 신호에 의해 소스 전류원에 의한 전류량이 감소됨으로써, 상기 저항과 소스 전류원 사이에서 출력되는 보정 전압이 감소됨을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.Wherein the correction voltage reduction unit reduces the amount of current by the source current source so that the correction voltage output between the resistor and the source current source is reduced. 제 8 항에 있어서,9. The method of claim 8, 상기 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러와,An optocoupler whose output current varies according to an output-side voltage of the transformer, 상기 포토 커플러에 병렬 연결된 제1저항 및 제2저항과, A first resistor and a second resistor connected in parallel to the photocoupler, 상기 제2저항에 연결되어, 상기 제2저항을 제1저항에 병렬로 연결할 수도 있고, 끊을 수도 있는 트랜지스터와, A transistor connected to the second resistor and capable of connecting and disconnecting the second resistor in parallel to the first resistor, 상기 제1저항 및 제2저항에 공통으로 직렬 연결된 소스 전류원을 포함하며,And a source current source coupled in series to said first and second resistors in common, 상기 보정 전압 감소부의 신호에 의해 상기 트랜지스터의 베이스 전류가 증가함으로써, 상기 트랜지스터를 켜서 상기 제2저항을 병렬 연결되도록 하여 상기 포토 커플러의 콜렉터 및 에미터 사이에서 출력되는 보정 전압이 감소되도록 함을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.The base current of the transistor is increased by the signal of the correction voltage decreasing portion so that the second resistor is connected in parallel by turning on the transistor so that the correction voltage output between the collector and the emitter of the photocoupler is reduced A pulse width limiting circuit of a switching mode power supply. 제 8 항에 있어서,9. The method of claim 8, 상기 트랜스포머의 출력측 전압에 따라 출력 전류가 가변하는 포토 커플러와,An optocoupler whose output current varies according to an output-side voltage of the transformer, 상기 포토 커플러에 병렬 연결된 동시에 자신들은 직렬 연결된 제1저항 및 제2저항과,A first resistor and a second resistor connected in parallel to the photocoupler and serially connected thereto, 상기 제2저항에 콜렉터 및 에미터가 병렬 연결된 트랜지스터와,A transistor having a collector and an emitter connected in parallel to the second resistor, 상기 제1저항에 직렬 연결된 소스 전류원을 포함하며,And a source current source coupled in series with the first resistor, 상기 보정 전압 감소부의 신호에 의해 상기 트랜지스터의 베이스 전류가 증가함으로써, 상기 제1저항과 소스 전류원 사이에서 출력되는 보정 전압이 감소됨을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.Wherein the base current of the transistor is increased by a signal of the correction voltage decreasing portion so that a correction voltage output between the first resistor and the source current source is reduced. 제 8 항에 있어서,9. The method of claim 8, 상기 트랜스포머로부터 동작 전압을 인가받고, 이를 자신의 기준 전압과 비교하여 증폭 출력하는 연산 증폭기와,An operational amplifier which receives an operating voltage from the transformer and compares the operating voltage with a reference voltage of the operational amplifier, 상기 연산 증폭기의 출력단에 직렬 연결된 제1저항 및 제2저항과,A first resistor and a second resistor connected in series to an output terminal of the operational amplifier, 상기 제2저항과 병렬 연결된 콘덴서와,A capacitor connected in parallel with the second resistor, 상기 제2저항에 연결되어, 상기 제2저항을 제1저항에 직렬로 연결할 수도 있고, 끊을 수도 있는 트랜지스터를 포함하며,And a transistor coupled to the second resistor and capable of connecting and disconnecting the second resistor in series with the first resistor, 상기 보정 전압 감소부의 신호에 의해 상기 트랜지스터의 베이스 전류가 증가함으로써, 상기 콘덴서 양단에서 출력되는 보정 전압이 감소되도록 함을 특징으로 하는 스위칭 모드 파워 서플라이의 펄스폭 제한 회로.Wherein a base current of the transistor is increased by a signal of the correction voltage decreasing portion so that a correction voltage output from both ends of the capacitor is reduced.
KR1020050020955A 2005-03-14 2005-03-14 Pulse width limit circuit of Switching Mode Power Supply KR100685078B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050020955A KR100685078B1 (en) 2005-03-14 2005-03-14 Pulse width limit circuit of Switching Mode Power Supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020955A KR100685078B1 (en) 2005-03-14 2005-03-14 Pulse width limit circuit of Switching Mode Power Supply

Publications (2)

Publication Number Publication Date
KR20060099625A KR20060099625A (en) 2006-09-20
KR100685078B1 true KR100685078B1 (en) 2007-02-22

Family

ID=37630755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020955A KR100685078B1 (en) 2005-03-14 2005-03-14 Pulse width limit circuit of Switching Mode Power Supply

Country Status (1)

Country Link
KR (1) KR100685078B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248807B1 (en) * 2011-08-05 2013-04-01 주식회사 동부하이텍 Isolation-type flyback converter for light emitting diode driver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017810A (en) * 1996-08-31 1998-06-05 배순훈 Monitor Power Current Sensing Device
KR200155070Y1 (en) 1993-10-28 1999-08-16 이형도 Input current detecting circuit for switching mode power supply
JP2004120982A (en) 2002-09-30 2004-04-15 Rohm Co Ltd Switching power supply
KR20050118323A (en) * 2004-06-14 2005-12-19 최재철 A power supply device which uses an input power to the feedback
KR20060012955A (en) * 2004-08-05 2006-02-09 페어차일드코리아반도체 주식회사 Switching mode power supply and switching control apparatus thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200155070Y1 (en) 1993-10-28 1999-08-16 이형도 Input current detecting circuit for switching mode power supply
KR19980017810A (en) * 1996-08-31 1998-06-05 배순훈 Monitor Power Current Sensing Device
JP2004120982A (en) 2002-09-30 2004-04-15 Rohm Co Ltd Switching power supply
KR20050118323A (en) * 2004-06-14 2005-12-19 최재철 A power supply device which uses an input power to the feedback
KR20060012955A (en) * 2004-08-05 2006-02-09 페어차일드코리아반도체 주식회사 Switching mode power supply and switching control apparatus thereof

Also Published As

Publication number Publication date
KR20060099625A (en) 2006-09-20

Similar Documents

Publication Publication Date Title
JP3708529B2 (en) Constant voltage output control method and constant voltage output control device for switching power supply circuit
US10566904B2 (en) Multimode PWM converter with smooth mode transition
US8891255B2 (en) Switching power supply apparatus including simultanous control of multiple outputs
US9647562B2 (en) Power conversion with switch turn-off delay time compensation
TWI589106B (en) Switching power supplies and switch controllers
CN107210676B (en) Semiconductor device for power supply control
KR101445842B1 (en) A converter
US10673331B2 (en) Circuit with reduced light load power dissipation and a method thereof
JP2008005567A (en) Switching power supply
GB2451088A (en) Regulating the output of a forward power converter
CN110752750A (en) Resonant converter and control circuit and control method thereof
JP4669306B2 (en) Quasi-resonant switching power supply device and pseudo-resonant switching power supply circuit using the same
US6909268B2 (en) Current-mode switching regulator
TW201351858A (en) Control circuit of power converter
WO2008132501A2 (en) Switching power converters
US11601044B2 (en) Method for driving an electronic switch in a power converter circuit and control circuit
WO2012077588A1 (en) Insulating direct current power supply device
JP2002315331A (en) Power supply equipped with dc-dc converter
JP2004289981A (en) Switching power supply
CN220139408U (en) Controller for power converter
KR100685078B1 (en) Pulse width limit circuit of Switching Mode Power Supply
JP6810150B2 (en) Switching power supply and semiconductor device
KR20220092510A (en) Digital Non-Linear Conversion for Voltage Mode Control of Power Converters
CN113632354B (en) Soft Start of Resonant Converter
US11804779B2 (en) Power converter with voltage-selective skip mode entry load compensation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200110

Year of fee payment: 14