JPH0833324A - Dc/dc converter - Google Patents

Dc/dc converter

Info

Publication number
JPH0833324A
JPH0833324A JP6186440A JP18644094A JPH0833324A JP H0833324 A JPH0833324 A JP H0833324A JP 6186440 A JP6186440 A JP 6186440A JP 18644094 A JP18644094 A JP 18644094A JP H0833324 A JPH0833324 A JP H0833324A
Authority
JP
Japan
Prior art keywords
switching element
transistor
capacitor
switching
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6186440A
Other languages
Japanese (ja)
Other versions
JP3397456B2 (en
Inventor
Hisatsugu Kato
久嗣 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tabuchi Electric Co Ltd
Original Assignee
Tabuchi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tabuchi Electric Co Ltd filed Critical Tabuchi Electric Co Ltd
Priority to JP18644094A priority Critical patent/JP3397456B2/en
Publication of JPH0833324A publication Critical patent/JPH0833324A/en
Application granted granted Critical
Publication of JP3397456B2 publication Critical patent/JP3397456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the switching loss and generation of heat by increasing the switching speed of a main switching element. CONSTITUTION:A quick off control circuit OC comprises a second switching element Q2 and a capacitor C3. A second switching element Q2 is inserted between the DC input side and the control electrode of a first switching element Q1 for turning the DC input on/off based on a control signal (a) received from the control circuit CC. The capacitor C3 is connected between the control electrode of the second switching element Q2 and the output side of the first switching element Q1. When the first switching element Q1 begins to turn off, a charging current flows from the capacitor C3 to the control electrode of the second switching element Q2 in response to the voltage drop on the output side. Consequently, the second switching element Q2 is turned on instantaneously thus turning the first switching element Q1 off forcibly.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、直流入力をパルス制
御方式によりチョップして異なるレベルの直流電圧に変
換する直流−直流変換装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter for chopping a DC input by a pulse control method and converting it into DC voltages of different levels.

【0002】[0002]

【従来の技術】従来、入力直流電圧を変換して所望の電
圧値の直流電圧を得るに際しては、図6に示すように、
スイッチング型直流−直流変換装置が用いられている。
同図には、たとえば、20Vの入力直流電圧を5Vの直
流電圧に降圧するステップダウン型の回路構成を例示し
てあるが、直流入力電圧の極性を反転させて出力する極
性反転型もある。
2. Description of the Related Art Conventionally, when converting an input DC voltage to obtain a DC voltage having a desired voltage value, as shown in FIG.
A switching type DC-DC converter is used.
In the same drawing, for example, a step-down type circuit configuration for stepping down an input DC voltage of 20 V to a DC voltage of 5 V is illustrated, but there is also a polarity inversion type that inverts the polarity of the DC input voltage and outputs it.

【0003】図6の直流−直流変換装置について説明す
る。直流入力電圧Vi は、その脈流分を電解コンデンサ
(平滑コンデンサ)C1により平滑化されてメインスイ
ッチング素子であるPNP型トランジスタQ1に印加さ
れる。このトランジスタQ1は、制御回路CCからの制
御信号aを受けてオン・オフを繰り返し、直流入力電圧
Vi をチョップする。このトランジスタQ1がオンのと
きにチョークLに蓄えられるエネルギが、トランジスタ
Q1のオフのときにダイオードDを通して放出され、か
つチョークLと共に平滑フィルタを構成する電解コンデ
ンサ(平滑コンデンサ)C2によって平滑化されて、そ
の直流出力電圧Vo が負荷(図示せず)に供給される。
The DC-DC converter of FIG. 6 will be described. The DC input voltage Vi is applied to the PNP transistor Q1 which is the main switching element after smoothing the pulsating current component by the electrolytic capacitor (smoothing capacitor) C1. The transistor Q1 receives the control signal a from the control circuit CC, repeats on / off, and chops the DC input voltage Vi. The energy stored in the choke L when the transistor Q1 is on is released through the diode D when the transistor Q1 is off, and is smoothed by the electrolytic capacitor (smoothing capacitor) C2 that forms a smoothing filter together with the choke L. , Its DC output voltage Vo is supplied to a load (not shown).

【0004】制御回路CCからは、デューテイパルスか
らなる制御信号aが出力される。すなわち、制御信号a
は、出力電圧Vo の低下に応じてパルス幅が大きくな
り、かつ出力電圧Vo の上昇に応じてパルス幅が小さく
なるよう調整され、この制御信号aにより、直流出力電
圧Vo がフィードバック制御される。その結果、直流出
力電圧Vo は、入力直流電圧Vi の変動にかかわらず一
定値になるよう制御される。
The control circuit CC outputs a control signal a composed of a duty pulse. That is, the control signal a
Is adjusted such that the pulse width increases as the output voltage Vo decreases and the pulse width decreases as the output voltage Vo increases, and the DC output voltage Vo is feedback-controlled by this control signal a. As a result, the DC output voltage Vo is controlled to have a constant value regardless of the fluctuation of the input DC voltage Vi.

【0005】[0005]

【発明が解決しようとする課題】ところで、上述のスイ
ッチング型の直流−直流変換装置では、効率をさらに向
上させるために、トランジスタQ1のスイッチング速度
を速めてスイッチング損失を可及的に軽減することによ
り、発熱を低減することが要求される。そこで、従来で
は、トランジスタQ1のベース抵抗R2をオーバードラ
イブやアンダードライブが生じない適切な定数に設定
し、かつ、このベース抵抗R2の抵抗値r2とトランジ
スタQ1のベース・エミッタ間抵抗R1の抵抗値r1 と
の比r1 /r2 をできる限り小さくして、トランジスタ
Q1がターンオフするのに要する時間の短縮化を図って
いる。
By the way, in the above switching type DC-DC converter, in order to further improve the efficiency, the switching speed of the transistor Q1 is increased to reduce the switching loss as much as possible. However, it is required to reduce heat generation. Therefore, conventionally, the base resistance R2 of the transistor Q1 is set to an appropriate constant that does not cause overdrive or underdrive, and the resistance value r2 of the base resistance R2 and the resistance value of the base-emitter resistance R1 of the transistor Q1 are set. The ratio r1 / r2 with r1 is made as small as possible to shorten the time required for turning off the transistor Q1.

【0006】しかしながら、上述の抵抗R1,R2によ
る効率改善方法では、トランジスタQ1がオフし始めて
も、トランジスタQ1のベースに電荷が蓄積されている
ために、すぐには完全にオフとならないで、コレクタ電
流IC が流れ続ける結果、制御信号aのパルスに対しト
ランジスタQ1が実際にオフするタイミングが遅れがち
となる。そのため、図7にtで示す区間において、トラ
ンジスタQ1のエミッタ・コレクタ間電圧VECとコレク
タ電流IC とがゼロクロスしないで重なり、スイッチン
グ損失が発生する。これにより、トランジスタQ1の発
熱量が増大して、トランジスタQ1の信頼性が低下する
とともに、他の回路構成部品に悪影響を与え、その信頼
性を低下させる。さらに放熱用として比較的大型のヒー
トシンクを設けなければならない欠点がある。
However, in the efficiency improving method using the resistors R1 and R2 described above, even if the transistor Q1 starts to turn off, since the electric charge is accumulated in the base of the transistor Q1, the transistor Q1 does not turn off completely immediately. As a result of the current IC continuing to flow, the timing at which the transistor Q1 is actually turned off tends to be delayed with respect to the pulse of the control signal a. Therefore, in the section indicated by t in FIG. 7, the emitter-collector voltage VEC of the transistor Q1 and the collector current IC overlap without zero crossing, and switching loss occurs. As a result, the amount of heat generated by the transistor Q1 increases, the reliability of the transistor Q1 decreases, and other circuit components are adversely affected and their reliability decreases. Further, there is a drawback that a relatively large heat sink must be provided for heat dissipation.

【0007】そこで本発明は、メインのスイッチング素
子のスイッチング速度を速めてスイッチング損失を減少
させるとともに、発熱を抑制して信頼性を向上させるこ
とができる直流−直流変換装置を提供することを目的と
するものである。
Therefore, an object of the present invention is to provide a DC-DC converter capable of increasing the switching speed of the main switching element to reduce the switching loss and suppressing the heat generation to improve the reliability. To do.

【0008】[0008]

【課題を解決しようとするための手段】上記目的を達成
するために、本発明に係る直流−直流変換装置は、電気
エネルギの蓄積および放出を行うインダクタンス素子
と、直流入力をオン・オフ制御して上記インダクタンス
素子に印加する第1のスイッチング素子と、この第1の
スイッチング素子の制御極に制御信号を印加する制御回
路とを有し、さらに、上記第1のスイッチング素子の直
流入力側と制御極との間に接続された第2のスイッチン
グ素子と、上記第2のスイッチング素子の制御極と上記
第1のスイッチング素子の出力側との間に接続されたキ
ャパシタとを有する急速オフ制御回路を備え、この急速
オフ制御回路によって、上記第1のスイッチング素子が
オフし始めたとき、上記出力側の電圧降下に応動して上
記第2のスイッチング素子の制御極に上記キャパシタの
充電電流を流すことにより、第2のスイッチング素子を
オンして上記第1スイッチング素子を急速にオフさせる
ようにしている。
In order to achieve the above object, a DC-DC converter according to the present invention controls an on / off control of an inductance element for storing and releasing electric energy and a DC input. And a control circuit for applying a control signal to the control pole of the first switching element, and further controlling the DC input side of the first switching element. A rapid-off control circuit having a second switching element connected between the pole and a capacitor connected between the control pole of the second switching element and the output side of the first switching element. This quick-off control circuit responds to the voltage drop on the output side when the first switching element starts to turn off, and the second switching element is provided. By passing a charging current of the capacitor to the control electrode of the element, the second switching element is turned on so that to rapidly turn off the first switching element.

【0009】[0009]

【作用】制御回路の制御信号により第1のスイッチング
素子がオフし始めると、この第1のスイッチング素子の
出力側の電位が降下する。この第1のスイッチング素子
の出力側の電位が直流入力側の電位に対し僅かに低下し
たときに、直流入力側から第2のスイッチング素子Q2
の制御極を通じて充電電流が流れてキャパシタが充電さ
れるとともに、第2のスイッチング素子が瞬間的にオン
して第1のスイッチング素子を強制的にオフさせる。し
たがって、第1のスイッチング素子は制御信号にほぼ同
期して即座にオフされるため、スイッチング損失が殆ど
なくなるとともに、発熱を格段に低減することができ
る。
When the first switching element starts to turn off by the control signal of the control circuit, the potential on the output side of the first switching element drops. When the potential on the output side of the first switching element is slightly lower than the potential on the DC input side, the second switching element Q2 moves from the DC input side to the second switching element Q2.
A charging current flows through the control pole of 1 to charge the capacitor, and the second switching element is momentarily turned on to forcibly turn off the first switching element. Therefore, since the first switching element is turned off immediately in synchronization with the control signal, the switching loss is almost eliminated and the heat generation can be significantly reduced.

【0010】[0010]

【実施例】以下、本発明の好適な実施例について図面を
参照しながら説明する。図1は本発明に係る直流−直流
変換装置の一実施例の電気回路図を示す。同図におい
て、図6と同一若しくは同等のものには同一の符号を付
してある。図6と相違する点は、チョークL(電気エネ
ルギの蓄積および放出を行うインダクタンス素子の一
例)に直流入力をチョップして供給する第1のトラジス
タ(第1のスイッチング素子の一例)に対して、急速オ
フ制御回路OCを付設した構成にある。この急速オフ制
御回路OCは、メインのスイッチング素子である第1の
トランジスタQ1のエミッタ(直流入力側)とベース
(制御極)との間に接続された第2のトランジスタ(第
2のスイッチング素子の一例)Q2と、この第2のトラ
ンジスタQ2のエミッタ(直流入力側)とベース(制御
極)との間に接続されたダイオードD2および抵抗体R
3の並列回路と、第2のトランジスタQ2のベースと第
1のトランジスタQ1のコレクタ(出力側)との間に接
続されたキャパシタC3および抵抗体R4とを備えてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an electric circuit diagram of an embodiment of a DC-DC converter according to the present invention. In the figure, the same or equivalent parts as those in FIG. 6 are designated by the same reference numerals. 6 is different from FIG. 6 in that a first transistor (an example of a first switching element) that chops and supplies a DC input to a choke L (an example of an inductance element that stores and discharges electric energy), The configuration is such that a quick-off control circuit OC is attached. The quick-off control circuit OC includes a second transistor (of the second switching element) connected between the emitter (DC input side) and the base (control pole) of the first transistor Q1 which is the main switching element. Example) Q2, diode D2 and resistor R connected between the emitter (DC input side) and base (control pole) of this second transistor Q2
3 parallel circuit, a capacitor C3 and a resistor R4 connected between the base of the second transistor Q2 and the collector (output side) of the first transistor Q1.

【0011】図2は、図1と同一の各構成要素の接続を
代えて極性反転型に構成した変形例を示す。すなわち、
図2の直流−直流変換装置は、第1のトランジスタQ1
のオンのときにチョークLに蓄えられたエネルギを、図
1とは逆方向に接続したダイオードDを通じて出力させ
ることにより、出力端子に入力電圧とは逆極性の出力電
圧を発生させるようになっている。
FIG. 2 shows a modification in which the connection of the same components as in FIG. That is,
The DC-DC converter of FIG. 2 has a first transistor Q1.
When the energy stored in the choke L is output through the diode D connected in the direction opposite to that in FIG. 1 when the switch is turned on, an output voltage having a polarity opposite to the input voltage is generated at the output terminal. There is.

【0012】つぎに、上記実施例の動作について図3を
参照しながら説明する。図1と図2とは、共に急速オフ
制御回路OCを同様に接続してほぼ同様の動作を行うも
のであるから、ここでは、代表として、図1の動作につ
いて説明する。制御回路CCは、直流出力電圧V0 を検
知して、図3(a)に示すように、一定周期で発生する
デューテイパルスのパルス幅が直流出力電圧VO の変動
に応じて変化する制御信号aを出力する。第1のトラン
ジスタQ1は、上記制御信号aをベースに受けて、図3
(b)に示すように、オン・オフを繰り返して、エミッ
タ・コレクタ間電位VECを矩形状に変化させる。
Next, the operation of the above embodiment will be described with reference to FIG. 1 and 2 both show the same operation by connecting the quick-off control circuit OC in the same manner, and therefore, the operation of FIG. 1 will be described here as a representative. The control circuit CC detects the DC output voltage V0 and, as shown in FIG. 3 (a), the control signal a in which the pulse width of the duty pulse generated in a constant cycle changes according to the fluctuation of the DC output voltage VO. Is output. The first transistor Q1 receives the control signal a as a base, and
As shown in (b), the ON / OFF operation is repeated to change the emitter-collector potential VEC into a rectangular shape.

【0013】第1のトランジスタQ1は制御信号aがロ
ーレベルのときにオンして、その出力側のB点の電位を
入力側のA点の電位と同一レベルに引き上げるから、上
記出力側のB点の電位は、制御信号aに対し位相が18
0°異なる波形となる。本発明は、このB点の電位が制
御信号aに対し位相が180°相違する波形となる点を
利用して、急速オフ制御回路OCにより第1のトランジ
スタQ1を制御信号aに同期させて強制的にオフさせる
ものである。
The first transistor Q1 is turned on when the control signal a is at a low level and raises the potential at the point B on the output side to the same level as the potential at the point A on the input side. The potential at the point has a phase of 18 with respect to the control signal a.
The waveform is different by 0 °. The present invention utilizes the point that the potential at the point B has a waveform having a phase difference of 180 ° with respect to the control signal a, and uses the quick off control circuit OC to force the first transistor Q1 to synchronize with the control signal a. To turn it off.

【0014】すなわち、図3のt1時に、制御信号aが
ハイレベルに立ち上がって第1のトランジスタQ1がオ
フし始める。このとき、キャパシタC3の端子電圧VC3
は、図3(e)に示すように、まだ0Vである。つづい
て、B点の電位がA点の電位よりも僅かな値、たとえ
ば、1Vだけ低下した瞬間にキャパシタC3に、図3
(f)に示す電流IBQ2 が流れて、キャパシタC3が、
図3(e)に示すように充電される。この電流IBQ2 が
第2のスイッチング素子Q2のベースおよび抵抗体R3
を流れることによって、図3(g)に示すように、第2
のトランジスタQ2がオンする。このとき、電流IBQ2
は抵抗体R4によって適当なレベルに抑制される。
That is, at time t1 in FIG. 3, the control signal a rises to a high level and the first transistor Q1 starts to turn off. At this time, the terminal voltage VC3 of the capacitor C3
Is still 0V as shown in FIG. Subsequently, at the moment when the potential at the point B drops by a value smaller than the potential at the point A, for example, 1 V, the capacitor C3 is charged with the voltage shown in FIG.
The current IBQ2 shown in (f) flows and the capacitor C3
It is charged as shown in FIG. This current IBQ2 is the base of the second switching element Q2 and the resistor R3.
By flowing the second flow, as shown in FIG.
Transistor Q2 turns on. At this time, the current IBQ2
Is suppressed to an appropriate level by the resistor R4.

【0015】この第2のトランジスタQ2のオンによ
り、第1のトランジスタQ1は、そのベースエミッタ間
が短絡されて、図3(b)に実線で示すように、強制的
に瞬時にオフされ、図3(c)に実線で示すように、第
1のトランジスタQ1のコレクタ電流IC1も即座に遮断
される。その後、キャパシタC3の端子電圧VC3が上昇
するので、第2のトランジスタQ2はオフされ、次回の
動作に備える。
When the second transistor Q2 is turned on, the base and emitter of the first transistor Q1 are short-circuited, and the first transistor Q1 is forcibly turned off instantly as shown by the solid line in FIG. 3 (b). As indicated by the solid line in 3 (c), the collector current IC1 of the first transistor Q1 is also immediately cut off. After that, since the terminal voltage VC3 of the capacitor C3 rises, the second transistor Q2 is turned off to prepare for the next operation.

【0016】また、入力電圧Viが高い場合、キャパシ
タC3に充電された電圧が、第1のスイッチング素子Q
1のオン時に第2のスイッチング素子Q2のエミッタ・
ベース間を逆バイアスするので、入力電圧Viが高い場
合、このエミッタ・ベース間電圧の定格をオーバーする
おそれがある。その対策として、ダイオードD2の順電
圧降下により第2のスイッチング素子Q2のベース・エ
ミッタ間に、定格をオーバーするような逆バイアスがか
からないようにしてある。
When the input voltage Vi is high, the voltage charged in the capacitor C3 becomes the first switching element Q.
When 1 is turned on, the emitter of the second switching element Q2
Since the base is reversely biased, when the input voltage Vi is high, the rating of the emitter-base voltage may be exceeded. As a countermeasure against this, a reverse bias that exceeds the rating is not applied between the base and emitter of the second switching element Q2 due to the forward voltage drop of the diode D2.

【0017】なお、図3(b),(c)には、図6にお
ける従来装置の波形を比較のために2点鎖線で示してあ
る。従来では、図3(b)に示すように、制御信号aが
ハイレベルになったのちに第1のトランジスタQ1が徐
々にターンオフ状態に移行していくため、図3(c)に
示すように、コレクタ電流IC1も僅かながら流れ続け
て、図7に示したような大きなスイッチング損失が発生
する。
3 (b) and 3 (c), the waveform of the conventional device in FIG. 6 is shown by a two-dot chain line for comparison. Conventionally, as shown in FIG. 3B, since the first signal Q1 is gradually turned off after the control signal a becomes high level, as shown in FIG. The collector current IC1 also continues to flow slightly, causing a large switching loss as shown in FIG.

【0018】これに対し、上述のように、制御信号aが
ハイレベルとなって第1のトランジスタQ1がオフし始
めたとき、B点の電位がA点の電位よりも僅かに低下し
た瞬間に、第2のトランジスタQ2がオンして第1のト
ランジスタQ1を強制的にオフさせるので、第1のトラ
ンジスタQ1は、制御信号aのハイレベルに同期してオ
フするようスイッチング速度が速められる。その結果、
第1のトランジスタQ1がオフし始めてエミッタ・コレ
クタ間電圧VECが上昇(B点の電位が下降)し始めた瞬
間に、コレクタ電流IC1がゼロレベルに低下する。した
がって、メインのスイッチング素子である第1のトラン
ジスタQ1のエミッタ・コレクタ間電圧VECとコレクタ
電流とは、重なりが極めて少なくなるので、スイッチン
グ損失が殆どなくなるとともに、発熱を格段に低減でき
る。
On the other hand, as described above, when the control signal a becomes high level and the first transistor Q1 starts to turn off, at the moment when the potential at the point B becomes slightly lower than the potential at the point A. , The second transistor Q2 is turned on and the first transistor Q1 is forcibly turned off, so that the switching speed of the first transistor Q1 is accelerated so as to be turned off in synchronization with the high level of the control signal a. as a result,
At the moment when the first transistor Q1 starts to turn off and the emitter-collector voltage VEC starts to rise (the potential at the point B falls), the collector current IC1 drops to the zero level. Therefore, since the emitter-collector voltage VEC and the collector current of the first transistor Q1, which is the main switching element, have very little overlap, the switching loss is almost eliminated and the heat generation can be remarkably reduced.

【0019】図4は、第1のトランジスタQ1の温度を
後方のフィンで実測した特性曲線を示す。このときの測
定条件は、第1のトランジスタQ1にヒートシンクを設
けないで、直流入力電圧Vi を26.4Vに、直流出力
電圧Vo を5Vに、出力電流を1.0Aにそれぞれ設定
した。なお、破線の曲線は周囲温度を示し、1点鎖線
は、図6の従来装置を上記と同一条件で実測した特性曲
線を比較のために示している。
FIG. 4 shows a characteristic curve obtained by actually measuring the temperature of the first transistor Q1 with the rear fin. The measurement conditions at this time were that the direct current input voltage Vi was set to 26.4V, the direct current output voltage Vo was set to 5V, and the output current was set to 1.0A without providing a heat sink on the first transistor Q1. The broken line curve indicates the ambient temperature, and the alternate long and short dash line indicates, for comparison, a characteristic curve obtained by actually measuring the conventional device of FIG. 6 under the same conditions as above.

【0020】この図5の特性曲線から明らかなように、
第1のトランジスタQ1の温度は、ヒートシンクを設け
なくてもほぼ70℃以上に上昇しないよう保持されてお
り、発熱が極めて少ないことを示している。そのため、
ヒートシンクを小型化するか、或いはヒートシンクを設
けなくても支障が生じない。また、第1のトランジスタ
Q1の発熱が少ないため、装置内の他の回路構成部品に
対し信頼性を低下させるような悪影響を与えない。さら
に、第1のトランジスタQ1は、発熱が少ないことから
そのパッケージを小型化することも可能となる。
As is clear from the characteristic curve of FIG. 5,
The temperature of the first transistor Q1 is maintained so as not to rise above 70 ° C. without the provision of a heat sink, indicating that the heat generation is extremely small. for that reason,
There is no problem even if the heat sink is downsized or no heat sink is provided. In addition, since the first transistor Q1 generates less heat, it does not adversely affect the reliability of other circuit components in the device. Further, since the first transistor Q1 generates less heat, it is possible to reduce the size of the package.

【0021】このように、第1のトランジスタQ1のス
イッチング損失を軽減して発熱を低減しているので、装
置の効率も格段に向上する。図5は、上記実施例におい
て、直流出力電圧Vo が5Vで出力電流が1Aの測定条
件で実測した場合の直流入力電圧Vi に対する変換効率
の特性図を示す。なお、比較のために、図6の装置にお
いて第1のトランジスタQ1のエミッタ・ベース間抵抗
R1として100オームの抵抗を設定して上記と同一の
測定条件で実測した特性曲線を、同図に1点鎖線で示し
ている。両特性曲線の比較から明らかなように、上記実
施例の装置では、スイッチング損失の大幅な低減に伴っ
て高い効率が得られ、特に直流入力電圧Vi が高くなる
程、従来との差、つまり効率改善幅が大きくなる。
As described above, since the switching loss of the first transistor Q1 is reduced and the heat generation is reduced, the efficiency of the device is significantly improved. FIG. 5 is a characteristic diagram of the conversion efficiency with respect to the DC input voltage Vi when actually measured under the measurement conditions of the DC output voltage Vo of 5 V and the output current of 1 A in the above embodiment. For comparison, a characteristic curve measured under the same measurement conditions as above with a resistance of 100 ohms set as the emitter-base resistance R1 of the first transistor Q1 in the device of FIG. 6 is shown in FIG. It is indicated by a dashed line. As is clear from the comparison between the two characteristic curves, in the device of the above-described embodiment, high efficiency is obtained with a significant reduction in switching loss, and as the DC input voltage Vi becomes higher, the difference from the conventional one, that is, the efficiency becomes higher. The extent of improvement is large.

【0022】上記実施例では、PNP型トランジスタQ
1,Q2をスイッチング素子に用いた場合を例示した
が、スイッチング素子としてFETなどを用いて構成し
た場合にも、本発明を適用できることはいうまでもな
い。また、チョークLの代りにトランスを用いてもよ
く、要するに電気エネルギの蓄積および放出を行うイン
ダクタンス素子であればよい。
In the above embodiment, the PNP transistor Q is used.
Although the case where 1 and Q2 are used as the switching elements is illustrated, it goes without saying that the present invention can be applied to the case where FETs or the like are used as the switching elements. Further, a transformer may be used instead of the choke L, that is, an inductance element that stores and releases electric energy.

【0023】[0023]

【発明の効果】以上説明したように、本発明の直流−直
流変換装置によると、急速オフ制御回路により、直流入
力をオン・オフ制御してチョークに印加するメインの第
1のスイッチング素子を、制御信号にほぼ同期して即座
にオフさせることができるから、スイッチング損失が殆
どなくなって変換効率が向上するとともに、発熱を格段
に抑制して、他の回路構成部品への悪影響をなくし、装
置全体の信頼性を向上させることができる。
As described above, according to the DC-DC converter of the present invention, the main first switching element for ON / OFF controlling the DC input by the quick OFF control circuit and applying it to the choke, Since it can be turned off immediately in synchronism with the control signal, switching loss is almost eliminated, conversion efficiency is improved, heat generation is significantly suppressed, and other circuit components are not adversely affected. The reliability of can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る直流−直流変換装置の一実施例を
示す電気回路図である。
FIG. 1 is an electric circuit diagram showing an embodiment of a DC-DC converter according to the present invention.

【図2】図1の変形例を示す電気回路図である。FIG. 2 is an electric circuit diagram showing a modified example of FIG.

【図3】(a)〜(g)は図1または図2の各部の信号
波形を示すタイミングチャートである。
3 (a) to 3 (g) are timing charts showing signal waveforms of respective parts of FIG. 1 or FIG.

【図4】同上の時間に対するメインのスイッチング素子
の温度上昇の関係を実測した特性図である。
FIG. 4 is a characteristic diagram in which the relationship between the temperature rise of the main switching element and the above time is actually measured.

【図5】同上の直流入力電圧と効率との関係を実測した
特性図である。
FIG. 5 is a characteristic diagram obtained by actually measuring the relationship between the DC input voltage and the efficiency.

【図6】従来の直流−直流変換装置の一例を示す電気回
路図である。
FIG. 6 is an electric circuit diagram showing an example of a conventional DC-DC converter.

【図7】図6のスイッチング素子の電圧と電流との波形
図である。
7 is a waveform diagram of voltage and current of the switching element of FIG.

【符号の説明】[Explanation of symbols]

Q1…第1のトランジスタ(第1のスイッチング素
子)、L…チョーク、CC…制御回路、C2…平滑コン
デンサ、D2…ダイオード、OC…急速オフ制御回路、
Q2…第2のトランジスタ(第2のスイッチング素
子)、R3,R4…抵抗体、C3…キャパシタ。
Q1 ... 1st transistor (1st switching element), L ... Choke, CC ... Control circuit, C2 ... Smoothing capacitor, D2 ... Diode, OC ... Rapid off control circuit,
Q2 ... Second transistor (second switching element), R3, R4 ... Resistor, C3 ... Capacitor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電気エネルギの蓄積および放出を行うイ
ンダクタンス素子と、直流入力をオン・オフ制御して上
記インダクタンス素子に印加する第1のスイッチング素
子と、この第1のスイッチング素子の制御極に制御信号
を印加する制御回路とを有する直流−直流変換装置にお
いて、 上記第1のスイッチング素子の直流入力側と制御極との
間に接続された第2のスイッチング素子と、上記第2の
スイッチング素子の制御極と上記第1のスイッチング素
子の出力側との間に接続されたキャパシタとを有し、上
記第1のスイッチング素子がオフし始めたとき、上記出
力側の電圧降下に応動して上記第2のスイッチング素子
の制御極に上記キャパシタの充電電流を流すことによ
り、第2のスイッチング素子をオンして上記第1のスイ
ッチング素子を急速にオフさせる急速オフ制御回路を備
えたことを特徴とする直流−直流変換装置。
1. An inductance element for storing and releasing electric energy, a first switching element for controlling on / off of a direct current input and applying it to the inductance element, and a control pole of the first switching element. A DC-DC converter having a control circuit for applying a signal, comprising: a second switching element connected between a DC input side of the first switching element and a control pole; and a second switching element of the second switching element. A capacitor connected between the control pole and the output side of the first switching element, and when the first switching element starts to turn off, in response to the voltage drop on the output side, The second switching element is turned on by flowing the charging current of the capacitor to the control electrode of the second switching element to turn on the first switching element. Rapidly DC characterized by comprising a rapid off control circuit for turning off - DC converter.
JP18644094A 1994-07-15 1994-07-15 DC-DC converter Expired - Fee Related JP3397456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18644094A JP3397456B2 (en) 1994-07-15 1994-07-15 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18644094A JP3397456B2 (en) 1994-07-15 1994-07-15 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH0833324A true JPH0833324A (en) 1996-02-02
JP3397456B2 JP3397456B2 (en) 2003-04-14

Family

ID=16188489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18644094A Expired - Fee Related JP3397456B2 (en) 1994-07-15 1994-07-15 DC-DC converter

Country Status (1)

Country Link
JP (1) JP3397456B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854562A1 (en) * 1996-12-17 1998-07-22 PAPST-MOTOREN GMBH & CO. KG Switching power supply
JP2002034236A (en) * 2000-07-18 2002-01-31 Murata Mfg Co Ltd Dc-dc converter and electronic device using it
JP2008016948A (en) * 2006-07-03 2008-01-24 Seiko Epson Corp Switching device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854562A1 (en) * 1996-12-17 1998-07-22 PAPST-MOTOREN GMBH & CO. KG Switching power supply
JP2002034236A (en) * 2000-07-18 2002-01-31 Murata Mfg Co Ltd Dc-dc converter and electronic device using it
JP2008016948A (en) * 2006-07-03 2008-01-24 Seiko Epson Corp Switching device

Also Published As

Publication number Publication date
JP3397456B2 (en) 2003-04-14

Similar Documents

Publication Publication Date Title
KR100889528B1 (en) Soft start circuit and power supply including the circuit
US9083246B2 (en) Control circuit for primary side control of switching power supply
US4758937A (en) DC-DC converter
US20180062511A1 (en) Control Method, Control Circuit and Device for Switching Circuit
US4763236A (en) DC-DC converter
JP3839737B2 (en) DC voltage conversion circuit
JPS5911420A (en) Voltage controller
KR102560435B1 (en) Switching regulator
JP3566201B2 (en) Chopper type regulator
JPH056426B2 (en)
JPH08317637A (en) Soft start circuit for switching power-supply device
JPH0833324A (en) Dc/dc converter
JP6912300B2 (en) Switching regulator
WO1990001827A1 (en) Switching regulator
JP3055121B2 (en) Chopper type DC-DC converter
JPS6327210Y2 (en)
JP6684089B2 (en) Switching power supply
JPS59110376A (en) Switching regulator
JPH047668Y2 (en)
JPH0231913Y2 (en)
JP2003284331A (en) Self-excited dc-dc converter of low frequency variation
KR820001669B1 (en) Switched-mode voltage converter
JPH08280172A (en) Dummy load circuit for switching power unit
JPH05344721A (en) Switching regulator
JPH0614533A (en) Voltage converting circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees