JPS58182201A - Resistor - Google Patents

Resistor

Info

Publication number
JPS58182201A
JPS58182201A JP57064328A JP6432882A JPS58182201A JP S58182201 A JPS58182201 A JP S58182201A JP 57064328 A JP57064328 A JP 57064328A JP 6432882 A JP6432882 A JP 6432882A JP S58182201 A JPS58182201 A JP S58182201A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
resistor
laser
silicon film
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57064328A
Other languages
Japanese (ja)
Inventor
淳 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57064328A priority Critical patent/JPS58182201A/en
Publication of JPS58182201A publication Critical patent/JPS58182201A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は抵抗体とくに多結晶シリコン膜を用いた抵抗体
に関し、高精度を必要とするAD及びDA変換器への利
用に適1〜た抵抗体を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a resistor, particularly a resistor using a polycrystalline silicon film, and provides a resistor suitable for use in AD and DA converters that require high precision. be.

AD及びDA変換、器に用いられる重み抵抗やラダー抵
抗は1.変換するビット数に対応して高い精度が必要で
ある。そのため、従来は、抵抗材料としてNi−0r等
を用いた落脱抵抗体が使われていた。
The weight resistance and ladder resistance used in AD and DA conversion devices are 1. High precision is required depending on the number of bits to be converted. Therefore, conventionally, a falling resistor using Ni-0r or the like as a resistive material has been used.

しかしながら、NiやCrは、半導体集積基板となるS
i に対して深い不純物レベルを形成することから、製
造プロセスの両立性が困難でめ−)た。
However, Ni and Cr are
Due to the formation of deep impurity levels for i, compatibility of the manufacturing process was difficult.

−万、多結晶シリコンに不純物をドーピングして配線や
抵抗として用いることは、多結晶シリコy )r” −
) M(J S等で既に利用されていた。しかし。
- Doping polycrystalline silicon with impurities and using it as wiring or resistors is a method of doping polycrystalline silicon with impurities.
) M (JS, etc. had already used it. However.

それらのオリ用は、ディジタル回路(主にメモリ)で8
9.抵抗体としての精度をあまり必要としなかった。
These original uses are digital circuits (mainly memory) with 8
9. It did not require much precision as a resistor.

本発明は、多結晶シリコンをアナログ回路の高精度抵抗
      −−提供する ものである。
The present invention provides a polycrystalline silicon high precision resistor for analog circuits.

多結晶シリコシに不純物たとえばE3oronをイオン
注入した際、ドーズ童に対して抵抗体の温度係数が負か
ら正に変化することが知られている。また、当然なこと
であるがドーズ童に対して抵抗率が低下してくることも
知らnている。これらの変化は、いずれも急激であり、
制御性が悪かった。
It is known that when an impurity such as E3oron is ion-implanted into polycrystalline silicon, the temperature coefficient of the resistor changes from negative to positive with respect to the dose. It is also known that, as a matter of course, the resistivity decreases with respect to dosing. All of these changes are rapid;
Controllability was poor.

その原因は、多MJt&シリコン中の欠陥によるもので
あるといわれている。こtを改轡する方法として、 H
2雰囲蝋中あるいはプラズマ水素雰囲気中でのア゛ニー
ルが効果的でろるζいゎnている。1たレーザーアニー
ルによる結果が期待される。事実、第1図に示すように
、ドーズ量に対する抵抗率の変化は、レーザーアニール
することによって単結晶シリコンの抵抗率変化に近づく
。更に、第2図に示すように不純物たとえはボロン(B
)のドーズ量に対する温度係数の変化が緩和される。こ
れらの実験から、零温度係数を与える多結晶シリコン膜
厚とドーズ量を決定してレーザーアニールすることが、
高精度抵抗を得為方法となる。
The cause is said to be due to multiple MJts and defects in silicon. As a way to revise this, H
Annealing in a wax atmosphere or a plasma hydrogen atmosphere is effective. Results from laser annealing are expected. In fact, as shown in FIG. 1, the change in resistivity with respect to dose approaches the change in resistivity of single crystal silicon by laser annealing. Furthermore, as shown in Figure 2, an example of an impurity is boron (B
) changes in the temperature coefficient with respect to the dose amount are moderated. From these experiments, it is possible to determine the polycrystalline silicon film thickness and dose that give a zero temperature coefficient and perform laser annealing.
A method for obtaining high precision resistors.

レーザーアニール条件は、〜多結晶シリコン膜厚に依存
するから一義的に決定できない。本発明に基づく例とし
ては、多結晶シリコン膜厚が2470人、ドーズ量j、
5 X 10  atom/c、イの場合、アルコ゛ン
レーザーを用いCWモードで13W、レーザースポット
径25μm、スキャン速度12.5 Cr1V8 eo
 。
The laser annealing conditions cannot be uniquely determined because they depend on the thickness of the polycrystalline silicon film. As an example based on the present invention, the polycrystalline silicon film thickness is 2470 mm, the dose is j,
5 X 10 atom/c, in the case of A, using an Alcon laser in CW mode at 13 W, laser spot diameter 25 μm, scan speed 12.5 Cr1V8 eo
.

\ レーザー・ビーム・オーバー・ラップ60%、基板温度
350 ’1:の場合、良好な結果を得た。
\ Good results were obtained when the laser beam overlap was 60% and the substrate temperature was 350'1:.

レーザーアニール後の多結晶シリコンは、レーザービー
ムのスポット径オ、−バTラップ率によって溶融され、
再結晶化されるから、ビームとビームとの境界には、結
晶欠陥が存在する。それゆえ、多結晶シリコンをレーザ
ーアニール後、ドライエツチング技術等によってバター
7を出して、電極形成した場合、電界が上記結晶欠陥す
なわちレーザービームがスキャンした方向と直交すると
、抵抗体として安定な値が期待できない。とくに。
After laser annealing, the polycrystalline silicon is melted by the laser beam spot diameter and T wrap rate.
Since the beams are recrystallized, crystal defects exist at the boundaries between the beams. Therefore, when polycrystalline silicon is laser annealed and then the butter 7 is extracted using dry etching technology or the like to form an electrode, if the electric field is perpendicular to the crystal defect, that is, the direction scanned by the laser beam, it will have a stable value as a resistor. I can't wait. especially.

1ooo時間程度の抵抗値の経時変化において、安定性
が侍らnない。
Stability is not maintained when the resistance value changes over time for about 100 hours.

そこで、レーザー・ビームのスキャン方向に平行に電界
が加わるようにパターン出しをして電極形成すると、前
記経時変化において抵抗値の安定性が得られる。その原
因は、前述した如く、レーザー・ビームのNなり合う多
結晶シリコン内に。
Therefore, if the electrodes are formed in a pattern so that an electric field is applied in parallel to the scanning direction of the laser beam, stability of the resistance value can be obtained during the change over time. The cause of this is, as mentioned above, in the polycrystalline silicon in which the laser beam interacts with N.

結晶欠陥が存在するためと思われる。This is probably due to the presence of crystal defects.

第3図は本発明に基づく一実施例の抵抗体を示す。FIG. 3 shows an embodiment of a resistor according to the present invention.

第4図において%1はレーザーアニールした多結晶シリ
コン膜を示す。2はAI等による電極配線を示す。3は
レーザーアニールによって生じた痕跡を示す。すなわち
、レーザービームは第3図中4で示す方向にスキャン(
走査)される。多結晶シリコン膜1の幅が、レーザービ
ーム径よりも大きい場合には、スキャンが繰返される際
のビームのオーバーラツプによって痕跡が生じる。これ
は、前述した通りである。4はレーザービームのスキャ
ン方向であり、そして、電極2に印加した電圧°によっ
て生じる電界の方向すなわち電流の流れる方向を示すう
6は絶縁膜であり、6は半導体基板を示す。
In FIG. 4, %1 indicates a laser annealed polycrystalline silicon film. 2 shows electrode wiring made of AI or the like. 3 shows traces caused by laser annealing. That is, the laser beam scans (
scanned). If the width of the polycrystalline silicon film 1 is larger than the laser beam diameter, traces will be created due to beam overlap when scanning is repeated. This is as described above. Reference numeral 4 indicates the scanning direction of the laser beam, and indicates the direction of the electric field generated by the voltage applied to the electrode 2, that is, the direction in which current flows. Reference numeral 6 indicates an insulating film, and 6 indicates the semiconductor substrate.

多結晶シリコン膜1はcvp法等によって形成される。Polycrystalline silicon film 1 is formed by the CVP method or the like.

その膜厚はシート抵抗と零温度係数を与える条件などか
ら決定する。本実施例では約2500人としている。不
純物のイオン注入も、設計者の意図によって決められる
が、この場合は。
The film thickness is determined based on sheet resistance and conditions for providing a zero temperature coefficient. In this embodiment, there are approximately 2,500 people. In this case, impurity ion implantation is also determined by the designer's intentions.

ドーパントH+、  ドーズi 1.5 X 1015
atarrv/c7  。
Dopant H+, dose i 1.5 x 1015
atarrv/c7.

注入エネルギー60 keyとしている。イオン注入後
、1000’C程度でアニールする。後にレーザーアニ
ールをするので、この熱処理は不要と考えら九るが、゛
安定性の面で熱処理を施した万がやや良好′な結果を出
した。熱処理後、直ちにレーザーアニールするか多結晶
シリコ、ン膜のパターン出しをしてからレーザーアニー
ルするかは5作業工程上有利な方法を取nば良い。レー
ザーアニールは、約26μm、cwモモ−”で約13W
、スキャン速度12.6(m/aeo 、  ビームオ
ーツ(−ラップ60%、基板温度360℃とした。多結
晶シリコン膜の〕(ターン出し及びレーザーのスキャン
方向は、前記多結晶シリコン膜1に加わる電界方向と平
行になるようにする。なお、レーザーに代えて他のエネ
ルギービームを用いてもよいことは当然である。
The implantation energy is 60 keys. After ion implantation, annealing is performed at about 1000'C. This heat treatment was thought to be unnecessary since laser annealing was performed later, but from the standpoint of stability, the results were slightly better if heat treatment was performed. After the heat treatment, any method that is advantageous in terms of the work process may be used, such as performing laser annealing immediately or patterning the polycrystalline silicon film and then performing laser annealing. Laser annealing is approximately 26μm, cw momo” and approximately 13W.
, scanning speed 12.6 (m/aeo), beam oats (-lap 60%, substrate temperature 360°C. of polycrystalline silicon film) (turning and laser scanning direction are applied to the polycrystalline silicon film 1 The beam should be parallel to the direction of the electric field.It goes without saying that other energy beams may be used in place of the laser.

第4図は、多結晶シリコン膜に対してレーザーアニール
実施の可否及びレーサービームスキャン方向と電界との
直交、平行による経時変化を測定したものである。第4
図にて、(A)はレーザーアニールなしの場合%(B)
はレーザーアニール有で電界がスキャン方向に垂直な場
合、(C1はレーザー子ニール有で電界がスキャン方向
に平行す場合の各々の経時変化を測定したものでめる。
FIG. 4 is a graph showing whether a polycrystalline silicon film can be subjected to laser annealing and changes over time depending on whether the laser beam scanning direction is perpendicular to the electric field or parallel to it. Fourth
In the figure, (A) is % without laser annealing (B)
C1 is the measured change over time when laser annealing is used and the electric field is perpendicular to the scanning direction, and C1 is when laser annealing is used and the electric field is parallel to the scanning direction.

以上の説明から明らかな童偉、多結晶シリ・ン膜ヲエネ
ルギービームにてアニールするビームスキャン方向と、
この多結晶シリコン膜をパターン出しをして電極形成し
た後の電界方向とが一致するように前記パターン及び電
極を形成することで、抵抗体の経時変化を含めた安定性
が得られる。
It is clear from the above explanation that the beam scanning direction in which the polycrystalline silicon film is annealed with an energy beam,
By patterning this polycrystalline silicon film and forming electrodes, the pattern and electrodes are formed so that the direction of the electric field matches the direction of the electric field, thereby providing stability including changes over time of the resistor.

したがって1本発明は、AD及びDA変換器に要求され
る高精度抵抗が多結晶シリコンで形成でき製造プロセス
の両立性が可能となシ、高精度の哲抗体の製造に大きく
寄与するものである。
Therefore, the present invention greatly contributes to the manufacture of high-precision resistors, since the high-precision resistors required for AD and DA converters can be formed from polycrystalline silicon, making the manufacturing process compatible. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はドーズ量に対する抵抗率の変化を示す。 図、第2図はドーズ量に対する温度係数の変化を示す図
、第3図(a)は本発明の一実施例にかかる多結晶シリ
コン抵抗体の平面図、第3図(b)は同(a)のI −
I’線断面図、第4図は多結晶シリコン抵抗体の経時変
化特性を示す図である。 1・・・・・・多結晶シリコン膜、2・旧・・電極配線
、4・・・・−・スキャン方向。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 B テ1L麿 (渚一つ 第3図
FIG. 1 shows the change in resistivity with respect to dose. 2 is a diagram showing changes in temperature coefficient with respect to dose, FIG. 3(a) is a plan view of a polycrystalline silicon resistor according to an embodiment of the present invention, and FIG. a) I −
FIG. 4, a sectional view taken along line I', is a diagram showing the temporal change characteristics of the polycrystalline silicon resistor. 1... Polycrystalline silicon film, 2... Old electrode wiring, 4... --- Scan direction. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2B

Claims (1)

【特許請求の範囲】 不純物ドーグした多結晶シリコン上をエネルギービーム
にてアニールして形成された抵抗領域と。 前記エネルギービームの定食方向と平行に電界が加わる
ように前記抵抗領域に形成された電極とを備えたことを
特徴とする抵抗体。
[Claims] A resistance region formed by annealing polycrystalline silicon doped with impurities using an energy beam. A resistor comprising: an electrode formed in the resistance region so that an electric field is applied in parallel to a fixed feeding direction of the energy beam.
JP57064328A 1982-04-16 1982-04-16 Resistor Pending JPS58182201A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57064328A JPS58182201A (en) 1982-04-16 1982-04-16 Resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57064328A JPS58182201A (en) 1982-04-16 1982-04-16 Resistor

Publications (1)

Publication Number Publication Date
JPS58182201A true JPS58182201A (en) 1983-10-25

Family

ID=13255056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57064328A Pending JPS58182201A (en) 1982-04-16 1982-04-16 Resistor

Country Status (1)

Country Link
JP (1) JPS58182201A (en)

Similar Documents

Publication Publication Date Title
US4394191A (en) Stacked polycrystalline silicon film of high and low conductivity layers
JPS6241425B2 (en)
JPS60109260A (en) Compensated polycrystalline silicon resistance element
JPH033388B2 (en)
JPS58182201A (en) Resistor
JP4222841B2 (en) Manufacturing method of semiconductor device
US6291306B1 (en) Method of improving the voltage coefficient of resistance of high polysilicon resistors
SE519628C2 (en) Manufacturing process for semiconductor component with deposition of selectively designed material, which is impervious to dopions
JPH04168763A (en) Manufacture of polysilicon resistor
JPS58225648A (en) Semiconductor device
JPS59161857A (en) Semiconductor device wiring and resistor therefor
JPS6020890B2 (en) semiconductor equipment
JPS6030112B2 (en) Transistor manufacturing method
JPS60120549A (en) Resistor for semiconductor element
JPH0322562A (en) Manufacture of semiconductor device
JPS6350857B2 (en)
JPH05102069A (en) Manufacture of semiconductor element
JPS58123737A (en) Manufacture of semiconductor device
JPS63164354A (en) Method of trimming resistor
JPS6313364A (en) Manufacture of semiconductor device
JPH09283706A (en) Semiconductor device and manufacturing method thereof
JPS57148365A (en) Semiconductor device and manufacture thereof
JPS6213818B2 (en)
JPH04215426A (en) Manufacture of semiconductor device
JPS5999757A (en) Method for adjustment of resistance value for semiconductor integrated circuit device