JPS58178739U - モノステ−ブルマルチバイブレ−タ - Google Patents
モノステ−ブルマルチバイブレ−タInfo
- Publication number
- JPS58178739U JPS58178739U JP7509782U JP7509782U JPS58178739U JP S58178739 U JPS58178739 U JP S58178739U JP 7509782 U JP7509782 U JP 7509782U JP 7509782 U JP7509782 U JP 7509782U JP S58178739 U JPS58178739 U JP S58178739U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- monostable multivibrator
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
１１図は従来のモノステーブルマルチバイブレータを示
すブロック回路図、第２図は本考案の− 。 実施例に係るブロック回路図、第３図は本考案の ′
他の実施例のブロック回路図である。 ２１・・・・・・Ｄタイプ・フリーツブフロップ、２２
・・・・・・ＡＮＤゲート、２３・曲・カウンタ、２４
・・−−−−ＯＲゲート、２５・・・・・・マルチプレ
ックス回路。
すブロック回路図、第２図は本考案の− 。 実施例に係るブロック回路図、第３図は本考案の ′
他の実施例のブロック回路図である。 ２１・・・・・・Ｄタイプ・フリーツブフロップ、２２
・・・・・・ＡＮＤゲート、２３・曲・カウンタ、２４
・・−−−−ＯＲゲート、２５・・・・・・マルチプレ
ックス回路。
Claims (2)
- （１）ＳＴＡＲＴパルスによってセットされ反転動作す
るフリップフロップと１．このフリップフロップの反転
動作時の出力とＣＬＯＣＫ信号との論理積出力を得る論
理回路と、前記５ＴＡＲＴパルスによってクリアされ前
記論理積出力を所定数カウントしてＣＡＲＲＹ信号を出
力し前記フリップフロップをリセットするカウンタとを
備えたことを特徴とするモノステーブルマルチパイブレ
ーク。 - （２）カウンタは所定ビット数をそれぞれ持つ多段カウ
ンタであって、フリップフロップをリセットするＣＡＲ
ＲＹ信号はこれら多段カウンタのそれぞれのＣＡＲＲＹ
信号の中から選択的に取出されるようにしであることを
特徴とする実用新案登録請求の範囲第１項記載のモノス
テーブルマルチバイブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7509782U JPS58178739U (ja) | 1982-05-22 | 1982-05-22 | モノステ−ブルマルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7509782U JPS58178739U (ja) | 1982-05-22 | 1982-05-22 | モノステ−ブルマルチバイブレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178739U true JPS58178739U (ja) | 1983-11-30 |
Family
ID=30084475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7509782U Pending JPS58178739U (ja) | 1982-05-22 | 1982-05-22 | モノステ−ブルマルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178739U (ja) |
-
1982
- 1982-05-22 JP JP7509782U patent/JPS58178739U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58178739U (ja) | モノステ−ブルマルチバイブレ−タ | |
| JPS5843753U (ja) | リレ−回路 | |
| JPS6136886U (ja) | 同期信号判別回路 | |
| JPS6059635U (ja) | Ｄａ変換器 | |
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS61353U (ja) | ノイズ除去回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS58132433U (ja) | バツフア回路 | |
| JPS6085474U (ja) | 垂直パルス分離回路 | |
| JPS5859239U (ja) | Ａ／ｄ変換器 | |
| JPS5893037U (ja) | スイツチ回路 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS5896651U (ja) | ラツチリレ−駆動回路 | |
| JPS58123393U (ja) | 電子式タイムスイツチ | |
| JPS606346U (ja) | 信号遅延回路 | |
| JPS60145738U (ja) | 非同期信号とパルス信号の同期回路 | |
| JPS60119137U (ja) | パルス発生器 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPS5994414U (ja) | Ｆｍ復調器 | |
| JPS5945648U (ja) | パルス幅検出回路 | |
| JPS58158540U (ja) | パルス選択回路 | |
| JPS6124860U (ja) | Ｍｆｍ信号復調装置 | |
| JPS5953455U (ja) | 表示コントロ−ラ | |
| JPS58104969U (ja) | パルス駆動回路 |