JPS5817666A - 電荷結合素子用の自己整合型ブル−ミング阻止構造及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路装置に関するものであって、更に詳細
には、電荷結合素子イメージセンサの個々の要素に対す
る自己整合型プルーミング阻止構造に関する物である。

電荷結合素子（ＣＯＤ）イメージセンサに於ける現象で
あって、飽和したセンサ要素からの過剰の信号電荷が隣
接するセンサ要素又はシフトレジスタに溢流する現象は
プルーミングとして知られている。この過剰の電荷が隣
接するシフトレジスタに溢流すると、そのような過剰電
荷は、通常、多数の画素からの信号電荷と混合して、特
に許容出来ない様なプルーミングを発生させる。この様
なタイプのプルーミングは、飽和したｌｉ索が発生する
箇所に於いて画像内に縦筋を発生させる。

この様なプルーミングを防止したり制限したりするイメ
ージセンサ内の構造はブルーミング阻止構造として知ら
れている。最も完全な形でプルーミングの防止を行なう
場合には、各センサの素子に於てブルーミング阻止構造
を設けて個々の！！素がプルーミングを行なう事が不可
能な構成とする事が必要とされる。この様な機能は要素
ブルーミング阻止と呼ばれるものであって、飽和した要
素が発生したアレイ内の縦列にブルーミンクを限定１　
　　　させる従来のより性能の劣った列プルーミング阻
止機能と区別される。従来技術に於いては要素のブルー
ミング阻止、を提案する物は見当たらない。

本発明は以上の点に鑑み成されたものであって、集積回
路に於ける改良型のブルーミング阻止構造及びその製造
方法を提供する事を目的とする。

本発明の１特徴によれば、基板に形成された電荷結合素
子用のブルーミング阻止バリヤを製造する方法を提供す
るものであって、前記基板の選定領域に第１導電型の不
純物を導入し、前記選定領域内に前記第１導電型の不純
物とは異なった拡散率を有する反対導電型の不純物を導
入し、前記基板を加熱して前記第１導電型不純物及び反
対導電型不純物を前記基板内へ拡散させるものである。

本発明の別の特徴によれば、集積回路装置に於いて、電
荷を収納すると共に選定量を越えた電荷を除去する電荷
収納領域を具備した半導体基板を有し、前記基板内に於
いて前記電荷収納領域に隣接して配設され前記選定量を
越えた電荷を通過させる事を許容する第１、導電型のバ
リヤ領域を有し、前記基板内に設けられ前記バリヤ領域
を通過した電荷を排出する為の反対導電型の電荷シンク
領域を有し、前記電荷シンク領域が前記バリヤ領域によ
って前記電荷収納領域から分離されており、前記電荷シ
ンク領域が前記基板内に於いて前記第１導電型と反対導
電型の不純物が導入されて自己整合構成を形成する領域
を具備するものである。

更に、本発明の別の特徴によれば、半導体基板内に形成
された電荷結合素子を提供す・るものであって、前記電
荷結合素子が、周辺光に応答して電荷を蓄積する光電性
手段を有し、前記充電性手段から選定した他の箇所へ電
荷を転送する転送手段を有し、前記充電性手段及び前記
転送手段の少（とも１方から不要の電荷を除去する為の
ブルーミング阻止手段を有し、前記ブルーミング阻止手
段が前記基板内に於いてＰ導電型及びＮ導電型の不純物
の両方が導入されている領域を具備するものである。

以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。第１ａ図はライン閤転送型電荷
結合素子を示した概略図である。

公知の方法によって、電荷が結像列１内に蓄積され、貯
蔵列２へ転送され、次いで出力レジスタ４によってビデ
オ出力３として供給される。第１ｂ図は第１ａ図の一部
の拡大平面図であって、本発明の要素ブルーミング阻止
構造を使用した埋設チャンネルライン間転送型電荷結合
素子を示している。図示した構造に於いては、電荷結合
素子シフトレジスタ乃至は貯蔵列１０と、転送ゲート１
４によって分離されているセンサ要素ウェル１２を有し
ている。動作に付いて説明すると、周辺光がセンサ要素
ウェル１２の表面に照射されると、その下方の基板に電
子が蓄積される。所定の期間経過優、転送ゲート１４の
電位が変化されて、蓄積された電荷をウェル１２からレ
ジスタ１０へ移動させる。次いで、レジスタ１０は蓄積
された電荷を電荷検知器へ転送するか、又は別のシフト
レジスタへ転送する。本発明の自己整合型要素ブルーミ
ング阻止構造はセンサ要素ウェル１２のレジスタ１０と
は反対側に隣接して形成されている。第１ｂｌｉｌに示
した如く、電荷シンク１６がその両側に各々配設された
ブルーミング阻止バリヤ１８ａ及び１８ｂを有している
。後述する如（、このプルーミング阻止バリヤ１８ａ及
び１８ｂは、転送ゲート１４と比べて多少低いバリヤ高
さを提供するものである。

第１Ｃ図は、第１ｂ図に示した構成によって形成される
電位バリヤと蓄積された電荷との関係を示した説明図で
ある。第１Ｃ図に示した如く、転送ゲート１４は電位バ
リヤ２０を形成し、一方ブルーミング阻止バリヤ１８ａ
及び１８ｂは、それぞれ、電位バリヤ２２ａ及び２２ｂ
を形成する。

センサ要素ウェル１２内に蓄積される電荷はＱ１２で示
してあり、一方レジスタ１０及びＬ／ジスタ１７内に集
められる電荷はＱＩＯ及びＱ１７でそれぞれ示しである
。シンク１６内の電荷はＱ１６で示しである。第１Ｃ図
に示した如く、プルーミング阻止バリヤ１８ａ及び１８
ｂはウェル１２をレジスタ１０から分離している転送ゲ
ート１４の電位高さよりも多少低い電位高さを形成すべ
く構成されている。このように、バリヤ１８ｂによって
許容される量Ｑ１２を越える電荷は全てシンク１６内に
排出され、そこから何等問題を生じる事無く流出される
。第１ｂ図に示したレジスタ１０及び１７の個々の要素
に於ける電荷のレベルは、ＣＯＤレジスタ１０及び１７
の要素を任意の個別的な光要素ウェル内に蓄積される事
の可能な最大電荷量、たとえばＱ１２、よりも大きく構
成する事によってブルーミング阻止バリヤ１８ａ及び１
８ｉの電位高さよりも低いレベルに維持させる事が可能
である。

第２図は第１ｂ図の構成の断面を拡大して示しである。

第２回に示した如く、シンク１Ｇとブルーミング阻止バ
リヤ１８ａ及び１８ｂは７４　仮２５内へ導入した不純
物領域によって形成されている。

シンク１６は高度にドープしたＮ導電型領域を有してお
り、好適実施例に於いては、この領域はシリコン基板２
５内へ砒素イオンを注入する事によって形成する。ブル
ーミング阻止バリヤ１８ａ及び１８ｂは各々単一のＰ導
電型領域１８で形成されており、これは基板２５内ヘボ
ロンをイオン注入する事によって形成される。ボロンイ
オン及び砒素イオンの両方ともホトレジスト層３０に設
けた開口２８を介して導入される。不純物ドーパントの
ドーズ量及びその結果得られる濃度分布は後に第４図及
び第５図を審照して説明する。シンク１６とブルーミン
グ阻止バリヤ１８とを製造する結果として有用な光応答
性に関し失われるシリコン基板２５の体積は、ドープ領
域１６及び１８自身の体積よりも小さい。電荷結合素子
製造技術に於いて公知の如く、二酸化シリコン層４０と
その上に積層される窒化シリコン層４２とを、ホトレジ
スト層３０を形成する前にシリコン２５の表面上に形成
することが可能である。第３ａ図は、公知のフレーム転
送型電荷結合素子を示している。

図示した如く、電荷は結像区域５内に蓄積され、次いで
逐次的に貯蔵区域６へ転送され、且つ出力レジスタ４を
介してビデオ出力端子３へ供給される。フレーム転送型
装置の充電性結像区域に適応した場合の本発明の自己整
合型要素プルーミング阻止構造の斜視図を第３ｂ図に示
してあり、ゲート電極４８，４９．５０が所定箇所に配
設されている。第３ｂ図に示した構造を有する自己整合
型要素プルーミング阻止部分は第２図に関して説明した
のと同様の方法で製造する事が可能である。

その他の部分は公知のＣＯＤ製造技術を使用して製造す
る事が可能である。これらの製造工程に付いて以下説明
する。

第３ｂ図に示した構造は、第３Ｃ図に示した電位分布を
発生させる。Ｎ導電型線状８１ｉ１６を外部的に接触さ
せる事によって、隣接するＰ導電型領域１８内のバリヤ
高さを隣接しクロック動作されるバリヤの高さよりも低
く調節する事が可能である。第２図に関して説明した如
く、この様な構成とする事によりレジスタの飽和レベル
を越える信号電荷はＮ導電型線状部へ溢流する事となる
。所望のプルーミング阻止バリヤ電位を得るのに必要な
最小幅はＮ導電型線状部１６とＰ導電型バリヤ１８との
間の接合のブレークダウン電圧によって決定される。最
初に、所定の箇所に設けられたホトレジストの注入用窓
を介して基板内に３×１０イオン数、／ＣＩ’のオーダ
ーの砒素イオンのドーズ量をイオン注入させる。この砒
素ドーパントは、第３ｂ図に示した如く一連のシンク領
域１６を形成する。次いで、２×１０°イオン数／ｃ−
２のオーダーのポロンイオンのドーズ量でもって、しか
もホトレジストマスクの同一の注入用窓を使用して砒素
をドープさせた領域内にイオン注入させる。

ホトレジストを除去し、高温度でもって注入物を基板内
に拡散させる。この場合の適切な手法としては、６０分
乃至２４０分の閤１１００℃の程度の温度状態を保持す
る。１１００℃の濃度に於いてはシリコン内に於けるボ
ロンの拡散の方が砒素の拡散よりも約２．５倍早いもの
であるから、砒素１６の分布は比較的小さいままである
が、一方ボロンは外方へ約１ＰＭ拡散して、第２図及び
第３ｂ図に示した如く、プルーミング阻止バリヤ１８及
び３５を形成する。第３ｂ図に示した実施例に於いては
、基板２５は、シリコン基板が１０　原子数／Ｃ−３の
濃度へＮ導電型不純物でドープされている一連のレジス
タ４５，４６．４７を有している。砒素イオン及びポロ
ンイオンの両方をイオン注入した後に拡散時間の長さを
変化させる事によってＰ導電型バリヤ領域１８の幅を調
節する事が可能である。

２００分間の拡散時間に対してはＰ導電型バリヤは約”
Ｉ−の幅を有する。勿論、ポロンの注入エネルギを増加
してポロンイオンの横方向散乱を起こさせて拡散時間を
短縮させる事が可能である。

従来の電荷結合素子製造技術を使用して第３ｂ図に示し
た構造を完成させる事が可能である。プルーミング阻止
バリヤ及びシンクを拡散形成した後に、埋設チャンネル
４５及び４６をイオン注入で形成する。次いで、一連の
ポリシリコン電極５０．５１等を二酸化シリコン３７で
離隔されてい麺 る窒化シリコン４２の表面に渡って形成させる。

２相電荷結合素子の場合には、交互の電極対を第１相ク
ロツク信号に接続させ、一方他の電極４９及び５０を反
対のクロック信号に接続させる。その結果得られる構造
は、拡散形成された一対の横方向Ｐ導電型バリヤ１８及
び３５によって隣接するレジスタから分離した高度にド
ープしたＮ導電型レジスタを有する物である。

第４図は、第２図及び第３ｂ図に示した要素プルーミン
グ阻止バリヤに於ける不純物分布の予測値を基板２５の
深さの関数として表したものである。図示した分布は、
６×１０＋１イオン数／　ＣＩ”の砒素注入及び２Ｘ１
０”イオン数１０■２のボロン注入に対するものであっ
て、１１００’Ｃの濃度に於いて４５分間拡散させたも
のを示しである。

第５図は、ホトレジストマスクに於ける注入用窓の端部
からの横方向距離の関数とし要素プルーミング阻止バリ
ヤの不純物濃度を示したものである。この場合の端部と
は、例えば、第２図に於けるホトレジスト３０の端部を
意味するものである。

第５因は、３Ｘ１０”原子数／ＣＩ”の砒素注入及び１
．５Ｘ　１０　’原子数／ｃ−２のポロン注入の場合に
ついて示しである。

第６図乃至第９図は、上述したものに付加して本発明の
自己整合型要素プルーミング阻止バリヤを適用した他の
場合に付いて示しである。第６ａ図は本発明のプルーミ
ング阻止バリヤを４相電荷結合素子に適用した場合を示
しである。しかしながら、図示したものは、更に、３相
電化結合素子に適用する事も可能である。第６ａ図に示
した如く、４相電荷結合素子は互いにオーバーラツプす
るが電気的に分離されたポリシリコン電極６０゜６１．
６２．６３を有している。各電極は４相クロツク信号の
１相に接続されている。図示した様な場合の装置に於い
ては、蓄積された電荷のパケットが、基本的に高クロッ
ク電圧によって決定される１電位でチャンネル６５に沿
って前進する。

ここに於て考えられる好適な動作モードに於いては、任
意の時間に於いて２つ又は３つの相のどちらかが同時に
高となるものである。従って、各クロックサイクルが活
性状態にある期間中にチャンネルに沿った全ての点に於
いてブルーミング阻止バリヤが１電位に固定され得るも
のである。第６ｂ図及び第６Ｃ図に示した如く、２つの
隣接する電極がクロック動作されて高状態になった場合
にチャンネルからの過剰電荷がバリヤ６６及び６７をオ
ーバーフローしてシンクロ８及び６９内に流出する。こ
の様なプロセスによって、本構成体の飽和電荷が決定さ
れる。

第７ａ図、第７ｂ図、第７Ｃ図は、本発明の要素ブルー
ミング阻止構造を２相電荷結合素子に適用した場合を示
しである。第７ａ図に於いて、電極７０及び７１がφ１
クロック信号に接続されており、電極７２及び７３がφ
２クロック信号に接続されている。シンク及びブルーミ
ング阻止バリヤを構成する砒素及びボロン注入物は７４
及び７５で夫々示しである。チャンネルを横断するバリ
ヤにはハツチングを付してあり、それぞれ、７６及び７
７で示しである。２相電荷結合素子に於いては内蔵型バ
リヤである為に、チャンネルに沿って電荷パケットを前
進させる為には各電位の井戸の底部を周期的なバリヤよ
りも高く持ち上げられねばならない。両方のクロック信
号が各サイクルに於ける少くとも極めて短時間の間開時
的に低状態にある様な非重畳型モードでクロックが動作
される場合には、要素プルニミング阻止技術は２相ＣＣ
Ｄに於いて好適に実施する事が可能である。

この様な短時間の間に、即ち数１０ナノ秒の時間に於け
るプルーミング阻止バリヤの動作を第７ｂ図及び第７Ｃ
図に示しである。

第８ａ図及び第８ｂ図は、本発明の要素ブルーミング阻
止バリヤをライン間転送型テレビジョンタイプ電荷結合
素子アレイに適用した場合を示しである。この適用場面
に於いては、ブルーミンク阻止バリヤは光電要素部分に
のみ設けられており、ＣＯＤレジスタ部分には設けられ
ていない。第８ａ図に示した如く、ライン間転送装置の
セルは光電要素バリヤ８０と、光電要素８２の一側部に
沿って設けられたチャンネルストップと、ＣＯＤレジス
タに直交して設けられたチャンネルストップ８３及び８
４とを有している。プルーミング阻止バリヤ８５とＮ導
電型シンク８６とが光電要素８２をチャンネルストップ
８１から分離させている。

動作に付いて説明すると、光電要素８２内に電荷が蓄積
され、次いで所定の間隔でＣＯＤレジスタ８７へ転送さ
れる。第８ｂ図に示した如（、ライン間転送装置に於け
るプルーミング阻止バリヤの好適動作モードに於いては
、操作サイクルの大部分に於いて光ゲート８９が低状態
にバイアスされている事である。このモードに於いて、
過剰電荷がバリヤ８５を越えてシンク８６へ流れる。こ
の場合の電荷は、光電要素バリヤ８０によってＣＯＤレ
ジスタ８７へ流れ込む事が阻止される。この場合の装置
は、第３ａ図及び第３ｂ図に関連して説明した２相の場
合の装置と同様の動作を行なう。

第９ａ図及び第９ｂ図に示した物は、ラインごとのタイ
プの二次元画像装置に於いて使用されるような１−１／
２相電荷結合素子へ本発明の要素ブルーミング阻止構造
を適用した場合を示している。１−１／２相ＣＣＤレジ
スタは２相レジスタと同一の構成であるが、クロック信
号の与え方が興なっている。１−１／２相ＣＣＤレジス
タに於いては、２倍の振幅を有する単一のクロックが使
用される。振幅が高いので、バリヤ変調を減少させて電
荷が隣接するシンクからレジスタへ逆流する事を防止せ
ねばならない。第９ａ図に示した如く、一連の電極９０
，９１．９２．９３がチャンネル９４上に配設されてい
る。これらの電極は所望電位、典型的には６ボルト程度
の電位に接続されている。電極９５及び９６は同一のチ
ャンネルに沿って配設されており、且つ図示した如く、
信号φＴに接続されている。前に説明したのと同様に、
プルーミング阻止バリヤ９７及びシンク９８がチャンネ
ル９４に隣接して設けられている。

第９ｂ図は、電荷パケットがチャンネル９４に沿って転
送される場合のプルーミング阻止バリヤの動作を示した
物である。プルーミング阻止バリヤは、直流電圧ＶＴに
よって所定の＾さになる様に構成されている。この様な
狭いチャンネルの場合に於ける本質的な特性として、ク
ロックのバイアス状態に応じてクロック相φ丁に於いて
バリヤが高すぎるか又は低すぎるかの何れかである。そ
の結果、クロックφ丁が低である場合には何時でも所望
のブルーミング阻止バリヤ機能が得られる。

本発明のプルーミング阻止バリヤは他のタイプの電荷結
合素子にも適用可能な物である。例えば、ホトダイオー
ド検知要素を有するタイプに於いては、ゲート電極で表
面電増を制御すると言う事は実際的ではない。しかしな
がら、本発明はこの様な狭いバリヤ、すなわち１ｊ１１
より小さなオーダーの物をも可能とし、従ってバリヤ領
域の電位は隣接領域の電位、すなわちＮ導電型シンク及
びホトダイオードのリセット電位によって簡単に制御す
る事が可能である。このプルーミング阻止バリヤは、又
、その他の信号処理装置に適用可能な物である。以上説
明した如く、本発明の自己整合型要素プルーミング阻止
構造は従来技術の物と比べ幾つかの重要な利点を有する
物である。例えば、光電要素ウェルとプルーミング阻止
構造とを結合した物は要素プルーミング阻止構成を使用
しない電荷結合素子と比べて何等寸法を増加するもので
はない。更に、本発明の要素プルーミング阻止構造は電
荷結合素子の製造に於いて何等処理工程を複雑化するも
のではない。

以上、本発明の具体的構成に付いて詳細に説明したが、
本発明はこれら具体例に限定されるべき物ではなく、本
発明の技術的範囲を逸脱する事無しに種々の変形が可能
である事は勿論である。

【図面の簡単な説明】

第１ａ図はライン間転送ＣＯＤを示した概略図、第１ｂ
図は自己整合型要素プルーミング阻止構造を使用して製
造したライン間転送型電荷結合画像装置の一部を示した
平面図、第１ｃｌは第１ｂ図の構造によって形成される
電位の井戸を示した説明図、第２図は第１ｂ図に示した
構造の一部を示した拡大断面図、第３ａ図はフレーム転
送電荷結合素子を示した概略図、第３ｂ図は要素プルー
ミング阻止構造を使用したフレーム転送型電荷結合二次
元画像装置を示した斜視図、第３Ｃ図は第３ｂ図に於け
る構造によって形成される電位の井戸を示した説明図、
第４図は第２図に示した構造に関しシリコン基板に於け
る深さの関数として典型的なＮ導電型不純物及びＰ導電
型不純物の濃度を示したグラフ図、第５図は注入用マス
クの端部からの横方向距離に関してＰ導電型及びＮ導電
型不純物の濃度の関係を示したグラフ図、第６ａ図は４
相電荷結合二次元−像装置の一部を示した平面図、第６
ｂ図は第６ａ図の断面に於いて形成される電位の井戸を
示した説明図、第６Ｃ図は第６ａ図に於ける別の断面に
於いて形成される電位の井戸を示した説明図、第７ａ図
は２相電荷結合素子の一部を示した平面図、第７ｂ図は
第７ａ図に於ける構成の第１の断面に於いて形成される
電位の井戸を示した説明図、第７Ｃ図は第７ａ図に示し
た構成の第２の断面に於いて形成される電位の井戸を示
した説明図、第８ａ図はうイン閏転送型電荷結合素子の
一部を示した平面図、第８ｂ図は第８ａ図の構造によっ
て形成される電位の井戸を示した説明図、第９ａ図は１
−１／２相電荷結合素子の一部を示した平面図、第９ｂ
図は第９ａ図に示した構造によって形成される電位の井
戸を示した説明図である。 （符号の説明） １６：　シンク １８ａ　、　１８ｂ　：　　プルーミング阻止バリヤ２
５：　　ｍｌ板 ２８：　　１１１口 ３０：　ホトレジスト層 ４０：　二酸化シリコン層 ４２：　窒化シリコン層 特許出願人　　　　　フェアチアイルド　カメラアンド
　インストルメント コーポレーション ＦＩＧ、４ ＦＩＧ、５ 横方向距離（）ｌｆｆｌ） ＦＩＧ・９ａ　　　　　　　　　ＦＩＧ、　９ｂ−転 手続補正書 昭和５７年　８月１１日 特許庁長官　　若　杉　和　夫　　殿 １、事件の表示　　　昭和５７年　特　許　願　第　１
１８７０５　　号３、補正をする者 事件との関係　　　特許出願人 コーポレーション ４、代理人 ５、補正命令の日付　　自　　発 ６、補正により増加する発明の数　　な　　し７、補正
の対象　　　　委　任　状、　図　面８、補正の内容　
　　　別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、集積回路装置に於いて、電荷を収納すると共に選定
   量を越えた電荷を除去する電荷収納領域を具備した半導
   体基板を有し、前記電荷収納領域に隣接して前記基板内
   に設けられ前記選定量を越えた電荷を通過する事を許容
   する第１導電型のバリヤ領域を有し、前記バリヤ領域を
   通過する電荷を排出させる為に前記基板内に設けられた
   反対導電型の電荷シンク領域を有し、前記電荷シンク領
   域は前記バリヤ領域によって前記電荷収納領域から分離
   されており、前記電荷シンク領域は前記基板内に於いて
   第１導電型と反対導電型の両方が導入されて自己整合型
   構造を形成している領域を具備している事を特徴とする
   装−０ ２、上記第１項に於いて、前記第１導電型及び前記反対
   導電型が前記基板内に於いて興なった拡散率を有してい
   る事を特徴とする装置。 ３、上記第１項又は第２項に於いて、前記第１導電型が
   Ｐ導電型であり、且つ前記反対導電型がＮ導電型である
   事を特徴とする装置。 ４、上記第３項に於いて、前記Ｐ導電型がボロンである
   事を特徴とする装置。 ５、上記第３項又は第４項に於いて、前記Ｎ導電型が砒
   素である事を特徴とする装置。 ６］上記第１項乃至第５項の内の何れか１］ｊＩに於い
   て、前記電荷収納領域が電荷結合素子に於ける検知素子
   を有する事を特徴とする装置。 ７、上記第６項に於いて、前記検知素子内に入射光に応
   答して電荷が蓄積される事を特徴とする装置。 ８、上記第１項乃至第７項の内の何れか１項に於いて、
   前記電荷収納領域が電荷結合素子に於ける電極の下方に
   シフトレジスタ領域を有する事を特徴とする装置。 ９、上記第８項に於いて、複数個のシフトレジスタ領域
   が連続的に配列されている事を特徴とする装置。 １０．上記第９項に於いて、前記バリヤ領域が前記複数
   個のシフトレジスタ領域の端部に沿って配設されている
   事を特徴とする装置。 １１、半導体基板内に形成された電荷結合素子に於いて
   、周辺光に応答して電荷を蓄積する光電性手段を有し、
   前記光電性手段から他の選定位置へ電荷を転送する転送
   手段を有し、前記光電性手段及び前記転送手段の少（と
   も一方から不要の電荷を除去する為のプルーミング阻止
   手段を有し、前記ブルーミンク阻止手段が前記基板内に
   於いてＰ導電型及びＮ導電型の両方の不純物が導入され
   ている領域を具備している事を特徴とする電荷結合素子
   。 １２、上記第１１項に於いて、前記Ｐ全不純物がＮ型不
   純物よりも前記基板内に於いて実質的に大きな拡散率を
   持った物質を有している事を特徴とする電荷結合素子。 　　□ １３、上記第１１項又は第１２項に於いて、前記Ｐ全不
   純物がボロンを有し、前記Ｎ型不純物が砒素を有する事
   を特徴とする電荷結合素子。 １４、上記第１１１ｉ乃至は第１３項の内の何れか１項
   に於いて、前記基板がシリコンを有する事を特徴とする
   電荷結合素子。 １５、上記第１１項乃至第１４項の内の何れか１項に於
   いて、前記転送手段が電荷結合素子レジスタと制御可能
   なバリヤ手段とを有し、前記バリヤ手段が前記レジスタ
   を前記光電性手段から分離している事を特徴とする電荷
   結合素子。 １６、上記第１５項に於いて、前記制御可能なバリヤ手
   段が前記基板の上に積層された電極を有する事を特徴と
   する電荷結合素子。 １７、基板内に形成された電荷結合素子用のプルーミン
   グ阻止バリヤを製造する方法に於いて、前記基板の選定
   領域に第１導電型の不純物を導入し、前記選定領域内に
   前記第１導電型の不純物とは異なった拡散率を有する反
   対導電型の不純物を導入し、前記５ｔｉｒ）加熱して前
   記第１１電型及び反対導電型の不純物を前記基板内に拡
   散させる事を特徴とする方法。 １８、上記第１７項に於いて、前記第１導電型がＰ導電
   型であり、前記反対導電型がＮ導電型である事を特徴と
   する方法。 １９、上記第１８項に於いて、前記Ｐ導電型不純物がポ
   ロンを有する事を特徴とする方法。 ２０、上記第１８１１又は第１９項に於いて、前記Ｎｌ
   電型不純物が砒素を有する事を特徴とする方法。 ２１、上記第１７項乃至第２０項の内の何れか１項に於
   いて、前記基板を加熱する工程が前記基板を少くとも１
   ０００℃に加熱する事を特徴とする方法。 ２２、上記第２１項に於いて、前記基板がシリコンを有
   しており、前記基板は少くとも１００分間加熱される事
   を特徴とする方法。 ２３、上記第１７項乃至第２２項の内の何れか１１１に
   於いて、前記第１導電型の不純物を導入する工程と反対
   導電型の不純物を導入する工程の前に、前記選定領域上
   のマスク層に開口を画定する工程を実施する事を特徴と
   する方法。 ２４、上記第２３項に於いて、前記第１導電型の不純物
   と反対導電型の不純物を導入する工程が、第１導電型の
   不純物と反対導電型の不純物をイオン注入する事によっ
   て行なう事を特徴とする方法。 ２５、上記第２３項に於いて、前記第１導電型の不純物
   と反対導電型の不純物とを導入する工程を不純物源から
   前記基板をドープする事によって行なう事を特徴とする
   方法。 ２６、上記第２５項に於いて、前記不純物源が被覆され
   ドープされている層を有する事を特徴とする方法。 ２１、上記第２５項に於いて、前記不純物源が蒸気を有
   する事を特徴とする方法。