JPS58170042A - ダイオードのバイアス接続を形成する方法 - Google Patents
ダイオードのバイアス接続を形成する方法Info
- Publication number
- JPS58170042A JPS58170042A JP58047787A JP4778783A JPS58170042A JP S58170042 A JPS58170042 A JP S58170042A JP 58047787 A JP58047787 A JP 58047787A JP 4778783 A JP4778783 A JP 4778783A JP S58170042 A JPS58170042 A JP S58170042A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- layer
- module
- metal
- dielectric ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、極超短波ダイオードを蝦付けて予４ａ１ｉ１
合されるモジュールを構成する方法に係わ９、その際ケ
ースは中にダイオードが封入される寸法とされる。本発
明によるような取付けは、アバランシェダイオード、ガ
ンダイオード、ショットキーダイオード、及びバラクタ
や可変容量ダイオードなどの他のダイオードに適する。
合されるモジュールを構成する方法に係わ９、その際ケ
ースは中にダイオードが封入される寸法とされる。本発
明によるような取付けは、アバランシェダイオード、ガ
ンダイオード、ショットキーダイオード、及びバラクタ
や可変容量ダイオードなどの他のダイオードに適する。
本発明は、ダイオ４−ドをケース内に封入して予備整合
されるモジュールを、即ち封入されたダイオードの低い
インピーダンスが通常空気でめる胸囲媒体の＾いインピ
ーダンスに整合され得るモジュールを構成することを目
的とする。密剤ケースＬ薄製の誘電リングを用いて構成
され、その際石英が、寄生容量を低減するので特にｊｌ
轟であシ、また寄生インダクタンスを最小にするには擬
似ビームリード製の接続が特に適している。ビームリー
ドの形状はまた寄生容量をも低減する。
されるモジュールを、即ち封入されたダイオードの低い
インピーダンスが通常空気でめる胸囲媒体の＾いインピ
ーダンスに整合され得るモジュールを構成することを目
的とする。密剤ケースＬ薄製の誘電リングを用いて構成
され、その際石英が、寄生容量を低減するので特にｊｌ
轟であシ、また寄生インダクタンスを最小にするには擬
似ビームリード製の接続が特に適している。ビームリー
ドの形状はまた寄生容量をも低減する。
ダイオード自体を囲む領域へと放射するべ自ダイオード
においては、例えば’９４ ＧＨｚ帯の極超短波とのイ
ンピーダンス整合が必要である。この整合は、特別のケ
ースを用いることによって達成され得ることから放射状
であることが特に有利である。半導体チップ即ちここで
はダイオードのレベルにおいて骸テップ乃至ダイオード
の示すインピーダンスはＲ＋ｊＸ型であり、ことでＲは
ダイオードの抵抗の東部を、Ｘは販抵抗の虚Ｓ會懺わし
、またｊは定義によってｊｓ１＝−１であり、虚数単位
を表わしている。Ｒは、アバランシェダイオードまた祉
ガンダイオードについて社員であり、ショットキーダイ
オードまた紘その他の種類のダイオードについては正で
ある。第１ｗＩＪＫよって、ダイオードをケース内に封
入する上でのインピーダンス整合の重！！性がより良く
理解されよう。
においては、例えば’９４ ＧＨｚ帯の極超短波とのイ
ンピーダンス整合が必要である。この整合は、特別のケ
ースを用いることによって達成され得ることから放射状
であることが特に有利である。半導体チップ即ちここで
はダイオードのレベルにおいて骸テップ乃至ダイオード
の示すインピーダンスはＲ＋ｊＸ型であり、ことでＲは
ダイオードの抵抗の東部を、Ｘは販抵抗の虚Ｓ會懺わし
、またｊは定義によってｊｓ１＝−１であり、虚数単位
を表わしている。Ｒは、アバランシェダイオードまた祉
ガンダイオードについて社員であり、ショットキーダイ
オードまた紘その他の種類のダイオードについては正で
ある。第１ｗＩＪＫよって、ダイオードをケース内に封
入する上でのインピーダンス整合の重！！性がより良く
理解されよう。
第１図のＡはダイオ−ｒでＴｏシ、このダイオードにお
いて半導体チップは金属ペースに溶接され、かつ上方接
続を含んでいる。１２１ｉ はダイオードＡが溶接され
ている金属突起の直径であシ、グ、は基−の直径で、即
ちキャビティの内径でもあシ、Ｂは上方接続を基部から
隔てる距離、Ｃはダイオードの厚み、乃至は上方接続を
チップが＃！接されている突起から隔てる距離である。
いて半導体チップは金属ペースに溶接され、かつ上方接
続を含んでいる。１２１ｉ はダイオードＡが溶接され
ている金属突起の直径であシ、グ、は基−の直径で、即
ちキャビティの内径でもあシ、Ｂは上方接続を基部から
隔てる距離、Ｃはダイオードの厚み、乃至は上方接続を
チップが＃！接されている突起から隔てる距離である。
ダイオードチップは所与の誘電率を有する１１ｍ！ＩＩ
の誘電体によって、あるいは同一の平均誘電率を提示す
る、異なる誘電率の複数種の誘電体によって囲繞されて
いる。場合によっては、チップを囲む誘電体は空気か、
めるいは樹脂状Ｑ絶縁物である。グイオ−ド周囲の領域
のインピーダンスが周辺に関して値Ｒｅ＋ ｊＸ・を有
する時、半導体デノ櫂イスのインピーダンスが整合され
るような、即ち Ｒ６ロｋｌＲ及びＸ、 ！ ｋ、Ｘ とガるような９６１ 、ｊ’＠ 、Ｂ ｓ ＣＯ値が九
だ一組□存在することが証明され得る。
の誘電体によって、あるいは同一の平均誘電率を提示す
る、異なる誘電率の複数種の誘電体によって囲繞されて
いる。場合によっては、チップを囲む誘電体は空気か、
めるいは樹脂状Ｑ絶縁物である。グイオ−ド周囲の領域
のインピーダンスが周辺に関して値Ｒｅ＋ ｊＸ・を有
する時、半導体デノ櫂イスのインピーダンスが整合され
るような、即ち Ｒ６ロｋｌＲ及びＸ、 ！ ｋ、Ｘ とガるような９６１ 、ｊ’＠ 、Ｂ ｓ ＣＯ値が九
だ一組□存在することが証明され得る。
しかし実際には、ｋＩＲ及びに、 Ｘ’はＲｏ及びＸ。
に十分近似であ多さえすればよく−１なぜならその場合
には取付は基台における゛通常の機械的同調が非常に１
！島となるからであシ、これが本発明において整合とせ
ずに予備整合と称する理由である。
には取付は基台における゛通常の機械的同調が非常に１
！島となるからであシ、これが本発明において整合とせ
ずに予備整合と称する理由である。
°このようなインピーダンス変成は、キャビティを着し
く単純化するので特にア／櫂うンシエダイオードに関し
て非常に有利であｐ゛、単純化の例を示１ すな
ら上方の電−は良だ１本の細い線によって゛パイアズを
掛けられ得る。更に第２図に示すように、バイアス電流
Ｉｔたは周囲温度Ｔのような他の変数の関数としての発
生電力曲線は、ヒステリシス乃至鉤形（ａ’ｎａｇｓ）
を伴うことなく非常に滑らかである。即ち第２図におい
て、曲線ｌはインピーダンス整合無しにケース内に封入
され九ダイオードの電力曲線を表わしておシ、″この曲
曽紘規則的に変化せずに偏移を示し、しかもこの偏移は
ケースに依ってダイオード毎に異なる。これに対し、非
常に規則的に変化する曲ＩＩ２は、インピーダンス整合
を伴ってケース内に適正に封入され九ダイオードに対応
している。
く単純化するので特にア／櫂うンシエダイオードに関し
て非常に有利であｐ゛、単純化の例を示１ すな
ら上方の電−は良だ１本の細い線によって゛パイアズを
掛けられ得る。更に第２図に示すように、バイアス電流
Ｉｔたは周囲温度Ｔのような他の変数の関数としての発
生電力曲線は、ヒステリシス乃至鉤形（ａ’ｎａｇｓ）
を伴うことなく非常に滑らかである。即ち第２図におい
て、曲線ｌはインピーダンス整合無しにケース内に封入
され九ダイオードの電力曲線を表わしておシ、″この曲
曽紘規則的に変化せずに偏移を示し、しかもこの偏移は
ケースに依ってダイオード毎に異なる。これに対し、非
常に規則的に変化する曲ＩＩ２は、インピーダンス整合
を伴ってケース内に適正に封入され九ダイオードに対応
している。
このことから、特に１００ ＧＨｚ に近いような周波
数が問題である場合、ダイオードチップがキャビティを
構成するケース内に適正に職付けられかつ封入されるこ
との重ｌＩ！に′Ｆｉ明らかであ夛、仁のような取付は
及゛び封入は好ましくは、工業生産て実現される。
□ 本発明は集合的に形成されたダイオードチップを、得ら
れる放射状のインピーダンス変成によって所期の目的が
、即ち容晶なｌｌ１４１１１と順調な動作とが達成され
るような接！ＩＫよってケース内ＫＩＩｔ付ける方法を
開示する。この率付けはケースへの、１形金属Ｏ形ＩＩ
Ｏ内部接続とダイオードチップを囲繞する石英リングと
によって実現され、上記接続は星形を形成する金属スト
リップが平板でなく湾−している九めに擬似ビームリー
ドと呼ばれ、組合わされ九屋形彫成部分紘１形の中心部
において角錐台を形成し、を九上記のリングは１２０建
クロンよｐも少な＾厚１、みを有す、る。半導体チップ
をビームリードと呼ばれる金属リードを用いて接続す、
る方法はそれ自体公知であるが、その際ビームは通常平
板でＴｏシ、このような真正のビームリードの場合チッ
プの上方接続とチップが取付けられているベースとの閾
において寄生容量効果が生起される。ベースの自由表面
に平行でなく、−表面から離れている湾幽されたビーム
と厚み１２０ミクロン以下の石英り／ダとによって、ダ
イオードはその外部環境とインピーダンスにおいて整合
され乃至十分に整合され、またこのダイオードの、バイ
アス・電流を九は周囲温度のような他のノ耐ラメ〜りの
関数としての電力曲線は非常に滑らかで鉤形を伴ねない
。更に午のよ、うな取付は方法によって周波数は・７−
′を熱竺着によ″密封する前にチップに軽度の化学的エ
ツチングを施すことにより調整されることが可能となる
。
数が問題である場合、ダイオードチップがキャビティを
構成するケース内に適正に職付けられかつ封入されるこ
との重ｌＩ！に′Ｆｉ明らかであ夛、仁のような取付は
及゛び封入は好ましくは、工業生産て実現される。
□ 本発明は集合的に形成されたダイオードチップを、得ら
れる放射状のインピーダンス変成によって所期の目的が
、即ち容晶なｌｌ１４１１１と順調な動作とが達成され
るような接！ＩＫよってケース内ＫＩＩｔ付ける方法を
開示する。この率付けはケースへの、１形金属Ｏ形ＩＩ
Ｏ内部接続とダイオードチップを囲繞する石英リングと
によって実現され、上記接続は星形を形成する金属スト
リップが平板でなく湾−している九めに擬似ビームリー
ドと呼ばれ、組合わされ九屋形彫成部分紘１形の中心部
において角錐台を形成し、を九上記のリングは１２０建
クロンよｐも少な＾厚１、みを有す、る。半導体チップ
をビームリードと呼ばれる金属リードを用いて接続す、
る方法はそれ自体公知であるが、その際ビームは通常平
板でＴｏシ、このような真正のビームリードの場合チッ
プの上方接続とチップが取付けられているベースとの閾
において寄生容量効果が生起される。ベースの自由表面
に平行でなく、−表面から離れている湾幽されたビーム
と厚み１２０ミクロン以下の石英り／ダとによって、ダ
イオードはその外部環境とインピーダンスにおいて整合
され乃至十分に整合され、またこのダイオードの、バイ
アス・電流を九は周囲温度のような他のノ耐ラメ〜りの
関数としての電力曲線は非常に滑らかで鉤形を伴ねない
。更に午のよ、うな取付は方法によって周波数は・７−
′を熱竺着によ″密封する前にチップに軽度の化学的エ
ツチングを施すことにより調整されることが可能となる
。
ぺ
より正確には、本発明は金属ベースによって構成される
ケース内部に固定され九ダイオードチップ、誘電リング
及び金属カバーを含む、予備整合このモジュールにおい
て上記ベースはダイオードの第一の接続を構成し、第二
の接続は予め花冠状に□成形された、平板でない１彫金
属によって構成さ゛れ、この屋形金属のアーム端部は誘
電リングの面上に位置して密封キャップと接触状態にあ
シ、ま丸鉄屋形金属の中心部はダイオードチップと接触
しておｐ、上記アームの曲線的な形状はこの第二の接続
とペースとの間における寄生インダタタンス及び寄生容
量を低減する。
ケース内部に固定され九ダイオードチップ、誘電リング
及び金属カバーを含む、予備整合このモジュールにおい
て上記ベースはダイオードの第一の接続を構成し、第二
の接続は予め花冠状に□成形された、平板でない１彫金
属によって構成さ゛れ、この屋形金属のアーム端部は誘
電リングの面上に位置して密封キャップと接触状態にあ
シ、ま丸鉄屋形金属の中心部はダイオードチップと接触
しておｐ、上記アームの曲線的な形状はこの第二の接続
とペースとの間における寄生インダタタンス及び寄生容
量を低減する。
本発明を、添付Ｉａ爾に係わる適用異体例によって以下
に詳述する。
に詳述する。
ダイオードをその密封ケースとインピーダンス整合する
仁との利点を示す第１図及び第２１１に関して概説し九
基本的な通論に基づき、第３図に先行技術の一適用例を
示す。
仁との利点を示す第１図及び第２１１に関して概説し九
基本的な通論に基づき、第３図に先行技術の一適用例を
示す。
本明細書に述べるようなインピーダンス差金問題へのア
プローチは本願出願人によって既になされて自ておシ、
特に本出願人は１９７６年４月１６日付で７２ンス特許
出麗第７６ １１４４２号を、壕九１９７８年３月１７
日付で７ランス特許出願第（、パ・ ７８ ０７８００４を出−し丸、これら０ＩＩＩｆ許出
願では取付は方法について述べであるが実際のところそ
れらの方法社多くの適用に関して工業主意的に第３図に
は、極超短波で動作するダイオード用の密封ケースの一
部を示す。金によって被覆され丸鋼から成る、中央突起
を含む金属ベース３上にダイオードチップ４が溶接され
、このチップ上には金の層５が予めデポジットされてい
る。石英ディスク６がダイオードチップ４の周囲におい
てペース３に接着され、ダイオードチップ４と石英ディ
スク６の内側との間隙には樹脂７が充填される。
プローチは本願出願人によって既になされて自ておシ、
特に本出願人は１９７６年４月１６日付で７２ンス特許
出麗第７６ １１４４２号を、壕九１９７８年３月１７
日付で７ランス特許出願第（、パ・ ７８ ０７８００４を出−し丸、これら０ＩＩＩｆ許出
願では取付は方法について述べであるが実際のところそ
れらの方法社多くの適用に関して工業主意的に第３図に
は、極超短波で動作するダイオード用の密封ケースの一
部を示す。金によって被覆され丸鋼から成る、中央突起
を含む金属ベース３上にダイオードチップ４が溶接され
、このチップ上には金の層５が予めデポジットされてい
る。石英ディスク６がダイオードチップ４の周囲におい
てペース３に接着され、ダイオードチップ４と石英ディ
スク６の内側との間隙には樹脂７が充填される。
次にこの部分集合体は、ダイオードチップ４上にデポジ
ットされた金の層５が研削によって再び稿われるまで研
摩される。金属ディスクの形態か、おるいは真正ビーム
リードと称される屋形金属の形態の上方接続８が現われ
た金の層５にＳ＊され、即ちダイオードと一触状態とな
り、を九咳接続の周辺部は石長ディ哀り６の自由面に支
持される。 □その後部分集合体は、とのＩ
ＩＫは示されないキャップによって覆われるか、まえは
必要であればより複雑なキャピテイ内に封入される。
ットされた金の層５が研削によって再び稿われるまで研
摩される。金属ディスクの形態か、おるいは真正ビーム
リードと称される屋形金属の形態の上方接続８が現われ
た金の層５にＳ＊され、即ちダイオードと一触状態とな
り、を九咳接続の周辺部は石長ディ哀り６の自由面に支
持される。 □その後部分集合体は、とのＩ
ＩＫは示されないキャップによって覆われるか、まえは
必要であればより複雑なキャピテイ内に封入される。
先行技術のむのような取付は方法に拡幾つかの欠点があ
る。−一に、リボンまたは金属プレートである接続８は
ダイオードが取付けられているペースの画に平行であプ
、従ってダイオードの動作周波数において一定の無視し
得ない寄生容量を生起させる。第二には、特にこの種の
剌入方法は一元的で、壕九研摩を必要とし、恢って骸方
法は時間が掛かりかつ高価であって工業生産的に適轟で
ない、最後に、ダイオードは取付けの際樹脂７の中に事
夷上堀込塘れ、そＯＳＳを鋼ペース３及び金の層Ｓによ
って保■されるので、例えば酸を用いて軽度のエツチン
グを施すことで化学的に厚みを減じることにより実現さ
れる続いてｏｗｓ＊ａ盆く不可能となる。一旦密錨が実
施されたなら１４１１はもはや不可能なので、周波＠０
調整乃至整合はいずれにしろ不可能でるる。
る。−一に、リボンまたは金属プレートである接続８は
ダイオードが取付けられているペースの画に平行であプ
、従ってダイオードの動作周波数において一定の無視し
得ない寄生容量を生起させる。第二には、特にこの種の
剌入方法は一元的で、壕九研摩を必要とし、恢って骸方
法は時間が掛かりかつ高価であって工業生産的に適轟で
ない、最後に、ダイオードは取付けの際樹脂７の中に事
夷上堀込塘れ、そＯＳＳを鋼ペース３及び金の層Ｓによ
って保■されるので、例えば酸を用いて軽度のエツチン
グを施すことで化学的に厚みを減じることにより実現さ
れる続いてｏｗｓ＊ａ盆く不可能となる。一旦密錨が実
施されたなら１４１１はもはや不可能なので、周波＠０
調整乃至整合はいずれにしろ不可能でるる。
第４図に１本発明によるケース内に封入され、インピー
ダンスについて十分に整合乃至予備整合されたダイオー
ドを示す。
ダンスについて十分に整合乃至予備整合されたダイオー
ドを示す。
ダイオードのチップ４は一体的なヒートシンクとして機
能する金プレート９を具備し、この４と９との集合体は
１枚のディスクから非常に多数切取られ、骸チップはま
ず、ニッケル及び金によって被嶺された銅から成るペー
ス３に通常プレート９の溶接または熱圧着によって固定
される。水晶リング６がペース３に、接合面１２のレベ
ルで熱圧着されるか、接着剤で固着されるか、または溶
接された稜、擬似ビームリードの形態の上方接続１０が
ダイオードのチップに固定され、この接続は水晶リング
６の上面１３に支持され、またζＯ集合体全体は、水晶
リングの上面にやはり熱圧着されるか、接着剤で固着さ
れるか、または溶接される金属カバー１１によって密封
される。
能する金プレート９を具備し、この４と９との集合体は
１枚のディスクから非常に多数切取られ、骸チップはま
ず、ニッケル及び金によって被嶺された銅から成るペー
ス３に通常プレート９の溶接または熱圧着によって固定
される。水晶リング６がペース３に、接合面１２のレベ
ルで熱圧着されるか、接着剤で固着されるか、または溶
接された稜、擬似ビームリードの形態の上方接続１０が
ダイオードのチップに固定され、この接続は水晶リング
６の上面１３に支持され、またζＯ集合体全体は、水晶
リングの上面にやはり熱圧着されるか、接着剤で固着さ
れるか、または溶接される金属カバー１１によって密封
される。
既に述べたようにダイオードの接続ｌＯは、ア−ムが平
板で愈くＲ−ス３から離れている態形金属Ｏ形態であシ
、これＫよって寄生インダクタンス及び寄生容量は低減
する。バイアス接続１０が屋形である丸め、ダイオード
がペースに固定されかつｍ１ｌｌは未だ懐着されていな
い時、デノ柑スＯ娠動周波数はダイオードチップの直径
を減少する軽度の化学的エツチングによって一整され得
、即ち接続１０の星形のアーム同士の間が開いているの
で反応液が導入され得る。
板で愈くＲ−ス３から離れている態形金属Ｏ形態であシ
、これＫよって寄生インダクタンス及び寄生容量は低減
する。バイアス接続１０が屋形である丸め、ダイオード
がペースに固定されかつｍ１ｌｌは未だ懐着されていな
い時、デノ柑スＯ娠動周波数はダイオードチップの直径
を減少する軽度の化学的エツチングによって一整され得
、即ち接続１０の星形のアーム同士の間が開いているの
で反応液が導入され得る。
このような取付けの実現には、集合体の寸法が非常に小
さいＫもかかわらず大した困難は存在しない０本発明を
一切限定しない実例を挙げると、９４０ＨＩで動作する
極超短波インバットダイオードのような半導体チップが
直径３５１クロン及び厚み５建クロンの大きさにディス
クから切取られ１、ｌ 切取られ九チップはｓ
ｏ ｉ ｐ Ｑ”；の厚みを有し、かつ１辺が２００
電クロンＯ正方形である全部分９に熱圧着される０両面
１２及び１３において金属化され九石庚りング６は、７
５０〜８００１タロンの外径と、４００〜４５０１クロ
ンの内径と、銅イース３が平板な場合には約１００（ク
ロンであり、ペース３がダイオードの固定される央起を
含む場合には約１５０ミクロンである厚みとを有する。
さいＫもかかわらず大した困難は存在しない０本発明を
一切限定しない実例を挙げると、９４０ＨＩで動作する
極超短波インバットダイオードのような半導体チップが
直径３５１クロン及び厚み５建クロンの大きさにディス
クから切取られ１、ｌ 切取られ九チップはｓ
ｏ ｉ ｐ Ｑ”；の厚みを有し、かつ１辺が２００
電クロンＯ正方形である全部分９に熱圧着される０両面
１２及び１３において金属化され九石庚りング６は、７
５０〜８００１タロンの外径と、４００〜４５０１クロ
ンの内径と、銅イース３が平板な場合には約１００（ク
ロンであり、ペース３がダイオードの固定される央起を
含む場合には約１５０ミクロンである厚みとを有する。
これらの寸法は、平板でない屋形金属を形成する困難さ
を示すのに引用され、上記屋形金属の製造は公知の冶金
技術の範囲を越えるものであり、この製造について、第
５図〜＃！８図を参照しつつ次に説明する。
を示すのに引用され、上記屋形金属の製造は公知の冶金
技術の範囲を越えるものであり、この製造について、第
５図〜＃！８図を参照しつつ次に説明する。
第４図の接続１０のような星形擬似ビームリードを形成
するには、まずシリコンウニノ１から成る母材を形成す
ることが必要であシ（第５図参照）、この母材上に厚み
０．２電クロンのシリカ層８１０１゜懸０．１５Ｎ／ロ
ンのｉ撃ケイ素層５ｌｓＮａ及び厚み０．２ミクロンの
シリカ層゛Ｓ幻−五連続的にデポジットされる。第６図
は、擬似ビームリード形成における次の段階を示してい
る。＃段階において上記三つＯＳＳ層ｌｓＫよって侵わ
れ九シリコンウェハ１４上に区域１６がホトマスタによ
って規定されると、鋏保験層は化学的エツチングによっ
て除去され、それによってシリコンウニノー１４が露出
する。化学的エツチングを継続するととＫよってシリコ
ンにもエツチングが及び、化学的エツチングが保膜層１
５の下１ＩＩＫ伸展するのでこの工程の終了時には、そ
の二つの側部１７が僅かに湾曲し良、即ち花冠の形状を
呈するメサが得られる。
するには、まずシリコンウニノ１から成る母材を形成す
ることが必要であシ（第５図参照）、この母材上に厚み
０．２電クロンのシリカ層８１０１゜懸０．１５Ｎ／ロ
ンのｉ撃ケイ素層５ｌｓＮａ及び厚み０．２ミクロンの
シリカ層゛Ｓ幻−五連続的にデポジットされる。第６図
は、擬似ビームリード形成における次の段階を示してい
る。＃段階において上記三つＯＳＳ層ｌｓＫよって侵わ
れ九シリコンウェハ１４上に区域１６がホトマスタによ
って規定されると、鋏保験層は化学的エツチングによっ
て除去され、それによってシリコンウニノー１４が露出
する。化学的エツチングを継続するととＫよってシリコ
ンにもエツチングが及び、化学的エツチングが保膜層１
５の下１ＩＩＫ伸展するのでこの工程の終了時には、そ
の二つの側部１７が僅かに湾曲し良、即ち花冠の形状を
呈するメサが得られる。
保暖層１５とホトマスク樹脂層１６との集合が次に除去
される。
される。
上記保躾層の除去後、クロム／金のデポジット１８が上
述のようＫして形成され九メサ上に形麿される（亀７図
参照）。所望の１形を得るべくホトマスクを行なった後
、金の電解成長層１９が実現されてその厚みは２虐クロ
ンとなシ、これによって接続紘、複数本の７−ムを具え
た擬似ビームリード状に形成されることが可能となる。
述のようＫして形成され九メサ上に形麿される（亀７図
参照）。所望の１形を得るべくホトマスクを行なった後
、金の電解成長層１９が実現されてその厚みは２虐クロ
ンとなシ、これによって接続紘、複数本の７−ムを具え
た擬似ビームリード状に形成されることが可能となる。
イルマウスの形状並びに屋形／＋１ターンを有する部分
ｌＯを現出させる最後の工程は、マスタされていないク
ロム／金Ｊｒ１ｓ、及び最初にメサを形成するのに用い
られたシリコン１４の残部の化学的エツチングである。
ｌＯを現出させる最後の工程は、マスタされていないク
ロム／金Ｊｒ１ｓ、及び最初にメサを形成するのに用い
られたシリコン１４の残部の化学的エツチングである。
第８図に、上述のようにして得られる接続の、第７図か
らは知見されない星形の形状を示す。この擬似ビームリ
ードの中心部２０がダイオードチップに熱圧着される一
方、各７−ム２１の端部は石英ディスク６の金属化され
た面１３に熱圧着される。
らは知見されない星形の形状を示す。この擬似ビームリ
ードの中心部２０がダイオードチップに熱圧着される一
方、各７−ム２１の端部は石英ディスク６の金属化され
た面１３に熱圧着される。
第８図に示された星形は６本のアームを具えているが、
本発明においてアームの数は限定されるものではなく、
なぜなら重要なのは、基板から離れるべく平板な形状を
有さす、かつ半導体チップに化学的エツチングが施され
得るように酸のような液体が星形のアームの関に流れ込
むことを許容する金属接続を形成することだからである
。また、第８図に示されているＯはベル形ビームリード
の特に有利な形状であシ、即ち１形の各アーム０輻祉密
對ケース０ＩＡＩＩ８へと近付くにつれて漸次広（なシ
、ζＯ解決手段によって接続のインダクタンスは低減さ
れる。しかし、その他の、そＯ両測部が互いに関して平
行であるかまたは平行でないストリップによって構成さ
れるアームを具えた１形）ｑシールや、あるいは異なる
数のアームを具えた１形ノｑタ一ン４本発明の範囲内で
ある。
本発明においてアームの数は限定されるものではなく、
なぜなら重要なのは、基板から離れるべく平板な形状を
有さす、かつ半導体チップに化学的エツチングが施され
得るように酸のような液体が星形のアームの関に流れ込
むことを許容する金属接続を形成することだからである
。また、第８図に示されているＯはベル形ビームリード
の特に有利な形状であシ、即ち１形の各アーム０輻祉密
對ケース０ＩＡＩＩ８へと近付くにつれて漸次広（なシ
、ζＯ解決手段によって接続のインダクタンスは低減さ
れる。しかし、その他の、そＯ両測部が互いに関して平
行であるかまたは平行でないストリップによって構成さ
れるアームを具えた１形）ｑシールや、あるいは異なる
数のアームを具えた１形ノｑタ一ン４本発明の範囲内で
ある。
本発明を限定せず、むしろこのような構成部分を他の冶
金法によって形成する場合の１難を示すべき一例を挙げ
れば、第８図Ｏ擬似ビームリードは約７２０イクロンの
ｔｉｌｌを有し、各アームの長方形部分は長さ２３０電
りａン及び輻１２０ｆクロンであり、 ｔたこｔ）Ｍ形
金属の中心部２ ＱＣ）１辺Ｆｉ５０Ｊ／ロンで−る。
金法によって形成する場合の１難を示すべき一例を挙げ
れば、第８図Ｏ擬似ビームリードは約７２０イクロンの
ｔｉｌｌを有し、各アームの長方形部分は長さ２３０電
りａン及び輻１２０ｆクロンであり、 ｔたこｔ）Ｍ形
金属の中心部２ ＱＣ）１辺Ｆｉ５０Ｊ／ロンで−る。
このような部分を例えば金箔の打抜きＫよって形成する
仁と祉不可能である。
仁と祉不可能である。
擬似ビームリードの形態のこの接続が第４ｍの半導体チ
ップ４に熱圧着によって固定されると、ニッケル及び金
によって被嶺されえ銅から成るカバー１１を用いてケー
スを１５對する前に骸チップを周波数に関して試験する
ことが可能となる。周波数が所望の値に一致しない場合
、予備同一されるモジュールの振動周波数を放射状イン
ピーダンス変成に寄与することＫよって決定するキャッ
プ１１の直径を考慮しつつ、屋形擬似ビームリード１０
のアーム間に酸を導入し、かつ洗浄することによってチ
ップ４に軽度Ｏ化学的エツチングを施すことが可能であ
る０周波数が可能な限シ良好ＫＩｌ＃整されたなら、カ
バー１１が石英ディスク６に固定され、ケース内への封
入は完了されてその耐圧は密である。
ップ４に熱圧着によって固定されると、ニッケル及び金
によって被嶺されえ銅から成るカバー１１を用いてケー
スを１５對する前に骸チップを周波数に関して試験する
ことが可能となる。周波数が所望の値に一致しない場合
、予備同一されるモジュールの振動周波数を放射状イン
ピーダンス変成に寄与することＫよって決定するキャッ
プ１１の直径を考慮しつつ、屋形擬似ビームリード１０
のアーム間に酸を導入し、かつ洗浄することによってチ
ップ４に軽度Ｏ化学的エツチングを施すことが可能であ
る０周波数が可能な限シ良好ＫＩｌ＃整されたなら、カ
バー１１が石英ディスク６に固定され、ケース内への封
入は完了されてその耐圧は密である。
全景であれば、戸英ディスク６とカバー１１との間の完
全な智封を確実にするために、擬似ビームリード接続１
ｏはそれ自体と一体的に形成されたシール２！を含み、
こＣ１’−ルは！［似ビームリードの異なるアーム２１
同士を連結する。ケースが熱圧着によって閉鎖される時
、上記シールは擬似ビームリードのアーム間の５！全な
密對をよシ容易に笑現し、従ってカッ前−１１０レベル
Ｋをける窒気漏れを一切回避する。５極超短波ダイオー
ドの本発明による取付は方法において半導体は、ポＩＪ
ｆｆ−乃至樹脂によって被ａｎれないので化学的方法
によって周波数を駒整され得、また該半導体の放射状イ
ンピーダンス変威祉ケースの寸法そのものによってもた
らされ、仁のケースは熱圧着が可能で通常の場合のよう
Ｋｍ着剤で固着されることはない。
全な智封を確実にするために、擬似ビームリード接続１
ｏはそれ自体と一体的に形成されたシール２！を含み、
こＣ１’−ルは！［似ビームリードの異なるアーム２１
同士を連結する。ケースが熱圧着によって閉鎖される時
、上記シールは擬似ビームリードのアーム間の５！全な
密對をよシ容易に笑現し、従ってカッ前−１１０レベル
Ｋをける窒気漏れを一切回避する。５極超短波ダイオー
ドの本発明による取付は方法において半導体は、ポＩＪ
ｆｆ−乃至樹脂によって被ａｎれないので化学的方法
によって周波数を駒整され得、また該半導体の放射状イ
ンピーダンス変威祉ケースの寸法そのものによってもた
らされ、仁のケースは熱圧着が可能で通常の場合のよう
Ｋｍ着剤で固着されることはない。
本発明は、特許請本Ｏａ囲において特徴付けられている
。
。
第１図はダイオードの、その周Ｂ領域とのインピーダン
ス整合の説ｗＡ図、第２図はダイオードの、そのインビ
ーダンス変成の調教としての電力−−を示すグラフ、９
８図は先行技術のケース内に封入された、インピーダン
ス整合されたダイオードの説明図、第４！Ｅｌは本発Ｗ
ＡＫよるケース内に封入された、インピーダンス整合さ
れ九ダイオードの説明図、＃１５図〜第８図は擬似ビー
ムり一ド製造の緒段階を示す説明図である・ １．２・・・曲 線、 ３・・・金属ペース、４・
・・ダイオードテツゾ、ト・・金の層、６・・・石英デ
ィスク乃鉦リンダ、 −７・・・樹 脂、
８．ｌＯ・・・上方接続、１１・・・金属カバー、１２
・・・参合面、１３・・・石英ディスタ乃至リシグの上
面。 １４・・・シリコンウェハ、１５−・ｔｓｍ、・１６！
・・ホト實スク樹脂層、１７・・・メ１０備部、１８・
・・クロム／金Ｖデポジット、 １９・・・金の電解成長層、２０・・・中心部、２１…
アーム、 ２２・−・シール。
ス整合の説ｗＡ図、第２図はダイオードの、そのインビ
ーダンス変成の調教としての電力−−を示すグラフ、９
８図は先行技術のケース内に封入された、インピーダン
ス整合されたダイオードの説明図、第４！Ｅｌは本発Ｗ
ＡＫよるケース内に封入された、インピーダンス整合さ
れ九ダイオードの説明図、＃１５図〜第８図は擬似ビー
ムり一ド製造の緒段階を示す説明図である・ １．２・・・曲 線、 ３・・・金属ペース、４・
・・ダイオードテツゾ、ト・・金の層、６・・・石英デ
ィスク乃鉦リンダ、 −７・・・樹 脂、
８．ｌＯ・・・上方接続、１１・・・金属カバー、１２
・・・参合面、１３・・・石英ディスタ乃至リシグの上
面。 １４・・・シリコンウェハ、１５−・ｔｓｍ、・１６！
・・ホト實スク樹脂層、１７・・・メ１０備部、１８・
・・クロム／金Ｖデポジット、 １９・・・金の電解成長層、２０・・・中心部、２１…
アーム、 ２２・−・シール。
Claims (6)
- （１） 予備整合される極超短波ダイオードモジュー
ルであって、金属ペースによって構成されるケース内部
に固定されたダイオードチップ、誘電リング及び金属カ
バーを含み、上記ペースがダイオードの第一の接続を構
成し、第二の接続は予め花冠状に成形され友、平板でな
い屋形金属によって構成され、この屋形金属のアーム端
部は誘電リングの面上に位置して閉鎖カバーと接触状態
にあり、ま九該鳳形金属の中心部はダイオードチップと
接触してお９、上記アームの曲線的な形状は上記の第二
の接続とペースとの間における寄生インダクタンス及び
寄生容量を低減することを特徴とするモジュール。 - （２） モジュールの振動周波数がカバーによる閉鎖
前に、ダイオードチップに前記屋形金属のアーム間へ酸
を導入することで化学的エツチングを施すことによって
予備調整されることを特徴とする特許請求の範囲第１項
に記載のモジュール。 - （３） 前＆ＩＯベース、誘電リング及びカバーがそ
れらの対向し合う面を金で被覆することによって金属化
されておシ、モジュールのケースは上記誘電リングの上
記ペースへの熱圧着、次いで上記カバーの該誘電リング
への熱圧着によって閉鎖されることを特徴とする特許請
求の範囲第１項に記載のモジュール。 - （４）前記誘電リングが７５０〜８００建クロンの直径
と１２０建クロン以下の厚みとを有し、カバーの直径は
ダイオードのインピーダンスがモこ城ｂ ジュールの振動周波数→放射状に変形されることを確実
にすることｔ４１黴とする特許請求の範囲第１項に記載
のモジュール。 - （５）前記誘電リングが石英から成ることを特徴とする
特許請求の範囲第１項に記載の＃＆ジュール。 - （６）゛ ダイオードにバイアスを掛ける丸めのｌ１
Ｉｃａ！を形成する方法であって、 ａ）シリコンウェハ上にシリカ層、窒化ケイ素層及びシ
リカ層をデポジットすること、ｂ）樹脂を用いて、後に
得られるメサのａｍを構成する円形区域を覆うホトマス
キングを行なうこと、 Ｃ）シリコンのマスクされた区域周８に化学的エッチｙ
〆を施し、ｌｌｉｌ面の湾自し九メプを形成すること、 ｄ）マスクされた区域上の保一層を除去し、メ１
サの盆懺面にわ廠りてクロム−金層を
デポジットすること、 ・） Ｃｒ −Ａｕ層に、メｔと同心の態形にホトマス
クを行ない、全階を電着させること、及び ｆ）マスクされていないＣｒ−Ａｕ層及びシリコンに化
学的エツチングを施し、花冠状の星形接続（擬似ビーム
リード）を現出させること を含むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8204920 | 1982-03-23 | ||
| FR8204920A FR2524202B1 (fr) | 1982-03-23 | 1982-03-23 | Module preadapte pour diode hyperfrequence, et procede de realisation de la connexion de polarisation de la diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170042A true JPS58170042A (ja) | 1983-10-06 |
| JPH0471338B2 JPH0471338B2 (ja) | 1992-11-13 |
Family
ID=9272292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047787A Granted JPS58170042A (ja) | 1982-03-23 | 1983-03-22 | ダイオードのバイアス接続を形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4864384A (ja) |
| EP (1) | EP0089898B1 (ja) |
| JP (1) | JPS58170042A (ja) |
| CA (1) | CA1206275A (ja) |
| DE (1) | DE3367043D1 (ja) |
| FR (1) | FR2524202B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334872A (en) * | 1990-01-29 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad |
| US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
| DE4209983A1 (de) * | 1992-03-27 | 1993-09-30 | Daimler Benz Ag | Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen |
| US5550403A (en) * | 1994-06-02 | 1996-08-27 | Lsi Logic Corporation | Improved laminate package for an integrated circuit and integrated circuit having such a package |
| US7449780B2 (en) * | 2003-03-31 | 2008-11-11 | Intel Corporation | Apparatus to minimize thermal impedance using copper on die backside |
| US20050127121A1 (en) * | 2003-12-15 | 2005-06-16 | George Wells | Quick release holster |
| JP4690938B2 (ja) * | 2006-05-16 | 2011-06-01 | 株式会社東芝 | 高周波素子モジュール |
| CN104795453B (zh) * | 2015-04-24 | 2018-06-12 | 中国电子科技集团公司第十三研究所 | 一种多梁式引线砷化镓基肖特基倍频二极管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142968A (en) * | 1976-05-24 | 1977-11-29 | Fujitsu Ltd | Assembling method of semiconductor devices |
| JPS5481271U (ja) * | 1977-11-18 | 1979-06-08 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE373689B (sv) * | 1973-06-12 | 1975-02-10 | Asea Ab | Halvledaranordning bestaende av en tyristor med styrelektrod, vars halvledarskiva er innesluten i en dosa |
| US3894895A (en) * | 1973-10-29 | 1975-07-15 | Trw Inc | Mesa etching without overhang for semiconductor devices |
| GB1504025A (en) * | 1974-09-03 | 1978-03-15 | Hughes Aircraft Co | Microwave coupling device |
| US3974518A (en) * | 1975-02-21 | 1976-08-10 | Bell Telephone Laboratories, Incorporated | Encapsulation for high frequency semiconductor device |
| US4415025A (en) * | 1981-08-10 | 1983-11-15 | International Business Machines Corporation | Thermal conduction element for semiconductor devices |
-
1982
- 1982-03-23 FR FR8204920A patent/FR2524202B1/fr not_active Expired
-
1983
- 1983-03-21 CA CA000424111A patent/CA1206275A/en not_active Expired
- 1983-03-22 DE DE8383400588T patent/DE3367043D1/de not_active Expired
- 1983-03-22 EP EP83400588A patent/EP0089898B1/fr not_active Expired
- 1983-03-22 JP JP58047787A patent/JPS58170042A/ja active Granted
-
1987
- 1987-04-10 US US07/037,128 patent/US4864384A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142968A (en) * | 1976-05-24 | 1977-11-29 | Fujitsu Ltd | Assembling method of semiconductor devices |
| JPS5481271U (ja) * | 1977-11-18 | 1979-06-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1206275A (en) | 1986-06-17 |
| EP0089898A2 (fr) | 1983-09-28 |
| JPH0471338B2 (ja) | 1992-11-13 |
| US4864384A (en) | 1989-09-05 |
| EP0089898B1 (fr) | 1986-10-15 |
| DE3367043D1 (en) | 1986-11-20 |
| FR2524202A1 (fr) | 1983-09-30 |
| EP0089898A3 (en) | 1984-02-22 |
| FR2524202B1 (fr) | 1985-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310421B2 (en) | Surface acoustic wave device and method for fabricating the same | |
| US7517734B2 (en) | Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device | |
| US7026223B2 (en) | Hermetic electric component package | |
| US7033664B2 (en) | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby | |
| US6376280B1 (en) | Microcap wafer-level package | |
| US6777767B2 (en) | Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby | |
| US6077723A (en) | Method for fabricating a multi chip module with alignment member | |
| US4525766A (en) | Method and apparatus for forming hermetically sealed electrical feedthrough conductors | |
| US20020017713A1 (en) | Microcap wafer-level package | |
| US6812558B2 (en) | Wafer scale package and method of assembly | |
| JPS5850024B2 (ja) | 集積回路装置 | |
| US20070039391A1 (en) | Ultra high temperature hermetically protected wirebonded piezoresistive transducer | |
| US3662230A (en) | A semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films | |
| TW417232B (en) | Semiconductor device and process for producing the same | |
| JPH08307197A (ja) | 弾性表面波装置及びその製造方法 | |
| US3965568A (en) | Process for fabrication and assembly of semiconductor devices | |
| JPS58170042A (ja) | ダイオードのバイアス接続を形成する方法 | |
| KR20010081032A (ko) | 탄성 표면파 디바이스 및 그 제조방법 | |
| EP0321326B1 (fr) | Procédé de mise en place sur un support, d'un composant électronique, muni de ses contacts | |
| JPH021399A (ja) | 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品 | |
| US4144705A (en) | Timepiece circuit device | |
| GB1377930A (en) | Semiconductor devices and process for making the same | |
| CN113659954B (zh) | 一种体声波谐振器及其封装方法和电子设备 | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| CN100441068C (zh) | 微型磁性闭锁继电器组件及封装方法 |