JPS58170041A - Laminate for package and manufacture thereof - Google Patents

Laminate for package and manufacture thereof

Info

Publication number
JPS58170041A
JPS58170041A JP5340582A JP5340582A JPS58170041A JP S58170041 A JPS58170041 A JP S58170041A JP 5340582 A JP5340582 A JP 5340582A JP 5340582 A JP5340582 A JP 5340582A JP S58170041 A JPS58170041 A JP S58170041A
Authority
JP
Japan
Prior art keywords
sheet
hole
region
ceramic sheet
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5340582A
Other languages
Japanese (ja)
Other versions
JPS6248384B2 (en
Inventor
Kuniharu Noda
野田 邦治
Sumio Nakano
澄夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP5340582A priority Critical patent/JPS58170041A/en
Publication of JPS58170041A publication Critical patent/JPS58170041A/en
Publication of JPS6248384B2 publication Critical patent/JPS6248384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

PURPOSE:To enable to cover a plating layer uniformly on the lower member forming a wall member and the peripheral side of a substrate by forming a hole which extends to the outside of the first zone line from the inside of the prescribed region in the first and second members and forming the second hole which communicates with the above hole at the outside of the second zone line of the third member. CONSTITUTION:A plurality of through holes 31 which extends across the first snap line from the prescribed region 20 to a dummy region 21 are opened at the first ceramic sheet 26, and substantially coincide in the shape and the positions with through holes 32 on the second ceramic sheet 27. The holes 31, 32 are considered to be in various shape such as long elliptical, rectangular or long holes formed at the end in semicircular shape. On the other hand, the through holes 33 are opened at a dummy region along the second snap line at the third ceramic sheet 28. The through holes 33 of the sheet 28 are positioned to communicated with the dummy regions of the hole 31, 32 of the sheets 26, 27.

Description

【発明の詳細な説明】 本発明は半導体チップを収納するのに使用されるパッケ
ージ及びその製造方法に関し、特に。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to packages used to house semiconductor chips and methods of manufacturing the same, and more particularly.

パッケージのチップキャリアの製造の際に用いられる積
層体及びその製造方法に関する。
The present invention relates to a laminate used in manufacturing a chip carrier of a package and a method for manufacturing the same.

一般に、この種のパッケージは、半導体チップを支持す
る基板上に、壁部材及び蓋部材を積層した構成を備え、
基板、及び壁部材はセラミック等の絶縁材料で形成され
ている。この場合。
Generally, this type of package has a structure in which a wall member and a lid member are laminated on a substrate that supports a semiconductor chip,
The substrate and wall members are made of an insulating material such as ceramic. in this case.

基板及び壁部材によって構成されるチップキャリアの外
周側面には、内部に配置されるべき半導体チップとの電
気的接続のために、メタライズパターンが通常被着され
る。
A metallized pattern is usually deposited on the outer peripheral side surface of the chip carrier, which is constituted by a substrate and a wall member, for electrical connection with a semiconductor chip to be placed inside.

チップキャリアの外周側面にメタライズパターンを形成
する方法として、基板及び壁部材となるべきセラミック
シートの積層体に、スルーホールを設け、この状態でス
ルーホールメタライズを行った後、スルーホールの位置
で、積層体を分割する方法が採用されている。この方法
では9分割後の積層体の外周側面には凹部が形成され、
メタライズパターンはこの凹部にのみ被着される。した
がって、この方法はメタライズパターンを正確に形成で
きる点で非常に有利である。
As a method of forming a metallized pattern on the outer circumferential side of a chip carrier, through holes are provided in a laminate of ceramic sheets that are to become the substrate and wall members, and after through hole metallization is performed in this state, at the position of the through hole, A method is adopted in which the laminate is divided. In this method, a recess is formed on the outer peripheral side of the laminate after it has been divided into nine parts,
The metallization pattern is applied only to this recess. Therefore, this method is very advantageous in that a metallized pattern can be formed accurately.

この種のパッケージ内に収納される半導体チップはその
集積度あるいは容量の増大と共に次第に大型化する傾向
にある。しかしながら、これら大型化する半導体チップ
を収納するパッケージの外形寸法はパッケージを搭載す
る機器等の特性向上あるいは小型化のために、大きくで
きないのが実状である。このため、壁部材と蓋部材との
封着面積即ちシールパスを減少させなければならない。
Semiconductor chips housed in this type of package tend to become larger as their degree of integration or capacity increases. However, the reality is that the external dimensions of packages that house these increasingly large semiconductor chips cannot be increased in order to improve the characteristics or downsize equipment, etc. in which the packages are mounted. Therefore, it is necessary to reduce the sealing area, that is, the sealing path between the wall member and the lid member.

しかしながら、気密性の維持には、最低限度のシールパ
スが必要であり、シールパスの縮小にも限りがある。
However, maintaining airtightness requires a minimum sealing path, and there is a limit to the reduction of the sealing path.

特に、前述した壁部材の外周側面に凹部を形成したパッ
ケージでは、凹部の形成によって。
In particular, in the case of a package in which a recess is formed on the outer circumferential side surface of the wall member described above, the formation of the recess.

蓋部材との封着に必要なシールパスは縮小しているから
、気密性の点で問題がある。
Since the sealing path necessary for sealing with the lid member has been reduced, there is a problem in terms of airtightness.

一方、基板上の壁部材を上下2つの部材に分け、下部材
及び基板の側面にのみ上記したメタライズパターン用凹
部を設け、上部材の側面には凹部を形成しないパッケー
ジもある。しかしながら、この形式のパッケージには製
造上大きな問題がある。具体的に述べると、メタライズ
パターン上には、その酸化を防止するために。
On the other hand, there is also a package in which the wall member on the substrate is divided into two members, upper and lower, and the above-mentioned recesses for the metallization pattern are provided only on the side surfaces of the lower member and the substrate, but no recesses are formed on the side surfaces of the upper member. However, this type of package presents significant manufacturing problems. Specifically, on the metallized pattern to prevent its oxidation.

ニッケル、金等のメッキ層が電解メッキ等により被着さ
れる。このメッキ層は積層体の分割前に施されるのが普
通である。前述した壁部材を上下2つの部材によって形
成する場合、後述するように9分割前の状態では、基板
となるシートから下部材となるシートへ至る孔が形成さ
れた状態となっており、上部材には孔が延びていない。
A plating layer of nickel, gold, etc. is deposited by electrolytic plating or the like. This plating layer is usually applied before dividing the laminate. When the above-mentioned wall member is formed by two members, upper and lower, as will be described later, before it is divided into 9 parts, a hole is formed from the sheet serving as the substrate to the sheet serving as the lower member, and the upper member The hole does not extend.

即ち、スルーホールが形成されていなhoこのように9
貫通していない孔の部分に1通常の電解メッキを施して
も、均一にメッキ層を被着させることは非常に困難であ
る。
That is, no through hole is formed like this 9
Even if ordinary electrolytic plating is applied to the portion of the hole that does not penetrate through the hole, it is very difficult to uniformly apply the plating layer.

したがって、上下2つの部材によって形成される壁部材
を通常の方法で製作する仁とは難しい。
Therefore, it is difficult to manufacture a wall member formed by two upper and lower members using a normal method.

本発明の目的は壁部材を構成する下部材及び基板の周辺
側部に均一にメッキ層を被着できる構造を備えたシート
状積層体を提供することである。
An object of the present invention is to provide a sheet-like laminate having a structure in which a plating layer can be uniformly applied to the peripheral sides of a lower member and a substrate constituting a wall member.

本発明の他の目的は壁部材の下部材及び基板の側部にメ
ッキ層を均一に被着できるシート状積層体の製造方法を
提供することである。
Another object of the present invention is to provide a method for manufacturing a sheet-like laminate that allows a plating layer to be uniformly applied to the lower part of the wall member and the sides of the substrate.

本発明によれば、第1の区分線によって囲まれた所定の
領域を有する第1の部材と、所定の領域より小さい開孔
を有し、この開孔の周辺において所定の領域と接触する
ように、第1の部材上に位置付けられた第2の部材と、
第1の区分線によって囲まれた所定の領域に対向する第
2の区分線によって囲まれた領域内に、空間を残す形で
第2の部材上に積層された第3の部材とを有するパッケ
ージ用積層体において、第1及び第2の部材は所定の領
域の内側から第1の区分線の外側まセ延在する第1の穴
を有し、第3の部材は第2の区分線の外側において第1
の穴と連通ずる第2の穴を有しているパッケージ用積層
体が得られる。
According to the present invention, the first member has a predetermined area surrounded by a first dividing line, an aperture smaller than the predetermined area, and a contact area around the aperture that contacts the predetermined area. a second member positioned on the first member;
A package having a third member stacked on the second member with a space left in a predetermined area surrounded by the first dividing line and an area surrounded by the second dividing line opposite to the predetermined area surrounded by the first dividing line. In the laminate, the first and second members have a first hole extending from inside the predetermined region to the outside of the first dividing line, and the third member has a first hole extending from inside the predetermined area to the outside of the first dividing line. first on the outside
A package laminate having a second hole communicating with the hole is obtained.

この積層体はメッキの際、第1及び第2の穴を通してメ
ッキ液が流通するため、第1及び第2の部材に形成され
た第1の穴を囲む側面のメタライズ部に均一にメッキ層
を被着することができる。また、シート積層体から第1
及び第2の区分線に沿って所定の領域を切り離せば、第
1及び第2の部材の側部周辺にのみメッキ層が被着され
、第3の部材の側部周辺にはメッキ層が被着されないチ
ップキャリアが得られる。
When this laminate is plated, the plating solution flows through the first and second holes, so that the plating layer is uniformly applied to the metallized portions on the sides surrounding the first holes formed in the first and second members. can be coated. In addition, the first
If a predetermined area is separated along the second dividing line, the plating layer is applied only around the sides of the first and second members, and the plating layer is applied around the sides of the third member. A chip carrier is obtained that does not get stained.

1    以下9図面を参照して説明¥る。1 The following explanation will be given with reference to nine drawings.

第1図を参照すると、従来のパッケージに使用されるチ
ップキャリアは半導体チップ(図示せず)を搭載するた
めの基板11と、この基板11上に積層された壁部材1
2とを有している。基板11のチップ搭載領域にはマウ
ント用メタライズパターン13が施されている。一方、
基板11の周辺領域に積層された壁部材12には、内側
に段差が設けられており、壁部材12の上端面14と、
チップ搭載領域との間には、中間面15が形成されてい
る。中間面15上には、半導体チップとの接続を行うだ
めのボンディングメタライズパターン16が被着されて
いる。また、上端面14上には、シールパス用メタライ
ズ19が被覆され。
Referring to FIG. 1, a chip carrier used in a conventional package includes a substrate 11 for mounting a semiconductor chip (not shown), and a wall member 1 laminated on this substrate 11.
2. A mounting metallized pattern 13 is provided in the chip mounting area of the substrate 11. on the other hand,
The wall member 12 laminated in the peripheral area of the substrate 11 is provided with a step on the inside, and the upper end surface 14 of the wall member 12 and
An intermediate surface 15 is formed between the chip mounting area and the chip mounting area. A bonding metallized pattern 16 for connection with a semiconductor chip is deposited on the intermediate surface 15. Further, the upper end surface 14 is coated with metallization 19 for a seal path.

蓋部材(図示せず)が気密封止される。A lid member (not shown) is hermetically sealed.

基板11及び壁部材12の周辺側部には、複数個の凹部
17が設けられ、凹部17は基板11から壁部材12の
上端面14まで連続している。基板11の底部から壁部
材12の中間面15までの高さに至る凹部17はスルー
ホールメタライズされており、各メタライズ層18は内
側の中間面15上のメタライズパターン16と電気的に
接続されている。
A plurality of recesses 17 are provided on the peripheral sides of the substrate 11 and the wall member 12, and the recesses 17 are continuous from the substrate 11 to the upper end surface 14 of the wall member 12. The recess 17 extending from the bottom of the substrate 11 to the intermediate surface 15 of the wall member 12 is metalized through-hole, and each metallized layer 18 is electrically connected to the metalized pattern 16 on the inner intermediate surface 15. There is.

このように、壁部材12の上端面14まで続く凹部を形
成した場合、蓋部材とのシールに要する面積が狭くなり
、前述したような欠点が生じる。
When a concave portion extending to the upper end surface 14 of the wall member 12 is formed in this manner, the area required for sealing with the lid member becomes narrow, resulting in the above-mentioned drawbacks.

第2図を参照すると9本発明を適用することによっても
得られるチップキャリアは壁部材12及び基板11の周
辺側部の凹部17′を有している。
Referring to FIG. 2, the chip carrier also obtained by applying the present invention has a wall member 12 and a recess 17' on the peripheral side of the substrate 11.

この凹部17′は基板11の底面から壁部材12の中間
面15の高さ位置まで延在しており、凹部17′には、
メタライズ層18が形成されている。
This recess 17' extends from the bottom surface of the substrate 11 to the height position of the intermediate surface 15 of the wall member 12, and the recess 17' includes:
A metallized layer 18 is formed.

この構成では、壁部材12の上端面14によって規定さ
れるシールパスは凹部17′の形成により縮小されない
から、シールパスメタライズ19は縮小されず、したが
って、気密封止の点では。
In this configuration, the sealing path defined by the upper end surface 14 of the wall member 12 is not reduced by the formation of the recess 17', so that the sealing path metallization 19 is not reduced, and therefore in terms of hermetic sealing.

第1図のチップキャリアより優れている。This is superior to the chip carrier shown in Figure 1.

しかしながら、第2図の形式のチップキャリアは実際に
は、凹部17′中のメタライズ層18上に、均一にメッ
キ層を施すのが難しいという欠点を有している。
However, a chip carrier of the type shown in FIG. 2 has the disadvantage in practice that it is difficult to apply a uniform plating layer on the metallization layer 18 in the recess 17'.

第3図を参照して、上述した理由をより詳細に説明する
。第3図に示すように、チップキャリアは通常3層のセ
ラミックシートを積層した積層体から製作される。第3
図において、基板11となるべきシート、壁部材12と
なるべきシートには適宜メタライズ層13.16.18
が施されており、且つ、各シートの基板、壁部材として
使用される領域(以下、所定領域と呼ぶ)20の近傍に
は、切断の便宜等を考慮して、ダミー領域21が設けら
れている。また、所定領域20とダミー領域21の間の
基板11及び壁部材12の下部材には穴22が形成され
ている。
The above reason will be explained in more detail with reference to FIG. As shown in FIG. 3, the chip carrier is usually fabricated from a laminate of three layers of ceramic sheets. Third
In the figure, the sheet to become the substrate 11 and the sheet to become the wall member 12 have metalized layers 13, 16, 18 as appropriate.
In addition, a dummy area 21 is provided in the vicinity of an area 20 (hereinafter referred to as a predetermined area) used as a substrate and wall member of each sheet in consideration of convenience of cutting, etc. There is. Further, a hole 22 is formed in the lower part of the substrate 11 and the wall member 12 between the predetermined area 20 and the dummy area 21 .

凌 第3図に示した積層体戸メタライズ層13,16゜18
K)IF、メッキが施された後、一点鎖線部分で切断あ
るいは分割され、穴22の部分が分割されて凹部17′
となり、第2図に示すようなチップキャリアが製作され
る。
Laminate metallized layer 13,16゜18 shown in Figure 3
K) IF, after being plated, it is cut or divided along the dashed line, and the hole 22 is divided to form the recess 17'.
Thus, a chip carrier as shown in FIG. 2 is manufactured.

あるいは空気の残留等によって、均一なメッキ層を生成
することが難しい。したがって、均一なメッキ層を得る
ためには、電解メッキの際。
Alternatively, it is difficult to generate a uniform plating layer due to residual air or the like. Therefore, in order to obtain a uniform plating layer, during electrolytic plating.

超音波パルスあるいは減圧等を並用するか、あるいは、
製品を予め個別に分割し9分割さ、れた部分に個々に無
電解メッキを施す必要がある。
Use ultrasonic pulses or reduced pressure, or
It is necessary to separate the product into nine parts in advance and apply electroless plating to each part individually.

いずれにしても、・高品質なメッキ層を経済的に且つ高
い歩留で得ることは困難である。
In any case, it is difficult to obtain a high-quality plating layer economically and with a high yield.

第4図を参照すると9本発明の一実施例に係る積層体が
3つの部分に分解して示されている。
Referring to FIG. 4, a laminate according to an embodiment of the present invention is shown broken down into three parts.

同、ここでは、セラミック生シートを還元雰囲気で焼成
した後の状態が示されている。図示されたシートはセラ
ミック生シートに、後述するように開孔等を施した後、
導体ペーストを印刷してメタライズパターン(図示せず
)を形成し。
Similarly, here, the state after firing the ceramic green sheet in a reducing atmosphere is shown. The illustrated sheet is a raw ceramic sheet that is made by forming holes, etc. as described later.
A metallized pattern (not shown) is formed by printing a conductive paste.

次に、これらのシートを積層して、積層シートを得、続
いて、この積層シートにスナップラインを入れ、更に、
上述した還元雰囲気で焼成することによって得られる。
Next, these sheets are laminated to obtain a laminated sheet, then a snap line is added to this laminated sheet, and further,
It is obtained by firing in the reducing atmosphere described above.

具体的に述べると1本発明の一実施例に係るパッケージ
用積層体は基板11となるべき所定領域20及びこの領
域を囲むダミー領域21とを1、含む第1のセラミック
シート26t−有し、この第1のセラミックシート26
の裏面には破線で示すように、第1のスナップラインが
入れられており、このスナップラインにより、所定領域
20が規定されている。また、壁部材の下部材となるべ
き領域を有する第2のセラミックシート27は上述した
領域内に開孔34を備えている。
Specifically, the package laminate according to one embodiment of the present invention has a first ceramic sheet 26t including a predetermined region 20 to become the substrate 11 and a dummy region 21 surrounding this region, This first ceramic sheet 26
As shown by the broken line, a first snap line is placed on the back surface of the paper, and the predetermined area 20 is defined by this snap line. Furthermore, the second ceramic sheet 27, which has a region that is to become the lower member of the wall member, is provided with apertures 34 in the above-mentioned region.

下部材となるべき領域は第1のセラミックシート26上
の所定領域20と実質上同一の寸法を有しており、した
がって、第2のセラミックシート27に設けられた開孔
34の寸法は所定領域より小さい。伺、第4図では、第
2のセラミックシート27の下部材となるべき領域の大
きさを明らかにするため、一点鎖線で上記領域が区分し
て示されている。
The region to be the lower member has substantially the same dimensions as the predetermined region 20 on the first ceramic sheet 26, and therefore the dimensions of the apertures 34 provided in the second ceramic sheet 27 are the same as the predetermined region 20 on the first ceramic sheet 26. smaller. In FIG. 4, in order to clarify the size of the area that is to become the lower member of the second ceramic sheet 27, the area is shown divided by dashed dotted lines.

更に、第2のセラミックシート27上に搭載されるべき
第3のセラミックシート28は第2のスナップラインに
より上部材となるべき領域とダミー領域とに区分されて
おり、上部材となるべき領域は第1のセラミックシート
26上の所定領域20と実質上等しい寸法を有している
Further, the third ceramic sheet 28 to be mounted on the second ceramic sheet 27 is divided into a region to become the upper member and a dummy region by a second snap line, and the region to be the upper member is divided into a region to be the upper member and a dummy region. It has dimensions substantially equal to the predetermined area 20 on the first ceramic sheet 26 .

上部材となるべき領域には、第2のセラミックシート2
7の開孔34より寸法の大きい開孔35が設けられてい
る。この構成により、第1〜第6のセラミックシート2
6〜28が積層されたとき、所定領域20内に、第2図
に示すような段差を形成できる。
A second ceramic sheet 2 is placed in the area that is to become the upper member.
An aperture 35 larger in size than the aperture 34 of No. 7 is provided. With this configuration, the first to sixth ceramic sheets 2
When layers 6 to 28 are stacked, a step as shown in FIG. 2 can be formed in the predetermined area 20.

第4図を更に参照すると、第1のセラミックシート26
には、所定領域20からダミー領域21へ第1のスナッ
プラインを横切って延びる複数個のスルーホール31が
穿孔されており、且つ。
With further reference to FIG. 4, the first ceramic sheet 26
A plurality of through-holes 31 are bored therein, and extend from the predetermined region 20 to the dummy region 21 across the first snap line.

このスルーホール31は第2のセラミックシート27上
のスルーホール32と形状及び位置において実質上=致
している。これらスルーホール31及び32の形状とし
ては、長楕円、長方形、又は端部を半円形形状に加工し
た長孔等9種々の形状が考え得る。
This through hole 31 substantially matches the through hole 32 on the second ceramic sheet 27 in shape and position. The through holes 31 and 32 can have nine different shapes, such as an elongated oval, a rectangle, or a long hole whose end is semicircular.

一方、第3のセラミックシート28には、第2のスナッ
プラインに沿ったダミ〒領域に、スルーホール33が設
けられている。第3のセラミックシート28のスルーホ
ール33は第1及び第2のセラミックシート26及び2
7のスルーホール31及び32のダミー領域部分と連通
ずるように位置付けられている。
On the other hand, the third ceramic sheet 28 is provided with a through hole 33 in a dummy region along the second snap line. The through holes 33 of the third ceramic sheet 28 are connected to the first and second ceramic sheets 26 and 2.
It is positioned so as to communicate with the dummy region portions of the through holes 31 and 32 of No. 7.

第5図を参照すると、第1〜第3のセラミックシート2
6〜28の上述した位置関係がより具体的に示されてい
る。第5図からも明らかな通り、第3のセラミックシー
ト28のスルーホール33は一点鎖線で示されたスナッ
プラインよりダミー領域21側に設けられており、この
スルーホール33は第1及び第2のセラミックシート2
6及び27のスルーホール31及び32とダミー領域2
1側で連通している。
Referring to FIG. 5, the first to third ceramic sheets 2
The above-mentioned positional relationships of numbers 6 to 28 are shown more specifically. As is clear from FIG. 5, the through hole 33 of the third ceramic sheet 28 is provided closer to the dummy region 21 than the snap line indicated by the dashed line, and this through hole 33 is located between the first and second ceramic sheets. ceramic sheet 2
6 and 27 through holes 31 and 32 and dummy area 2
It communicates on the 1st side.

メタライズパターン1.5.16.18が被着された積
層体に第5図の状態で電解メッキを施すと。
Electrolytic plating is applied to the laminate on which the metallized patterns 1, 5, 16, and 18 have been deposited in the state shown in FIG.

スルーホール31〜33の連通によって、メッキ液がこ
れらのスルーホール31〜33内を循環し。
Due to the communication between the through holes 31 to 33, the plating solution circulates within these through holes 31 to 33.

Niや金等の導体金属が析出後も充分に補充される。ま
た、スルーホールの形成により、第3図の場合のように
、穴の内部に空気が残留することもなくなる。したがっ
て、スルーホール内のメタライズ層18には均一にメッ
キ層を被着することができる。
Conductive metals such as Ni and gold are sufficiently replenished even after deposition. Further, by forming the through hole, air will not remain inside the hole as in the case of FIG. 3. Therefore, the plating layer can be uniformly applied to the metallized layer 18 within the through hole.

このようにしてメッキを施されたシート状積層体はスナ
ップラインから分離され、単体のチップキャリアとなる
。出来上ったチップキャリアはベーク試験、耐湿試験共
に問題がなかった。
The sheet-like laminate thus plated is separated from the snap line and becomes a single chip carrier. The resulting chip carrier had no problems in both the bake test and the moisture resistance test.

上に述べた実施例では、基板と壁部材とを3層に組み合
せた形状のチップキャリアを製作する場合について述べ
たが、3層以上の場合でも。
In the embodiments described above, a case has been described in which a chip carrier having a shape in which a substrate and a wall member are combined in three layers is manufactured, but a case in which the chip carrier has a shape in which a substrate and a wall member are combined in three layers is also possible.

またシートを積層して構成される基体の場合にも9本発
明は同様に適用できる。この場合に。
Furthermore, the present invention can be similarly applied to a substrate formed by laminating sheets. In this case.

最上層のシートにはダミー領域にスルーホールを設け、
他のシートには所定領域とダミー領域に跨るようにスル
ーホールを設ければよい。
A through hole is provided in the dummy area on the top layer sheet,
A through hole may be provided in the other sheets so as to span the predetermined area and the dummy area.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のチップキャリアの一部を示す1  斜視
図、第2図は従来の他のチップキャリアを部分的に示す
斜視図、第3図は第2図のチップキャリアの製造に使用
される積層体を説明するための断面図、第4図は本発明
の一実施例に係る積層体及びその製造工程を説明するた
めの分解図、及び第5図は第4図の積層体の積層状態を
より詳細に説明するための図である。 記号の説明 11:基板 12:壁部材 13.16.18 :メタ
ライズパターン 14:上端面 15:中間面17.1
7’:凹部 19:シールパス用メタライズ20:所定
領域 21:ダミー領域 26:第1のセラミックシー
ト 27:第2のセラミックシー)  28:第3のセ
ラミックシー)  31.32ニスルーホール 33ニ
スルーホール 34.35:開孔
Fig. 1 is a perspective view showing a part of a conventional chip carrier, Fig. 2 is a perspective view partially showing another conventional chip carrier, and Fig. 3 is a perspective view showing a part of a conventional chip carrier. 4 is an exploded view illustrating a laminate according to an embodiment of the present invention and its manufacturing process, and FIG. 5 is a sectional view of the laminate shown in FIG. 4. FIG. 3 is a diagram for explaining the state in more detail. Explanation of symbols 11: Substrate 12: Wall member 13.16.18: Metallized pattern 14: Upper end surface 15: Intermediate surface 17.1
7': Concave portion 19: Metallization for seal path 20: Predetermined area 21: Dummy area 26: First ceramic sheet 27: Second ceramic sheet) 28: Third ceramic sheet) 31.32 Varnish through hole 33 Varnish through hole 34.35: Open hole

Claims (1)

【特許請求の範囲】 1、第1の区分線によって囲まれた所定の領域を有する
第1のシートと、前記所定領域内で第1のシートと接触
する部分を有する第2のシートと、第2の区分線によっ
て囲まれ、前記所定領域と対向する領域を有し、該領域
内で第2のシートと接触する第3のシートとを有するパ
ッケージ用積層体において、前記第1及び第2のシート
は前記所定領域の内側から第1の区分線の外側まで延在
する第1の穴を有し、第3のシートは第2の区分線の外
側において第1の穴と連通ずる第2の穴を有しているこ
とを特徴とするパッケージ用積層体。 2、基板上に壁部材及び蓋部材を順次積層して構成され
るセラミックパッケージを製作する際に。 前記基板及び壁部材を形成するために使用されるパッケ
ージ用積層体の製造方法において、第1の領域の内側か
ら外側まで延在する第1のスルーホールを開けた後、所
定のメタ2イズ印刷を施した第1のセラミックシートを
用意する工程と、開孔を有すると共に前記第1のセラミ
ックシートと同一のスルーホールを有する。所定のメタ
ライズ印刷を施した第2のセラミックシートを用意する
工程と、第1のセラミックシート上に、開孔された第2
のセラミックシートを積層する工程と、前記第1の領域
と実質的に等しい寸法の第2の領域内に開孔を有し、更
に。 前記第1のスルーホールの第1の領域外にある部分と部
分的に重なる位置に、第2のスルーホールを形成し、且
つ、蓋部材のシール用メタライズ印刷を施し、第2のセ
ラミックシート上の第、。領−上よ積層された時、第、
。領域内。 第1の領域と接触できる第3のセラミックシーIf用意
する工程と、第2のスルーホールが第1のスルーホール
と第1の領域外において違通するように、第3のセラミ
ックシートを第2のだ状態で焼結し、積層体を形成する
工程とを有するパッケージ用積層体の製造方法。
[Claims] 1. A first sheet having a predetermined area surrounded by a first dividing line, a second sheet having a portion in contact with the first sheet within the predetermined area, and a second sheet having a predetermined area surrounded by a first dividing line; a third sheet that is surrounded by a dividing line of No. 2, has a region facing the predetermined region, and is in contact with the second sheet within the region; The sheet has a first hole extending from inside the predetermined area to outside the first dividing line, and the third sheet has a second hole communicating with the first hole outside the second dividing line. A laminate for packaging characterized by having holes. 2. When manufacturing a ceramic package configured by sequentially laminating a wall member and a lid member on a substrate. In the method for manufacturing a package laminate used for forming the substrate and wall members, after opening a first through hole extending from the inside to the outside of the first region, a predetermined metal 2 size printing is performed. a step of preparing a first ceramic sheet subjected to a process, and having an opening and a through hole identical to that of the first ceramic sheet. A step of preparing a second ceramic sheet with a predetermined metallization printing, and a step of preparing a second ceramic sheet having a predetermined metallization printed thereon.
having an aperture in a second region of substantially equal dimensions to the first region; A second through hole is formed at a position partially overlapping with a portion of the first through hole outside the first area, and metallization printing for sealing the lid member is applied, and a second ceramic sheet is formed. No. 1. When the territory is stacked, the first
. within the area. providing a third ceramic sheet If capable of contacting the first region; A method for manufacturing a laminate for a package, comprising a step of sintering in a free state to form a laminate.
JP5340582A 1982-03-31 1982-03-31 Laminate for package and manufacture thereof Granted JPS58170041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5340582A JPS58170041A (en) 1982-03-31 1982-03-31 Laminate for package and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5340582A JPS58170041A (en) 1982-03-31 1982-03-31 Laminate for package and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS58170041A true JPS58170041A (en) 1983-10-06
JPS6248384B2 JPS6248384B2 (en) 1987-10-13

Family

ID=12941913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5340582A Granted JPS58170041A (en) 1982-03-31 1982-03-31 Laminate for package and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS58170041A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265957A (en) * 1998-03-16 1999-09-28 Sumitomo Metal Electronics Devices Inc Ceramic-package base body and its manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197768A (en) * 1975-02-26 1976-08-27
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197768A (en) * 1975-02-26 1976-08-27
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265957A (en) * 1998-03-16 1999-09-28 Sumitomo Metal Electronics Devices Inc Ceramic-package base body and its manufacture

Also Published As

Publication number Publication date
JPS6248384B2 (en) 1987-10-13

Similar Documents

Publication Publication Date Title
KR830002552B1 (en) Double cavity semiconductor chip carrier
US4608592A (en) Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
US4137628A (en) Method of manufacturing connection-type ceramic packages for integrated circuits
JPH0837251A (en) Laminated electronic part and manufacture thereof
JPS5980946A (en) Ceramic leadless package and its manufacture
JP3301896B2 (en) Chip carrier substrate and method of manufacturing the same
JPS5821847A (en) Structure for mounting electronic part and manufacture thereof
JPS58170041A (en) Laminate for package and manufacture thereof
JPH10335823A (en) Multilayered ceramic circuit board and manufacture thereof
JP3838935B2 (en) Multi-wiring board
JP3330104B2 (en) Manufacturing method of multi-cavity ceramic wiring board
JP3716124B2 (en) Package for storing semiconductor elements
JPH11265957A (en) Ceramic-package base body and its manufacture
JP2006049812A (en) Package for semiconductor device and its manufacturing method
JP2001185638A (en) Wiring board of multilayer ceramic structure
JP7345514B2 (en) wiring board
JPH11312851A (en) Multiple setting substrate for wiring board
JP4272506B2 (en) Multiple wiring board
JP2948988B2 (en) Electroplating method
JP4546990B2 (en) Ceramic package and manufacturing method thereof
JP2514094Y2 (en) Package for storing semiconductor devices
JPS6316644A (en) Manufacture of package for housing semiconductor element
JP2001035959A (en) Package for housing semiconductor element
JPH04119659A (en) Lead frame
JP3507746B2 (en) Semiconductor package, semiconductor device and film substrate