JPS58169917A - Monitor for automatic wire bonder - Google Patents

Monitor for automatic wire bonder

Info

Publication number
JPS58169917A
JPS58169917A JP57051149A JP5114982A JPS58169917A JP S58169917 A JPS58169917 A JP S58169917A JP 57051149 A JP57051149 A JP 57051149A JP 5114982 A JP5114982 A JP 5114982A JP S58169917 A JPS58169917 A JP S58169917A
Authority
JP
Japan
Prior art keywords
monitor
wire
circuit
bonding
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57051149A
Other languages
Japanese (ja)
Inventor
Masahito Nakajima
雅人 中島
Tetsuo Hizuka
哲男 肥塚
Hiroyuki Tsukahara
博之 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57051149A priority Critical patent/JPS58169917A/en
Publication of JPS58169917A publication Critical patent/JPS58169917A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface

Abstract

PURPOSE:To permit the state of all wire bondings to be collectively visually observed in the form of a static picture by a monitor wherein a static picture for each wire bonding is projected on one of divided display areas of a monitor TV. CONSTITUTION:An image pick-up signal Sv from a TV camera 18 is once stored in a memory circuit 21. When stored in the circuit 21, the writing address of the circuit 21 is switched by a control circuit 22, thereby to vary the memory area for each wire bonding. The image pick-up signal stored in the circuit 21 is transmitted to a monitor TV23 as an image signal St. The TV23 has its entire display screen which has been previously divided into regions corresponding to a group of respective divided display areas. Each divided display area (a), (b), (c)... receives the signal St for every bonding and then projects the corresponding static picture. By so doing, the operator can collectively visually observe the state of all wire bondings in the form of a static picture within a time period before the next semiconductor chip will be supplied.

Description

【発明の詳細な説明】 (1)発−の技娩分舒 本発胸は自動ワイヤボンダに協働するモニタ装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (1) The present invention relates to a monitoring device that cooperates with an automatic wire bonder.

(2)  技袷の背景 近4f−膨大な種類および個数の半導体集積回路が1産
されている。このため製造ラインの自動化は不可欠であ
る。この製造ラインの中でも本発明は%にワイヤボンデ
ィングについて言及する。このワイヤボンディングはワ
イヤホンダによって自動的に表賂れ、その一部を構成す
るキャピラリを介して半導体チップ上のパッドとこれに
対応するリードとが金属線によって自動的に接続される
(2) Background of the technology - A huge variety and number of semiconductor integrated circuits are being produced. For this reason, automation of production lines is essential. Among this production line, the present invention mainly refers to wire bonding. This wire bonding is automatically carried out by the wire bonder, and the pads on the semiconductor chip and the corresponding leads are automatically connected by metal wires via the capillaries that form part of the wire bonding.

これは各パッドおよびこれと対をなす各リード毎に順次
高速で行われる。
This is sequentially performed at high speed for each pad and each lead paired therewith.

前記金#14縁は前記パッドに対しては共晶現象によっ
て接続され前記リードに対してけ圧着することによって
接続される。この場合、主としてパッドと金属線の接続
に若干のバラツキを牛じとく、このために1そのワイヤ
ボンディング状態を観察するためのモニタ装置が必要と
される。。
The gold #14 edge is connected to the pad by eutectic phenomenon, and is connected to the lead by pressure bonding. In this case, mainly to eliminate slight variations in the connection between the pad and the metal wire, a monitoring device is required to observe the wire bonding state. .

(3)  従来技術と問題点 従来の前記モニタ装置では、ワイヤボンダに隣接するテ
レビカメラあるいはwI微鋳で半導体チップ上のパッド
と金属線を観察していた。これは監視員によシ行わわる
ものであるが、近年のI#待時間か与えられなくなりた
。このような状態では最早精度の高い観察を行うことは
不可能であり、この間聰を解決し得るモニタ装置の出現
が待たれていた。
(3) Prior Art and Problems In the conventional monitoring device, the pads and metal wires on the semiconductor chip are observed using a TV camera adjacent to the wire bonder or a wI microcaster. This is done by the watchman, but in recent years, the I# waiting time is no longer given. In such a state, it is no longer possible to perform highly accurate observation, and the emergence of a monitoring device that can solve this problem has been awaited.

□ (4)  発明の目的   ′ 従って本発明の目的は上記の間馳を解決することのでき
る自動ワイヤボンダにおけるモニタ装置を提案すること
である。
□ (4) Purpose of the Invention' Therefore, the purpose of the present invention is to propose a monitoring device for an automatic wire bonder that can solve the above-mentioned problems.

ニタテレビカメラを設け、該モニタテレビカメラからの
撮像信号を各ワイヤボンティング毎に一旦記憶し、さら
に各該ワイヤボンディング毎の静止画像をそれぞれモニ
タテレビの分割された表示エリアに峡し出し、骸毫二タ
テレビの表示面内に全てのワイヤボンディングの状態を
同時KMし出すようKし九ことを特徴とする4のであり
、こねにより監視員は次に半導体チップが供給されてく
る壕での時間内に全てのワイヤボンディングの状態を一
括して且つ静止画像をもって肉視観察可能とするもので
ある。
A monitor television camera is installed, the image signal from the monitor television camera is temporarily stored for each wire bonding, and still images of each wire bonding are displayed on the divided display areas of the monitor television. It is characterized by the fact that all the wire bonding conditions are simultaneously displayed on the display screen of the TV screen, and the monitor can then monitor the time in the trench where the semiconductor chips are being supplied. The state of all wire bonding can be visually observed at once using a still image.

(6)  発明の実施例 第1図は自動ワイヤボンダと本発明に係るモニタ装置の
一部を示す斜視図である0本図において、11は半導体
集積回路が形成された半導体チップであシ、その上には
懐数のパッド12が設けられるこれらパッド12はそれ
ぞれ対応するり一ド13にワイヤボンディングされる、
リード13は、半導体パッケージ14より外部に突出す
る外部端子13′と一体をなす。ζこにいうワイヤボン
ディングは例えばAuからなる金属線15によって行わ
れるつなお、上述の構成部分は説明の都合上池に比して
十分に拡大して示されている。又、簡略のためパッドと
リードも9対しか描いていない、前記ワイヤボンディン
グを行うのが自動ワイヤボンダ16であり、これ自身は
周知である。この中で本発明K特に関連するのがキャピ
ラリ17であり、例えばAu@を供給しながら各パッド
12と各リード13は順次当接して金属線15を両者間
に布線する。なお、自動ワイヤボンダは、キャピラリ1
7を三次元的に自由に移動させることができる。又、半
導体パッケージ14は、図示しないキャリアに乗って例
えば図中の矢印A方向に搬送される。1つの半導体パッ
ケージについて全ワイヤボンディングを完了すれば次の
半導体パッケージが自動ワイヤボンダ16の前に搬送さ
れ、七の全ワイヤボンディングが完了するまでその位t
K固定される。
(6) Embodiments of the Invention Fig. 1 is a perspective view showing a part of an automatic wire bonder and a monitoring device according to the present invention. A number of pads 12 are provided on the top, and each of these pads 12 is wire-bonded to a corresponding board 13.
The leads 13 are integrated with external terminals 13' that protrude from the semiconductor package 14 to the outside. ζThe wire bonding mentioned above is performed by a metal wire 15 made of, for example, Au. However, for convenience of explanation, the above-mentioned components are shown sufficiently enlarged compared to the drawings. Furthermore, for the sake of simplicity, only nine pairs of pads and leads are shown.The wire bonding is performed by an automatic wire bonder 16, which itself is well known. Among these, the capillary 17 is particularly relevant to the present invention, and each pad 12 and each lead 13 are sequentially brought into contact with each other while supplying, for example, Au@, and the metal wire 15 is wired between them. Note that the automatic wire bonder uses capillary 1
7 can be freely moved three-dimensionally. Further, the semiconductor package 14 is carried on a carrier (not shown), for example, in the direction of arrow A in the figure. When all wire bonding is completed for one semiconductor package, the next semiconductor package is transported in front of the automatic wire bonder 16, and the process continues until all wire bonding is completed.
K is fixed.

第1v中、特に注目すべき部分H化二タテレビカメラ(
以)単にテレビカメラとも称す)18であplその特徴
はテレビカメ918が自動ワイヤボンダ16V′一体に
連動し、予め設定しておくことによりキャピラリ17の
直下を常に撮像できることであるう又、テレビカメラ1
8Fi、その直下におする撮像を、ワイヤボンディング
の直後にのみfT5゜一般にワイヤボンディングの直後
にはキャピラリ17が一旦上方に移動するから、今ボン
ディングされた1つのパッドとこれに接続する1つの金
属線の全景が撮像できる。。既述のとおり、従来は別途
隣接して設けられ九固定のモニタテレビカメラ勢により
、半導体チップの上面を観察するということが行われて
いたが、本発明では、常にワイヤボンディング毎のパッ
ドと金属線の一対のみを観察できるととKなる。
Particularly noteworthy during the 1st v.
Hereinafter, it is also simply referred to as a TV camera) 18. Its feature is that the TV camera 918 is linked to the automatic wire bonder 16V' and can always take images directly below the capillary 17 by setting it in advance. 1
8Fi, the imaging is performed directly below it fT5°.Generally, immediately after wire bonding, the capillary 17 moves upward, so one pad that has just been bonded and one metal connected to it. A complete view of the line can be captured. . As mentioned above, in the past, the top surface of a semiconductor chip was observed using a set of nine fixed monitor television cameras installed separately adjacent to each other. If only one pair of lines can be observed, then it becomes K.

本発明は上記の41111kを有するテレビカメラ18
からの撮像信号6マを、さらに次のように処理する。第
2図は本発W!AK係るモニタ装置の原理的な構成を示
すブロック図である。テレビカメラ18からの撮像信号
Sマはメモリ回路2!に一旦スドアされる。撮像信号8
マは各ワイヤホンティング噛鯖04&バード島・1ひリ
ードC@(1全引Lt龜喧有するから、該メモリ回路2
1内てはそのストアの際に各ワイヤボンディング毎にメ
モリ領域を変える。つ壕シ、書込みアドレスの切換えを
行ううこれは制御回路22によってなされる。
The present invention provides a television camera 18 having the above-mentioned 41111k.
The 6 images of imaging signals from the 6 images are further processed as follows. Figure 2 is the original W! FIG. 1 is a block diagram showing the basic configuration of a monitor device related to AK. The image signal S from the television camera 18 is sent to the memory circuit 2! It was once suspended. Imaging signal 8
Since each wire honting has 04 & Bird Island 1 lead C @ (1 full length Lt), the memory circuit 2
1, the memory area is changed for each wire bonding at the time of storage. The control circuit 22 performs write address switching.

メモリ回路21内にストアされた撮像信号は、映像信号
Stとしてモニタテレビ23に送信される。このモニタ
テレビ23は通常のテレビであるが、表示面全体が予め
分割表示エリアの群に相当する領域に区分されている(
図中の点線で示す区分)。各分割表示エリア烏、b、c
・・・は各ワイヤボンディング毎の、前記映像信号をそ
れぞれ受けて、対応する静止画像を映し出す。この制御
も制御回路22が行う。
The image signal stored in the memory circuit 21 is transmitted to the monitor television 23 as a video signal St. This monitor television 23 is a normal television, but the entire display surface is divided in advance into areas corresponding to groups of divided display areas (
(Division indicated by the dotted line in the figure). Each divided display area crow, b, c
... receives the video signal for each wire bonding, and displays a corresponding still image. This control is also performed by the control circuit 22.

第3図の(1) 、 (b)および(C)は第2図のモ
ニタテレビ23内の任意の分割表示エリアa、bおよび
CKおける静止画像の一例をそれぞれ示す平面図であり
、各パッド12と金属線15の対の各ワイヤボンディン
グ状態が訣し出されている。パッド12と金属線15の
間の31の部分は溶けたAu線が固まった部分であり、
この形状を観察することによって、ワイヤボンディング
の良否を判定できる。320部分はチップ上の配線階で
ある。(a)のll様では31の部分が十分大でない不
良の例であるう(b)の態様では310部分の広がりは
良好であるが、金属線15の位置が偏心してお夛、中は
染不良となる。(C)の態様は理想的である。
(1), (b), and (C) of FIG. 3 are plan views showing examples of still images in arbitrary divided display areas a, b, and CK in the monitor television 23 of FIG. Each wire bonding state of the pair of metal wire 12 and metal wire 15 is shown. A portion 31 between the pad 12 and the metal wire 15 is a portion where the melted Au wire has solidified.
By observing this shape, it is possible to judge whether the wire bonding is good or bad. A portion 320 is a wiring level on the chip. In the case of (a), the part 31 is not large enough. In the case of (b), the spread of the part 310 is good, but the position of the metal wire 15 is eccentric, and the inside is dyed. It becomes defective. Embodiment (C) is ideal.

いずれKしても、上記のモニタ装置によると、各ワイヤ
ボンディング毎の状物が、全ワイヤボンディング工程の
完了後、全て同時にモニタテレビ23上に静止画像とし
て訣し出されるので、監視員は次の半導体パッケージが
搬送されてくるまでの時間内に1全パツドに関しゆっく
シと観察ができる。
In any case, according to the above-mentioned monitor device, the object for each wire bonding is displayed as a still image on the monitor television 23 at the same time after the completion of all the wire bonding processes, so that the observer can The entire package can be carefully observed within the time it takes for the semiconductor package to be delivered.

第4図は第2図の原理構成をさらに具体化した一例を示
すブロック図である1本図において、テレビカメラ18
からの信号は、ドライバ回路41を経て増幅された撮像
信号Sマとなる。撮像信号8vti7ナログ/デイジタ
ル(ム/D)変換器42によってティジタルデータとな
り、メモリ回路(フレームメモリ)21にストアされる
。たたし、このストアまでの一連の処理は常時灯われて
いる訳ではなく、所宇の撮像タインングにおいて個々に
なされる。これを行うのが撮像タイミンク指示回路22
−1である。該回路22−IFiインタフエースを介し
てホストコンビエータ(CPU)40と連係する。ホス
トコンビ島−夕40は他方、自動ワイヤボンタ′16 
(第1図)の一連の動きを指令しているから、この指令
から撮像タイミングか分る。つまり、キャピラリ17(
第1図)を、ワイヤホンディング直後に上方に引き上け
る指令が出力されたときがその撮像タイミングである。
FIG. 4 is a block diagram showing an example in which the principle configuration of FIG. 2 is further embodied.
The signal from the driver circuit 41 becomes an amplified imaging signal S. The image pickup signal 8vti7 is turned into digital data by an analog/digital (MU/D) converter 42 and stored in a memory circuit (frame memory) 21. However, the series of processing up to this store is not always performed, but is performed individually at each imaging time. This is done by the imaging timing instruction circuit 22.
-1. The circuit 22 communicates with a host combinator (CPU) 40 via an IFi interface. On the other hand, the host combination island-Yu 40 is an automatic wire bonder '16.
Since the series of movements shown in FIG. 1 are commanded, the imaging timing can be determined from this command. In other words, capillary 17 (
Immediately after the wire bonding, a command to pull the wire upward (FIG. 1) is outputted, which is the imaging timing.

メモリ回路21にディジタル化した撮像信号Sマをスト
アする際、メモリ領域を、各ワイヤホンディング毎に変
えるが、そのときのアドレス指定はアドレス指定回路2
2−2でなされる。ホストコンビエータ40は、自動ワ
イヤボンダ16に対し、lc?T5べきワイヤボンディ
ングの対象とカるパッドを次々と指定するので、この指
宇毎に、アドレス切換を行えば良い。
When storing the digitized image signal S in the memory circuit 21, the memory area is changed for each wire bonding.
It is done in 2-2. The host combinator 40 provides the automatic wire bonder 16 with lc? Since pads that are to be subjected to T5 wire bonding are specified one after another, address switching can be performed for each instruction.

各ワイヤボンディング毎のメモリ回路21内のデータは
鋏鎗信@8tとしてモニタテレビ23に与えられるが、
各静止画像の位置は各前記分割表示エリア(a 、 b
 、 c・・・)に11り当てられている。
The data in the memory circuit 21 for each wire bonding is given to the monitor television 23 as a scissors signal @8t.
The position of each still image is determined by each of the divided display areas (a, b
, c...).

仁のために表示エリア指定回路22−3が設けられる。A display area designation circuit 22-3 is provided for the display area.

異体的にはメモリ回路21において、入力胸像の1フレ
一ム分の映像を一旦記録しておくフレームメ毫す21−
1と、そのフレームメモリ21−1内の所定の領域の画
像データを順次ビデオ8ムM(ランダムアクセスメモリ
)21−2上の前記分鋼表示エリアに相当すゐ領域21
−3に書き込む手法が利用できる。
Differently, in the memory circuit 21, a frame memory 21- is used to temporarily record one frame of the image of the input bust.
1 and the image data of a predetermined area in the frame memory 21-1 are sequentially transferred to an area 21 corresponding to the division display area on the video 8M (random access memory) 21-2.
-3 can be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図社自動ワイヤボンダと本発明に係るモニタ装置の
一部を示す斜視図、第2図は本発明に係るモニタ装置の
原理的な構成を示すブロック図、#13WJの(a) 
、 (b)および(C)#第2WJ(Dモ=fifレビ
23内の任意の分割表示エリアm、bおよびCにおける
静止aidsの一例をそれぞれ示す平1iri図、第4
図は第2図の原理構成をさらに具体化した。−例を示す
ブロック図である。 11・・・半導体チップ、   12・・・パッド、1
3・・・リード、       15・・・金属線、1
6・・・自動ワイヤボンダ、17・・・キャピラリ、1
8・・・モニタテレビカメラ、 21・・・メモリば路、    23・・・モニタテレ
ビ、a、b、c  ・・・分割表示エリア。 特許出駄人 富士通株式会社 特許出願代理人 弁′埋土 青 木   朗 弁理士西舘和之 弁理士 内 Ell  幸 男 弁理士山口昭之
Fig. 1 is a perspective view showing a part of the company's automatic wire bonder and a monitor device according to the present invention, Fig. 2 is a block diagram showing the basic configuration of the monitor device according to the present invention, (a) of #13WJ
, (b) and (C) #2nd WJ (D model = fif Rev 23, Fig. 4)
The figure further embodies the principle configuration of FIG. 2. - is a block diagram illustrating an example; 11... Semiconductor chip, 12... Pad, 1
3...Lead, 15...Metal wire, 1
6...Automatic wire bonder, 17...Capillary, 1
8... Monitor TV camera, 21... Memory path, 23... Monitor TV, a, b, c... Divided display area. Patent originator Fujitsu Ltd. Patent application agent Akira Aoki Patent attorney Kazuyuki Nishidate Patent attorney Yuki Ell Male patent attorney Akiyuki Yamaguchi

Claims (1)

【特許請求の範囲】[Claims] 1、半導体チップ上に形成□され+*vIのパッドと各
骸バッドに対応する各リードとを、キャピラリを介し、
金属11によって接続する自動ワイヤボンダに協働し、
前記パッドおよび前記金属線間のワイヤボンディングの
状態を観察するためのモニタ装#において、前記自動ワ
イヤボンダと一体に連動して常に#キャピラリの直下を
撮憎するモニタテレビカメラと、誼キャピラリによって
9イヤボンデイングされた直後の各前記パッド々らびに
これに対応する前記金属線の全景を撮像した前記モニタ
テレビカメラからの撮像信号を各ワイヤボンディング毎
にメそり領域を変えてストアするメモリ回路と、該メモ
リ回路にストアされた前記撮像信号を映像信号とし各前
記9イヤボンデイング毎に対応して分割された表示エリ
アにそれぞれ対応する静止画像を表示するモニタテレビ
とを備え、該モニタテレビの表示面会体に静止して映し
出された全てのワイヤボンディングの状態を同時に観察
するようにしたことを%黴とする自動ワイヤホンダにお
りるモニタ装置。
1. Connect the +*vI pad formed on the semiconductor chip and each lead corresponding to each skeleton pad through a capillary,
cooperate with automatic wire bonder to connect by metal 11;
In the monitor equipment for observing the state of the wire bonding between the pad and the metal wire, there is a monitor television camera that works in conjunction with the automatic wire bonder to always take pictures directly under the capillary, and a monitor that is connected to the capillary for 9 years. a memory circuit that stores an image signal from the monitor television camera that captures a panoramic view of each of the pads and the metal wires corresponding to the pads immediately after bonding, changing the meridian area for each wire bonding; a monitor television that uses the imaging signal stored in a memory circuit as a video signal and displays still images corresponding to display areas divided corresponding to each of the nine ear bondings, the display panel of the monitor television; An automatic wire monitor device that is designed to simultaneously observe the status of all wire bondings displayed while standing still.
JP57051149A 1982-03-31 1982-03-31 Monitor for automatic wire bonder Pending JPS58169917A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57051149A JPS58169917A (en) 1982-03-31 1982-03-31 Monitor for automatic wire bonder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57051149A JPS58169917A (en) 1982-03-31 1982-03-31 Monitor for automatic wire bonder

Publications (1)

Publication Number Publication Date
JPS58169917A true JPS58169917A (en) 1983-10-06

Family

ID=12878757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57051149A Pending JPS58169917A (en) 1982-03-31 1982-03-31 Monitor for automatic wire bonder

Country Status (1)

Country Link
JP (1) JPS58169917A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812006A (en) * 1994-07-01 1996-01-16 Heriosu:Kk Selection of waste and device therefor
WO2015019978A1 (en) * 2013-08-09 2015-02-12 武蔵エンジニアリング株式会社 Focus adjustment method and device therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812006A (en) * 1994-07-01 1996-01-16 Heriosu:Kk Selection of waste and device therefor
WO2015019978A1 (en) * 2013-08-09 2015-02-12 武蔵エンジニアリング株式会社 Focus adjustment method and device therefor

Similar Documents

Publication Publication Date Title
JP4746841B2 (en) Manufacturing method of semiconductor integrated circuit device
US4819065A (en) Electronic endoscope apparatus
JPS58169917A (en) Monitor for automatic wire bonder
JP3106345B2 (en) Wire bonding equipment
US5579984A (en) Bonding coordinate teaching method and teaching means
JPH1032734A (en) Device and method for picking up image
JPH08114426A (en) Method and device for inspecting bending of wire
WO2019208415A1 (en) Imaging unit and method for manufacturing same
JP4892602B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2668566B2 (en) Pellet shape recognition method
JP2850641B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
JPH0576185B2 (en)
KR100348831B1 (en) Teaching method in wire bonding
JPH06265323A (en) Outer shape inspection device
JPS59144140A (en) Inspecting method of wire bonding portion
JPH0349255A (en) Sealing of semiconductor integrated circuit
JPH0220144B2 (en)
KR100348830B1 (en) Image recognition method for preventing double bonding
JP2513151Y2 (en) Bonding device
KR100362504B1 (en) Method for manufacturing chip size package
JPH04205574A (en) Pattern recognizing method
JP3356259B2 (en) Wire-bonding method
JPH02297948A (en) Bonding device
JPS6223457B2 (en)
KR100629272B1 (en) wire bonding method