JPS5816837B2 - pattern detection device - Google Patents

pattern detection device

Info

Publication number
JPS5816837B2
JPS5816837B2 JP4252779A JP4252779A JPS5816837B2 JP S5816837 B2 JPS5816837 B2 JP S5816837B2 JP 4252779 A JP4252779 A JP 4252779A JP 4252779 A JP4252779 A JP 4252779A JP S5816837 B2 JPS5816837 B2 JP S5816837B2
Authority
JP
Japan
Prior art keywords
pattern
circuit
image signal
detection
threshold processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4252779A
Other languages
Japanese (ja)
Other versions
JPS55135480A (en
Inventor
押田良忠
中川泰夫
牧平坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4252779A priority Critical patent/JPS5816837B2/en
Publication of JPS55135480A publication Critical patent/JPS55135480A/en
Publication of JPS5816837B2 publication Critical patent/JPS5816837B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

【発明の詳細な説明】 本発明は、刻印文字や半田肉盛部などの物体の表面に存
する傷、空孔なと、地表面部分とは性質を異にする表面
部分を検出し、またその表面部分のパターンを抽出する
ようにしたパターン検出装置に関するものである。
[Detailed Description of the Invention] The present invention detects scratches, holes, etc. on the surface of objects such as engraved characters and solder overlays, and other surface parts that have different properties from those on the ground surface. The present invention relates to a pattern detection device that extracts a pattern on a surface portion.

従来より物体表面に存する傷や空孔を検出するには、検
出対象の表面より検出されたパターンをしきい値処理す
ることによって2値パターンを得、この2値パターンを
適当に処理することにより傷や空孔を検出することが行
なわれているが、得られる2値パターンに目的とするパ
ターンの他に不必要なパターンが含まれる場合が多いこ
とから、傷や空孔を正確に検出することができないとい
う欠点がある。
Conventionally, in order to detect scratches and holes existing on the surface of an object, a binary pattern is obtained by thresholding the pattern detected from the surface of the object to be detected, and by processing this binary pattern appropriately. Detection of scratches and holes has been carried out, but since the resulting binary pattern often contains unnecessary patterns in addition to the desired pattern, it is difficult to accurately detect scratches and holes. The disadvantage is that it cannot be done.

本発明の目的は、検出対象物より得られた検出パターン
に不要なパターンが含まれる場合であってもその検出パ
ターン中より小孔等によるパターンを検出して小孔の欠
陥を確実に検出するとともに、更に一歩進んで小孔等の
欠陥によるパターンをも抽出し得るパターン検出装置を
得ることにある。
An object of the present invention is to detect patterns caused by small holes etc. from among the detection patterns even when unnecessary patterns are included in the detection pattern obtained from the detection target, and to reliably detect small hole defects. Another object of the present invention is to take a step further and obtain a pattern detection device capable of extracting patterns caused by defects such as small holes.

この目的のため、本発明は、入力画像信号をしきい値処
理することによって得られる2値信号としての明暗情報
と、入力画像信号を空間的に微分処理した後、シきい値
処理することによって得られた微分情報とを論理積する
ことによって小孔等の欠陥を検出する構成を特徴とする
For this purpose, the present invention provides contrast information as a binary signal obtained by thresholding an input image signal, and thresholding the input image signal after spatially differentiating it. It is characterized by a configuration in which defects such as small holes are detected by logically multiplying the obtained differential information.

ここでいう欠陥とは前述した小孔やひび割れをも含む広
義のもので、一般に欠陥が生じている部分では明るさに
急激な変化が生じるから、その急激な変化を微分処理に
よって検出すれば、確実に欠陥を検出し得るわけである
Defects here are broadly defined to include the small holes and cracks mentioned above.Generally, there is a sudden change in brightness in areas where defects occur, so if we detect this sudden change by differential processing, This means that defects can be detected reliably.

例えば小孔やひび割れは断面が凹状であるから、明るい
状態より一旦急激に暗い状態となった後再び明るい状態
に戻るから、この旨を検出すれば小孔やひび割れを検出
し得るものである。
For example, since small holes and cracks have a concave cross section, they suddenly turn from a bright state to a dark state and then return to a bright state, so if this is detected, small holes and cracks can be detected.

また、本発明は、パターン発生順にラベルが付された孤
立パターンを含む2進化パターン画像をメモリ手段より
記憶順に読み出す一方、この読出に同期して入力画像信
号を微分処理した後しきい値処理して微分情報を得るよ
うにし、孤立パターンが読み出されている最中に微分情
報が得られたときはその孤立パターンを欠陥によるパタ
ーンとして抽出する構成を特徴とするものである。
Further, the present invention reads binary pattern images including isolated patterns labeled in the order of pattern occurrence from the memory means in the order in which they are stored, and in synchronization with this readout, performs differential processing on the input image signal and then performs threshold processing. The present invention is characterized by a configuration in which the differential information is obtained by using the isolated pattern, and when the differential information is obtained while the isolated pattern is being read out, the isolated pattern is extracted as a pattern due to a defect.

以下、本発明を添付図により説明する。The present invention will be explained below with reference to the accompanying drawings.

まず、第1図〜第3図に従ってその周辺技術について説
明する。
First, the peripheral technology will be explained according to FIGS. 1 to 3.

第1図は、検出対象としてのプリント板への部品挿入後
の半田付面形状を示したものである。
FIG. 1 shows the shape of a soldering surface after a component is inserted into a printed circuit board to be detected.

図示の如くプリント板に挿入された部品のピン1,2の
周囲には半田肉盛部3が電気的接続媒体として存するが
、この半田肉盛部3に小孔4やひび割れ5が発生してい
る場合、これらは半田肉盛部3の信頼性を左右するもの
であるから、欠陥として可能な限り事前に検出しておく
ことが必要となる。
As shown in the figure, a solder overlay 3 exists as an electrical connection medium around the pins 1 and 2 of the component inserted into the printed board, but small holes 4 and cracks 5 occur in this solder overlay 3. If there are any defects, they affect the reliability of the solder build-up portion 3, so it is necessary to detect them as defects in advance as much as possible.

これらの小孔4やひび割れ5を検出するには例えば第2
図に示す如くにして行なわれる。
To detect these small holes 4 and cracks 5, for example, the second
This is done as shown in the figure.

即ち、検出対象物80表面を結像レンズ7を介し検出器
としてのTVカメラ6により撮像し、撮像信号を信号処
理回路11にてしきい値処理することによって2位パタ
ーンとし、この2値パターンをTVモニタ12に表示さ
せることにより行なわれる。
That is, the surface of the object to be detected 80 is imaged by the TV camera 6 as a detector through the imaging lens 7, and the imaged signal is subjected to threshold processing in the signal processing circuit 11 to form a second pattern, and this binary pattern is This is done by displaying on the TV monitor 12.

この場合検出対象物8表面は一様な明るさに照明されて
いることが好ましい。
In this case, it is preferable that the surface of the detection target 8 be illuminated with uniform brightness.

これは、検出対象物8が半田肉盛部3の如く光沢表面を
もつものであってもそのように照明すれば、比較的均質
なパターンが検出され得るからである。
This is because even if the object to be detected 8 has a glossy surface like the solder overlay portion 3, if it is illuminated in this way, a relatively homogeneous pattern can be detected.

一様照明は例えば図示の如くリング状光源7と拡散板1
0による。
For example, uniform illumination can be achieved by using a ring-shaped light source 7 and a diffuser plate 1 as shown in the figure.
By 0.

このようにして検出されたパターンを計数処理すること
によってその良否を判定する場合、その除行なわれるの
がしきい値処理である。
When determining the quality of a pattern detected in this manner by performing counting processing, threshold processing is performed.

ここでのしきい値処理とは固定しきい値、浮動型しきい
値あるいはヒストグラム修飾による可変しきい値などに
よるものも含み、このようなしきい値処理によって検出
対象物8の2値パターンを得るものである。
The threshold processing here includes those using a fixed threshold, a floating threshold, or a variable threshold based on histogram modification, and by such threshold processing, a binary pattern of the detection target 8 is obtained. It is something.

第3図はそのようにして得られた2値パターンの例であ
り、撮像信号のレベルが大きい部分は空白部として、ま
た小さい部分は斜線部として示したものである。
FIG. 3 shows an example of a binary pattern obtained in this manner, in which portions where the level of the imaging signal is high are shown as blank areas, and portions where the level of the imaging signal is low are shown as hatched areas.

検出対象物8を第1図図示の半田付面とした場合、図示
の如く一般に半田肉盛部3は空白部パターンとして、小
孔4やひび割れ5は斜線部パターン15,16として得
られる。
When the detection target 8 is the soldering surface shown in FIG. 1, the solder build-up portion 3 is generally obtained as a blank pattern, and the small holes 4 and cracks 5 are obtained as diagonal line patterns 15 and 16, as shown.

が、この他ピン1,2上部が滑らかな水平面であったり
、ピン1,2間中央部の半田盛部が水平面である場合に
はそれらの部分も斜線部パターン13゜14.17とし
て得られる。
However, if the tops of the pins 1 and 2 are smooth horizontal surfaces, or if the solder mound at the center between the pins 1 and 2 is a horizontal surface, those portions can also be obtained as the diagonal line pattern 13° 14.17. .

これは、半田付面は一様な明るさに照明されるようには
されているが、ピン1,2上部には結像レンズ7が位置
していることから、結像レンズ7の方向からの照明光が
存しないことによる。
This is because the soldering surface is illuminated with uniform brightness, but since the imaging lens 7 is located above the pins 1 and 2, it is difficult to see from the direction of the imaging lens 7. This is because there is no illumination light.

この例の場合は図示の如くの照明方式を採っているが、
半田肉盛部のような光沢表面をもつ物体を対象とする場
合は、他の照明方式によっても本来空白部パターンとし
て得られる部分が斜線部パターンとして得られ、同様な
問題を生じる。
In this example, the lighting method shown in the diagram is used.
When an object with a glossy surface such as a solder build-up part is to be targeted, a similar problem arises in that even with other illumination methods, a portion originally obtained as a blank pattern is obtained as a diagonal line pattern.

即ち、小孔4やひび割れ5に対応する斜線部パターン1
5.16は本来検出されるべくして検出されるものであ
るが、斜線部パターン13.14.17は不本意ながら
検出された不要なものであるから、不要な斜線部パター
ンを小孔やひび割れなどによるものと誤まるおそれがあ
る。
That is, the hatched pattern 1 corresponds to the small hole 4 and the crack 5.
5.16 is detected as it should be, but the hatched patterns 13, 14, and 17 are unnecessary ones that were detected inadvertently, so unnecessary hatched patterns are replaced with small holes or There is a risk that it may be mistaken for cracks, etc.

次に本発明の実施例について、第4図〜第16図により
説明する。
Next, embodiments of the present invention will be described with reference to FIGS. 4 to 16.

まず、第4図より説明すれば、これは検出パターン内に
欠陥によるパターンが存するか否かを検出する際に用い
られる一例でのパターン検出装置の構成を示したもので
ある。
First, referring to FIG. 4, this shows the configuration of an example of a pattern detection device used to detect whether or not a pattern due to a defect exists in a detection pattern.

この図において1スイ一プ分信号遅延回路18.4×4
絵素検出ウィンド19、差分回路20,20’、絶対値
回路21.21’、最大値抽出回路22およびしきい値
処理回路23は入力画像信号を微分処理して勾配を検出
するためのものであり、しきG゛値処理回路22からは
微分出力の絶対値が一定し上の大きさである場合に限り
パルス信号が出力される。
In this figure, the signal delay circuit for one sweep is 18.4 x 4.
The picture element detection window 19, the difference circuits 20 and 20', the absolute value circuits 21 and 21', the maximum value extraction circuit 22, and the threshold processing circuit 23 are for differentially processing the input image signal and detecting the gradient. The threshold G value processing circuit 22 outputs a pulse signal only when the absolute value of the differential output is constant and has an upper magnitude.

但し、このパルス信号は欠陥によるパターンを検出した
場合にのみ出力されるものではなく明暗情報も考慮され
るべきである。
However, this pulse signal is not output only when a pattern due to a defect is detected, and brightness information should also be taken into consideration.

しきい値処理回路24は入力画像信号をしきい値処理し
て2僅化明暗情報を得るためのもので、この2値化明暗
情報と前述のパルス信号とをアンド回路25で論理積す
ることによって初めて欠陥によるパターン検出が可能と
なるものである。
The threshold processing circuit 24 performs threshold processing on the input image signal to obtain binary contrast information, and the AND circuit 25 performs a logical product of this binary contrast information and the pulse signal described above. This makes it possible to detect patterns based on defects for the first time.

ここで主な各回路部分を詳細に説明すれば以下のようで
ある。
Here, each main circuit part will be explained in detail as follows.

先ずしきい値処理回路24は既に述べた如く入力画像信
号を2値化明暗情報に変換するためのものであるが、検
出されるべき欠陥によるパターンに相当する信号レベル
が他のパターンに相当するそれよりも高い場合、入力画
像信号のレベルがしきい値vT1以上のとき出力の論理
状態をII 、 II (いわゆるバイレベル状態)に
、しきい値VTtよりも小さいときは出力の論理状態な
0 (いわゆるローレベル状態)とするものである。
First, as mentioned above, the threshold processing circuit 24 is for converting the input image signal into binary brightness information, and the signal level corresponding to a pattern due to a defect to be detected corresponds to another pattern. If the level of the input image signal is higher than the threshold value vT1, the output logic state is set to II, II (so-called bi-level state), and when it is lower than the threshold value VTt, the output logic state is set to 0. (so-called low level state).

また、検出されるべき欠陥によるパターンに相当する信
号レベルが他のパターンに相当するそれよりも低い場合
は以上の出力論理状態は逆になるようにする。
Further, when the signal level corresponding to the pattern due to the defect to be detected is lower than that corresponding to other patterns, the above output logic state is reversed.

次に入力画像信号の微分処理について説明すれば、入力
画像信号は1スイ一プ分遅延回路18の出口では正確に
1スイ一プ分遅延されているが、この信号は現在入力さ
れている入力画像信号とともに4×4絵素検出ウインド
19に入力される。
Next, explaining the differential processing of the input image signal, the input image signal is delayed by exactly one sweep at the output of the delay circuit 18 by one sweep, but this signal is delayed by the current input signal. It is input to the 4×4 pixel detection window 19 together with the image signal.

この4×4絵素検出ウインド19は第6図に示す如く4
つのレジスタ19o〜193よりなり、遅延に係る入力
画像信号と現在入力されている画像信号は対応するレジ
スタを順次シフトされるが、その際レジスタ19o〜1
93に対応する各絵素の信号レベルをそれぞれV。
This 4×4 pixel detection window 19 has 4 pixels as shown in FIG.
The input image signal related to the delay and the currently input image signal are sequentially shifted through the corresponding registers.
The signal level of each picture element corresponding to 93 is V.

−v3としてlV2 Vol 、lvt VS2の
演算処理が差分回路20,20’、絶対値回路21.2
1’によって実行される。
−v3, lV2 Vol, lvt VS2 calculation processing is performed by difference circuits 20, 20' and absolute value circuits 21.2
1'.

この処理が微分処理であり、絶対値回路21.21’よ
り出力される2つの微分値のうち犬なるものを最大値抽
出回路22で抽出した後しきい値処理回路23において
しきい値vT2で処理するものである。
This process is a differential process, and after the maximum value extracting circuit 22 extracts the dog out of the two differential values output from the absolute value circuits 21 and 21', the threshold value processing circuit 23 uses a threshold value vT2. It is something to be processed.

最大値抽出回路22は例えば第5図に示す如く2つの微
分値を比較回路26で比較し、その比較出力にもとづき
ゲート制御回路27がゲート回路28.28’の何れか
一方を開くように制御することによって、オア回路29
からは常に犬なる微分値が出力されるように構成される
The maximum value extraction circuit 22 compares two differential values using a comparison circuit 26, as shown in FIG. By doing, the OR circuit 29
is configured so that a dog differential value is always output.

この最大値抽出回路22からの出力をしきい値処理回路
23でしきい値処理するが、ここでのしきい値処理は例
えばしきい値VT2T2以上れば出力状態は論理 1
に、また、しきい値VT2よりも小さい場合は出力論理
状態は Oであるようにされる。
The output from the maximum value extraction circuit 22 is subjected to threshold processing in the threshold processing circuit 23, and the threshold processing here is such that, for example, if the threshold value VT2T2 or more, the output state is logic 1.
Furthermore, if the threshold value VT2 is smaller than the threshold value VT2, the output logic state is set to O.

したがって、アンド回路25でしき・い値処理回路23
,24の出力を論理積すれば、それらの出力がともに論
理 1 である場合に限りアンド回路25からは論理・
1 の出力が得られるから、この出力論理状態をもっ
て欠陥によるパターンの存在を検出し得るものである。
Therefore, the AND circuit 25
, 24, the AND circuit 25 outputs a logic signal only when both outputs are logic 1.
Since an output of 1 is obtained, the existence of a pattern due to a defect can be detected using this output logic state.

ところで以上述べた微分処理は最も単純な空間微分処理
であり、最大値抽出に係る微分値Vはv=Max(1v
o−V21 、 IVl−VS2 ) として表現で
きるが、空間微分としては以上の他に各種差分法、エツ
ジオペレータがあるが、何れによってもよいことは勿論
である。
By the way, the differential processing described above is the simplest spatial differential processing, and the differential value V related to maximum value extraction is v=Max(1v
o-V21, IVl-VS2) However, in addition to the above, there are various difference methods and edge operators for spatial differentiation, and it goes without saying that any of them may be used.

また、しきい値処理回路23.24においてしきい値V
T2 t VT□は外部から固定的に与えられているが
、これに限定されることなく入力画像信号そのものより
しきい値を決定する浮動型しきい値処理や入力画面のヒ
ストグラムを求め、これよりしきい値を決定するように
してもよい。
Further, in the threshold processing circuits 23 and 24, the threshold value V
Although T2 t VT□ is fixedly given from the outside, it is not limited to this, but it can be performed by using floating threshold processing that determines the threshold value from the input image signal itself, or by obtaining the histogram of the input screen, and from this. A threshold value may also be determined.

更にしきい値処理におけるしきい値を一種類だけではな
く2種類用いて処理してもよい。
Furthermore, the threshold processing may be performed using two types of thresholds instead of only one type.

例えばしきい値vT1の代りにしきい値VTIL +
VTtHを用意し、入力画像信号のレベルをVとした場
合vT1L<v<vTlHの場合出力論理状態をII
I IIに、これ以外の場合はII OI+とするしき
い値処理であってもよい。
For example, instead of the threshold value vT1, the threshold value VTIL +
When VTtH is prepared and the level of the input image signal is V, if vT1L<v<vTlH, the output logic state is set to II.
In other cases, threshold processing may be performed such that the threshold value is set to I II, and II OI+ in other cases.

さて、第7図a −cにより本発明をより具体的に説明
する。
Now, the present invention will be explained in more detail with reference to FIGS. 7a to 7c.

先ず第7図aは半田肉盛部3に小孔4が空孔として存し
ている場合を示し、曲線30は小孔4を横切る状態で1
スイ一プ分の画像信号を検出する位置であり、第7図す
はその曲線30位置での断面を示す。
First, FIG. 7a shows the case where the small hole 4 exists as a hole in the solder build-up part 3, and the curve 30 crosses the small hole 4.
This is the position where the image signal for one sweep is detected, and FIG. 7 shows a cross section at the curve 30 position.

この場合曲線30の検出位置に対する画像信号aは第1
図Cに示す如くピン1,2上部面、ピン1,2間中央部
、小孔4に対してはレベルが小さなものとして得られ、
特に小孔4部分では明るさが急激に変化することから、
画像信号aのレベルもまた急激に変化することになる。
In this case, the image signal a for the detection position of the curve 30 is the first
As shown in Figure C, the upper surface of pins 1 and 2, the center between pins 1 and 2, and the small hole 4 are obtained with a small level
Especially in the small hole 4 part, the brightness changes rapidly.
The level of image signal a will also change rapidly.

明るさが急激に変化する部分はピン1近傍でもみられる
から、画像信号aを微分して空間微分信号Cを荀だ後し
きい値TT2でしきい値処理すれば、しきい値処理回路
23での出力dは図示の如くなる。
A portion where the brightness changes rapidly can also be seen near pin 1, so if the image signal a is differentiated and the spatially differentiated signal C is calculated, threshold processing is performed using the threshold value TT2, the threshold processing circuit 23 The output d at is as shown in the figure.

即ち、ピン1近傍、小孔4に対しては論理II I I
fの出力状態が得られるものである。
That is, for the small hole 4 near pin 1, the logic II
The output state of f can be obtained.

このうち小孔4に対する論理II I Ifの出力状態
は得られるべくして得られたものであるが、ピン1近傍
に対するそれは不本意ながら得られたものであるから、
消去することが必要となる。
Among these, the output state of logic II I If for small hole 4 was obtained as expected, but that for the vicinity of pin 1 was obtained inadvertently.
It will be necessary to erase it.

一方、画像信号aに対するしきい値処理回路24の出力
すは図示の如くになるから、これを用いてピン1近傍に
対する論理II I Ifの出力状態を消去し得る。
On the other hand, since the output of the threshold processing circuit 24 for the image signal a is as shown in the figure, it is possible to use this to erase the output state of the logic II If for the vicinity of pin 1.

画像信号aは小孔4に対してはそのレベルが小さく、し
かも小孔4近傍でのレベル変化が大きいとの前提でしき
い値処理回路23.24の出力d、bをアンド回路25
で論理積すれば、アンド回路25からは不要な論理“1
′′の出力状態が消去されたものが出力されるから、ア
ンド回路25より論理1111′の状態が出力されれば
、これをもって直ちに小孔4の存在を検出し得るもので
ある。
On the premise that the image signal a has a low level relative to the small hole 4 and that the level change near the small hole 4 is large, the outputs d and b of the threshold processing circuits 23 and 24 are processed by the AND circuit 25.
If the AND circuit 25 performs logical product, unnecessary logic "1"
Since the output state with the output state '' erased is output, if the AND circuit 25 outputs the state of logic 1111', the presence of the small hole 4 can be detected immediately.

第8図a、bは、以上の説明を2次元的に説明するため
のものである。
FIGS. 8a and 8b are for two-dimensionally explaining the above explanation.

この場合の検出対象パターンは第3図図示のものと同一
であり、2値パターンの境界は破線表示されている。
The pattern to be detected in this case is the same as that shown in FIG. 3, and the boundaries of the binary patterns are indicated by broken lines.

第8図aに示す如くしきい値処理回路23の出力のうち
、論理状態が1“°である部分を黒色パターン31〜3
4(本例ではピン2近傍にも明るさが急激に変化する部
分があると想定)として示す。
As shown in FIG. 8a, of the output of the threshold processing circuit 23, the portion whose logic state is 1"° is used as the black pattern 31 to 3.
4 (in this example, it is assumed that there is also a portion near pin 2 where the brightness changes rapidly).

これからも判るようにひび割れ5や小孔4に対応する異
色パターン32.31の他にピン1,2近傍部分も異色
パターン33.34として検出されるが、この第8図a
と第3図図示のパターンの一致部分を抽出すれば、第8
図すに示す如く目的とするひび割れ5や小孔4に対応す
る黒色パターンのみが抽出され得るものである。
As can be seen, in addition to the unique color pattern 32.31 corresponding to the crack 5 and small hole 4, the area near the pins 1 and 2 is also detected as a unique color pattern 33.34, which is shown in Fig. 8a.
If we extract the matching part of the pattern shown in Figure 3, we get the 8th
As shown in the figure, only the black patterns corresponding to the target cracks 5 and small holes 4 can be extracted.

なお、第8図aで明らかなように空間微分処理後の2値
パターンに拡大処理を施すことによりピンのように2値
パターンとして検出され、かつその近傍で勾配が大きく
変化するパターンを抽出することも可能であるが、この
種の拡大処理やノイズ除去処理などはすべて本発明では
勾配検出の一部と考えている。
As is clear from Figure 8a, by enlarging the binary pattern after the spatial differentiation process, we can extract patterns that are detected as binary patterns like pins and whose gradients change greatly in the vicinity. However, in the present invention, all of these types of enlargement processing, noise removal processing, etc. are considered to be part of gradient detection.

以上説明したようにしてひび割れや小孔などの欠陥の存
否を検出することができるが、その検出は欠陥の存否の
みである。
As explained above, the presence or absence of defects such as cracks and small holes can be detected, but the detection is limited to the presence or absence of defects.

しかしながら、何等かの欠陥が存する場合その欠陥が如
何なるパターン形状であるかを把握し得れは何かと便利
である。
However, if there is any defect, it is convenient to be able to grasp the pattern shape of the defect.

第9図より第16図は、欠陥のパターン形状を抽出する
例を示したものである。
FIG. 9 to FIG. 16 show an example of extracting the pattern shape of a defect.

先ず第9図より説明すれば、これは検出パターン内に存
する欠陥によるパターンを抽出する際に用いられる一例
でのパターン検出装置の構成を示したものである。
First, referring to FIG. 9, this shows the configuration of an example of a pattern detection device used when extracting a pattern due to a defect existing in a detection pattern.

図示の如く第4図図示の構成を殆んどそのまま利用し、
新たに信号切替回路35、多値メモリ36、ラベリング
回路3γ、オーバラップ検出回路38、ラベル保持レジ
スタ39およびパターン抽出回路40を図示の如く追加
して構成されるものであり、この他以上の各回路を制御
するシーケンス制御回路が各回路に接続されるが、図の
簡単化のために図には示されていない。
As shown in the figure, the configuration shown in Figure 4 is used almost as is,
It is constructed by newly adding a signal switching circuit 35, a multi-level memory 36, a labeling circuit 3γ, an overlap detection circuit 38, a label holding register 39, and a pattern extraction circuit 40 as shown in the figure. A sequence control circuit for controlling the circuits is connected to each circuit, but is not shown in the figure for simplicity.

ここで入力画像信号が再現性を有しているとの前提に立
って回路動作の概要を説明すれば、入力画像信号は信号
切替回路35、しきい値処理回路24を介して多値メモ
リ36に2値化パターン画像として蓄えられるようにす
る。
Here, to explain the outline of the circuit operation on the assumption that the input image signal has reproducibility, the input image signal is passed through the signal switching circuit 35 and the threshold processing circuit 24 to the multi-value memory so that it can be stored as a binarized pattern image.

この後ラベリング回路39によって2値化パターン画像
に含まれる各々のパターンの連結性を検出し、各孤立パ
ターンにはパターン発生順位、即ち、ラベルが付され、
その結果は多値メモリ36に貯えられるようにする。
After that, the labeling circuit 39 detects the connectivity of each pattern included in the binarized pattern image, and each isolated pattern is given a pattern occurrence order, that is, a label.
The result is stored in the multilevel memory 36.

このような状態で信号切替回路35を切り替え、既に説
明した如くにしてしきい値処理回路23より入力画像信
号の微分情報を抽出するとともに、これに同期して多値
メモリ36より2値化パターン画像を記憶順に読み出す
ようにし、もしも微分情報とラベル付されている絵素が
同時に出力されていることをオーバラップ検出回路38
が検出したときは、そのラベルをラベル保持レジスタ3
9に保持させる。
In this state, the signal switching circuit 35 is switched, and the differential information of the input image signal is extracted from the threshold processing circuit 23 as described above, and in synchronization with this, the binarized pattern is extracted from the multilevel memory 36. Images are read out in the order in which they are stored, and if picture elements labeled with differential information are output at the same time, an overlap detection circuit 38
is detected, the label is stored in label holding register 3.
Hold it at 9.

このラベル保持レジスタ39は第10図に示す如く実際
には複数用意されており、パターン抽出回路40が動作
すれば多値メモリ36上のパターンのラベルである入力
レジスタ41の内容とラベル保持レジスタ39の内容と
の一致、不一致が一致回路42によって検出され、ラベ
ルがラベル保持レジスタ39の内容の何れかと一致した
場合一致検出出力がオア回路43を介して出力レジスタ
45に対してセット入力となることから、入力レジスタ
41の内容であるラベルが出力レジスタ45にセットさ
れることになり、抽出パターンとして出力されるように
なる。
A plurality of label holding registers 39 are actually prepared as shown in FIG. The matching circuit 42 detects a match or mismatch with the contents of the label holding register 39, and if the label matches any of the contents of the label holding register 39, the match detection output becomes a set input to the output register 45 via the OR circuit 43. Therefore, the label that is the content of the input register 41 is set in the output register 45, and is output as an extracted pattern.

しかシー7、何れにも一致しない場合は不一致検出出力
がインバータ回路44を介して出力レジスタ45にリセ
ット入力として入力されるから、出力レジスタ45の内
容はクリアされることになる。
However, if there is no match with any of the values, the mismatch detection output is input as a reset input to the output register 45 via the inverter circuit 44, so that the contents of the output register 45 are cleared.

このように欠陥をパターンとして抽出することが可能で
あるが、以上の説明からも明かなように入力画像信号が
再現性を有しているとの前提に立って本発明は考えられ
るものである。
Although it is possible to extract defects as a pattern in this way, as is clear from the above explanation, the present invention can be conceived on the premise that the input image signal has reproducibility. .

さて、ラベリング回路37について詳細に説明する。Now, the labeling circuit 37 will be explained in detail.

ラベリング回路37は2値パターンの連結性を検出する
ことによって、各孤立パターン毎に固有の値、即ち、ラ
ベルを付すためのものである。
The labeling circuit 37 is for attaching a unique value, that is, a label, to each isolated pattern by detecting the connectivity of binary patterns.

このラベリング回路は専用の論理回路、汎用的論理回路
側れであってもよく周知の組合せで実現可能であり、そ
の機能を明確にする必要はあっても特にその回路構成を
例示する必要はないものである。
This labeling circuit can be realized by a well-known combination of either a dedicated logic circuit or a general-purpose logic circuit, and there is no need to specifically illustrate its circuit configuration, although it is necessary to clarify its function. It is something.

ラベリング回路による処理は第11図に示す如く2つに
大別され、各々1回多値メモリ36上を全面スイープす
る必要がある。
The processing by the labeling circuit is roughly divided into two as shown in FIG. 11, and each requires sweeping the entire surface of the multilevel memory 36 once.

このうち第1の処理は部分ラベル付けとラベルテーブル
の作成であるが、これに先立ってラベルテーブルのゼロ
クリアとラベルテーブルのポインタPNTのゼロ設定が
行なわれる。
The first process is partial labeling and creation of a label table, but prior to this, the label table is cleared to zero and the label table pointer PNT is set to zero.

なお、ここでいう部分ラベル付けとは各孤立パターンを
その形状により1つまたは複数の部分に分割して異なる
ラベルを付すことを意味する。
Note that partial labeling here means dividing each isolated pattern into one or more parts depending on its shape and attaching different labels to the parts.

また、ラベルテーブルとは1つの孤立パターンに部分ラ
ベル付けによって複数の異なるラベルが付された都合、
これらラベルの接続関係を示すテーブルである。
In addition, a label table is used because multiple different labels are attached to one isolated pattern by partial labeling.
This is a table showing the connection relationship between these labels.

更にポインタPNTに関しては2値画像をシーケンシャ
ルに走査し順次第1の処理を行なう際、即ち、検出され
るパターン順に1.2.3・・・といった具合に部分ラ
ベル付けするとき、シーケンシャル処理の途中において
その瞬間のパターンに付されるべきラベルの値をポイン
タPNTが有するようになっている。
Furthermore, regarding the pointer PNT, when scanning a binary image sequentially and performing processing 1 in order, that is, when labeling parts in the order of detected patterns such as 1, 2, 3, etc., in the middle of sequential processing. The pointer PNT has the value of the label to be attached to the pattern at that moment.

以下、第14図左下の具体的パターン例について動作内
容を説明する。
The operation contents will be described below with respect to the specific pattern example shown in the lower left of FIG. 14.

先ず第13図aは多値メモリ36内の2値パターンの例
を示し、パターン存在部分はII I IIとして、他
の部分は空白として表示したものである。
First, FIG. 13a shows an example of a binary pattern in the multivalued memory 36, in which the pattern existing portion is displayed as II II II, and the other portions are displayed as blank.

また、第13図すはラベルテーブルを示し、第1の処理
の前には初期設定としてラベルテーブルのラベルの接続
関係を示す欄L(i)はゼロクリアされている。
Further, FIG. 13 shows a label table, and before the first process, the column L(i) indicating the connection relationship of labels in the label table is cleared to zero as an initial setting.

パターンの連結性の検出は第12図に示す如く0,2〜
5の番号が付された絵素よりなる検出ウィンドによって
行なわれ、0の絵素を着目絵素として2〜5の絵素の近
傍絵素パターンを判定するようにして行なわれる。
Detection of pattern connectivity is performed from 0,2 to 0, as shown in Figure 12.
This is carried out using a detection window consisting of picture elements numbered 5, and the neighboring picture element patterns of picture elements 2 to 5 are determined using the picture element 0 as the picture element of interest.

検出ウィンドは2値パターン画像内をシーケンシャルに
走査する。
The detection window sequentially scans within the binary pattern image.

即ち、多値メモリ内の画面を左側から右側にスイープし
ながら上側から下側へステップ状に画面全体を走査する
ものである。
That is, the entire screen is scanned stepwise from the top to the bottom while sweeping the screen in the multilevel memory from left to right.

そして走査中の各瞬間において着目絵素について第14
図図示の木構造の決定論理に従って着目絵素へ新しい値
■。
Then, at each moment during scanning, the 14th
New value ■ to the pixel of interest according to the decision logic of the tree structure shown in the figure.

(VQ ;着目絵素の新しい値)を書き込み、必要に応
じテーブルへの記入、ポインタPNTの更新が行なわれ
る。
(VQ; new value of the picture element of interest) is written, entries are made in the table, and the pointer PNT is updated as necessary.

ここで第14図図示の決定論理について簡単に説明すれ
ば、■0゜■2〜■5はそれぞれ第12図に示した検出
ウィンドの0.2〜5の絵素の値を、V□は既に述べた
如く着目絵素の新しい値、即ちその絵素のラベルを、r
TABLEJは第14図左下のラベルテーブルへの書込
処理を、示している。
Here, to briefly explain the decision logic shown in FIG. 14, ■0゜■2 to ■5 are the values of picture elements 0.2 to 5 of the detection window shown in FIG. 12, respectively, and V□ is As already mentioned, the new value of the picture element of interest, that is, the label of that picture element, is expressed as r
TABLEJ shows the writing process to the label table at the bottom left of FIG. 14.

[TABLEj 処理は第14図でTABLE(V2.
V5)あるいはTABLE(V2.V4) と表現さ
れているが、これは第15図においてTABLE(Vl
、V2)と表現したとき■1と■2を引数として使用す
ることを意味する。
[TABLEj processing is shown in FIG.
V5) or TABLE (V2.V4), but this is expressed as TABLE (Vl) in Figure 15.
, V2) means that ■1 and ■2 are used as arguments.

また、第14図および第15図において、長円は判定を
、長方形枠は各種処理を、長円から左下方向へ延びる矢
印は判定条件が成立した場合を、右下方向へ延びる矢印
は判定条件が成立しない場合を、各種処理中の左向き小
矢印、例えばA+−BはAの値がBの値に更新されるこ
とを示す。
In addition, in Figures 14 and 15, ellipses indicate judgments, rectangular frames indicate various processes, arrows extending from the ellipse to the lower left indicate the case when the judgment conditions are met, and arrows extending to the lower right indicate the judgment conditions. If this does not hold true, a small leftward arrow during various processes, for example A+-B, indicates that the value of A is updated to the value of B.

第13図a図示のパターン例でパターンが存在しない部
分はそのままV。
In the pattern example shown in FIG. 13a, the portions where no pattern exists are V as they are.

はOとなる。しかし、検出ウィンドを左側から右側へ、
上側から下側へ走査し、十字状パターン46上部の“1
゛部分位置にくると、VO、V2〜■5の値は全て0で
あるので、第14図左下の処理、即ち、ポインタPNT
が更新されて1となり、voはポインタPNTの値、即
ち1となる。
becomes O. However, if you change the detection window from left to right,
Scan from the upper side to the lower side and select “1” at the top of the cross-shaped pattern 46.
When the ``partial position'' is reached, the values of VO, V2 to ``5'' are all 0, so the process shown in the lower left of FIG.
is updated to 1, and vo becomes the value of pointer PNT, that is, 1.

更に検出ウィンドによる走査を続行して十字状パターン
46左端部の1“部分位置にくると、■2=1、V3=
V4=V5=Oとなるので第14図より■0←■2とな
り、voの値は1となる。
Furthermore, when the scanning by the detection window continues and the position reaches the 1" portion of the left end of the cross-shaped pattern 46, ■2=1, V3=
Since V4=V5=O, from FIG. 14, ■0←■2, and the value of vo becomes 1.

このような処理を続行すれば、十字状パターン46は全
て1にラベル付けされることになる。
If such processing continues, all the cross-shaped patterns 46 will be labeled as 1.

この後更に走査を続行し、凹状パターン47左端上部の
1“部分位置にくると、■2〜■5は全て0であるので
第14図左下の処理、即ち、ポインタPNTが更新され
て2となり、v(1は2となる。
After this, the scanning is further continued and when it reaches the 1" portion position at the upper left end of the concave pattern 47, all of ■2 to ■5 are 0, so the process shown in the lower left of FIG. 14, that is, the pointer PNT is updated and becomes 2. , v(1 becomes 2.

更に凹状パターン47右端上部の11“部分位置にくる
と、ポインタPNTが更新され、v□は3となる。
Further, when the pointer PNT reaches the 11" position at the upper right end of the concave pattern 47, the pointer PNT is updated and v□ becomes 3.

以下同様な走査を続行して凹状パターン47の右下コー
ナから1絵素左にくると、V5=2 、V2=3となり
、このとき第14図右端の処理として処理[PABLE
J が動作し、ラベルテーブルL(3)が2となり、ま
た、■oは2となる以下同様な走査を続ければ第1の処
理は終了するが、このとき多値メモリ36内のパターン
は第13図Cに示すごとく部分ラベル付けが完了した状
態となっており、また、テーブルは第13図dに示す如
<L(3)=2となっており、これはラベル3が2とつ
ながっていることを示している。
When the same scanning is continued and one picture element is left from the lower right corner of the concave pattern 47, V5=2 and V2=3, and at this time, the process [PABLE
J operates, label table L(3) becomes 2, and ■o becomes 2.If the same scanning is continued, the first process ends, but at this time, the pattern in the multi-level memory 36 becomes 2. Partial labeling has been completed as shown in Figure 13C, and the table is <L(3)=2 as shown in Figure 13D, which means that label 3 is connected to 2. It shows that there is.

次に第2の処理では第16図に示すところの処理が行な
われる。
Next, in the second process, the process shown in FIG. 16 is performed.

即ち、着目絵素がOでないときそのラベルテーブルを参
照しL(VO)がOの場合はV。
That is, when the pixel of interest is not O, its label table is referred to, and when L(VO) is O, it is V.

の値は■0の値となるようにされる。The value of is made to be the value of ■0.

即ち、値は変化しない。That is, the value does not change.

また、L(VO)がOでない場合■0の値をL(VO)
とし、再びL(VO)がOかどうかが判定される。
Also, if L(VO) is not O, ■ the value of 0 is L(VO)
Then, it is determined whether L(VO) is O again.

0ならば何もせず、0でなければその値を■0とする。If it is 0, do nothing; if it is not 0, set the value to ■0.

この処理が繰り返されるものである。This process is repeated.

例えば第13図Cで■0=3のときは第13図dに示す
ラベルテーブルを参照してL(3)=2であるから■。
For example, in FIG. 13C, when ■0=3, refer to the label table shown in FIG. 13D and find that L(3)=2.

の値を2に変更する。L(2)−〇であるから、これ以
上は変更されないものである。
Change the value to 2. Since L(2)-0, no further changes are made.

このような処理を画面全面に実施すれば、第13図eに
示す如くにしてラベリングが完了されることになるもの
である。
If such processing is performed on the entire screen, labeling will be completed as shown in FIG. 13e.

以上説明したように本発明は、入力画像信号をしきい値
処理することによって得られる2値信号の明暗情報と、
その入力画像信号を空間的に微分処理することによって
得られる微分情報とを論理積することにより検出対象の
表面に存する小孔等の欠陥を検出し、また−歩進んで予
め明暗情報が2値化パターン画像として記憶されている
メモリ手段よりその2値化パターン画像を記憶順に読み
出すようにする一方、この読出に同期して入力画像信号
より微分情報を得るようにし、微分情報が得られた時点
で同時に読出中に係る2値化パターン画像が孤立パター
ンであるときは、その孤立パターンを小孔等の欠陥によ
るパターンとして抽出するようにしたものである。
As explained above, the present invention provides brightness information of a binary signal obtained by thresholding an input image signal,
Defects such as small holes existing on the surface of the detection target are detected by logically multiplying the input image signal with the differential information obtained by spatially differentiating the input image signal. The binarized pattern images are read out from the memory means in the order in which they are stored as converted pattern images, and differential information is obtained from the input image signal in synchronization with this readout, and the time point at which the differential information is obtained. At the same time, when the binarized pattern image being read out is an isolated pattern, the isolated pattern is extracted as a pattern due to a defect such as a small hole.

本発明は明暗情報のみならず、入力画像信号を空間微分
処理することによって得られる微分情報をも考慮するも
のであるから、これまでよりもより確実に検出対象の表
面に存する欠陥とその形状を検出あるいは抽出すること
が可能となる。
Since the present invention takes into account not only brightness information but also differential information obtained by spatial differential processing of input image signals, it is possible to detect defects and their shapes on the surface of the detection target more reliably than before. Detection or extraction becomes possible.

【図面の簡単な説明】[Brief explanation of the drawing]

添付図は本発明を説明するための図であって、第1図は
、検出対象例としてのプリント板における半田付面形状
図、第2図は、検出対象の画像を検出する装置の全体的
な構成図、第3図は、第1図における半田付面形状に対
する入力画像をしきい値処理することによって得られる
2値パターン画像の例を示す図、第4図は、欠陥の存否
を検出するための本発明によるパターン検出装置の一例
での構成図、第5図は、そのパターン検出装置の一部を
構成する最大値抽出回路の詳細な構成図、第6図は、同
じくそのパターン検出装置の一部を構成する検出ウィン
ドの説明図、第T図a −cは、半田付面形状を検出対
象例とした場合での第4図図示の装置における要部の入
出力波形を具体的に説明するための図、第8図a、bは
、半田付面形状を検出対象例とした場合での欠陥検出を
二次元的に説明するための図、第9図は、存在している
欠陥をパターンとして抽出するための本発明によるパタ
ーン検出装置の一例での構成図、第10図は、そのパタ
ーン検出装置の一部を構成するパターン抽出回路の詳細
な構成図、第11図から第16図は、同じくそのパター
ン検出装置の一部を構成するラベリング回路での処理を
説明するための図である。 18・・・・・・1スイ一プ分遅延回路、19・・・・
・・検出ウィンド、20、20’・・・・・差分回路、
21.21’・・・・・・絶対値回路、22・・・・・
・最大値抽出回路、23゜24・・・・・・しきい値処
理回路、25・・・・・・アンド回路、35・・・・・
・信号切替回路、36・・・・・・多値メモリ、37・
・・・・・ラベリング回路、38・・・・・・オーバラ
ップ検出回路、39・・・・・・ラベル保持レジスタ、
40・・・・・・パターン抽出回路。
The attached drawings are diagrams for explaining the present invention, in which Fig. 1 is a diagram showing the shape of a soldered surface on a printed board as an example of a detection target, and Fig. 2 is an overall diagram of an apparatus for detecting an image of a detection target. Fig. 3 is a diagram showing an example of a binary pattern image obtained by thresholding the input image for the soldering surface shape in Fig. 1, and Fig. 4 is a diagram showing the detection of the presence or absence of defects. FIG. 5 is a detailed configuration diagram of a maximum value extraction circuit that constitutes a part of the pattern detection device, and FIG. Explanatory diagrams of the detection window constituting a part of the device, Figures T a - c specifically show the input and output waveforms of the main parts of the device shown in Figure 4 when the soldering surface shape is an example of the detection target. Figures 8a and 8b are diagrams for two-dimensionally explaining defect detection when the soldering surface shape is an example of the detection target, and Figure 9 is a diagram for explaining the existence of defects. FIG. 10 is a block diagram of an example of a pattern detection device according to the present invention for extracting defects as a pattern, and FIG. 10 is a detailed block diagram of a pattern extraction circuit that constitutes a part of the pattern detection device, and FIGS. FIG. 16 is a diagram for explaining processing in a labeling circuit that also constitutes a part of the pattern detection device. 18...1-swipe delay circuit, 19...
...Detection window, 20, 20'...Differential circuit,
21.21'... Absolute value circuit, 22...
・Maximum value extraction circuit, 23゜24...Threshold processing circuit, 25...AND circuit, 35...
・Signal switching circuit, 36...Multi-value memory, 37.
... Labeling circuit, 38 ... Overlap detection circuit, 39 ... Label holding register,
40...Pattern extraction circuit.

Claims (1)

【特許請求の範囲】 1 検出対象を撮像することによって得られるアナログ
的な画像信号をしきい値処理することにより、検出対象
の面に欠陥として特異に存するパターン部分を検出すべ
く構成されたパターン検出装置において、画像信号をし
きい値処理回路で処理することによって2値化明暗情報
を得るとともに上記画像信号を勾配検出回路で空間的に
微分してからしきい値処理回路で処理することによって
微分情報を得、該情報と上記2値化明暗情報とを論理積
回路で論理積することによって欠陥の存否を検出する構
成を特徴とするパターン検出装置。 2 検出対象を撮像することによって得られるアナログ
的な画像信号をしきい値処理することにより、検出対象
の面に欠陥として特異に存するパターン部分を検出すべ
く構成されたパターン検出装置において、画像信号をし
きい値処理回路で処理することによって得られる2値化
明暗情報を予めメモリ手段に2値化パターン画像として
記憶させた後、該画像に含まれる孤立パターンにパター
ン発生順にラベルをラベリング回路によって付してから
上記2値化パターン画像を上記メモリ手段より記憶順に
読み出す一方、該読出に同期して再び得られた画像信号
を勾配検出回路で空間的に微分してからしきい値処理回
路で処理することによって微分情報を得、該情報が得ら
れた時点で同時に孤立パターンが上記メモリ手段より読
み出されているときは該孤立パターンに付されているラ
ベルを検出し、該検出に係るラベルが付されている孤立
パターンを欠陥によるパターンとしそ上記メモリ手段よ
り抽出する構成を特徴とするパターン検出装置。
[Claims] 1. A pattern configured to detect a pattern portion that uniquely exists as a defect on the surface of a detection target by subjecting an analog image signal obtained by imaging the detection target to threshold processing. In the detection device, the image signal is processed by a threshold processing circuit to obtain binary brightness information, and the image signal is spatially differentiated by a gradient detection circuit and then processed by a threshold processing circuit. A pattern detection device characterized by a configuration that detects the presence or absence of a defect by obtaining differential information and performing an AND operation on the information and the binarized brightness information using an AND circuit. 2. In a pattern detection device configured to detect a pattern portion uniquely existing as a defect on the surface of a detection target by thresholding an analog image signal obtained by imaging the detection target, the image signal After the binarized brightness information obtained by processing with a threshold processing circuit is previously stored in a memory means as a binarized pattern image, a labeling circuit labels isolated patterns included in the image in the order of pattern occurrence. After reading out the binarized pattern images from the memory means in the order in which they were stored, the image signal obtained again in synchronization with the reading is spatially differentiated by a gradient detection circuit and then processed by a threshold processing circuit. differential information is obtained by the processing, and when the isolated pattern is simultaneously read out from the memory means at the time when the information is obtained, the label attached to the isolated pattern is detected, and the label associated with the detection is detected. 1. A pattern detection device characterized by a structure for extracting an isolated pattern marked with a symbol as a pattern due to a defect from the memory means.
JP4252779A 1979-04-10 1979-04-10 pattern detection device Expired JPS5816837B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4252779A JPS5816837B2 (en) 1979-04-10 1979-04-10 pattern detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4252779A JPS5816837B2 (en) 1979-04-10 1979-04-10 pattern detection device

Publications (2)

Publication Number Publication Date
JPS55135480A JPS55135480A (en) 1980-10-22
JPS5816837B2 true JPS5816837B2 (en) 1983-04-02

Family

ID=12638542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4252779A Expired JPS5816837B2 (en) 1979-04-10 1979-04-10 pattern detection device

Country Status (1)

Country Link
JP (1) JPS5816837B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109148U (en) * 1989-01-31 1990-08-30

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6082904A (en) * 1983-10-14 1985-05-11 Hitachi Denshi Ltd Contour detecting method of object to be inspected
JPS61293657A (en) * 1985-06-21 1986-12-24 Matsushita Electric Works Ltd Method for inspecting soldering appearance
JPS63179245A (en) * 1987-01-20 1988-07-23 Kosumotoron:Kk Inspection system for deviation in chip position on printed circuit board
JP2757800B2 (en) * 1995-01-26 1998-05-25 日本電気株式会社 Projection inspection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109148U (en) * 1989-01-31 1990-08-30

Also Published As

Publication number Publication date
JPS55135480A (en) 1980-10-22

Similar Documents

Publication Publication Date Title
US3887762A (en) Inspection equipment for detecting and extracting small portion included in pattern
JPS62214481A (en) Picture quality deciding device
JP2000184202A (en) Image processing system for removing pattern arranged in vertical direction on image generated by scanning
JP3412366B2 (en) Coating smoothness inspection device
JPS5816837B2 (en) pattern detection device
JP2710527B2 (en) Inspection equipment for periodic patterns
JP2009281759A (en) Color filter defect inspection method, inspection apparatus, and color filter manufacturing method using it
JP2001021332A (en) Surface inspecting device and its method
JPH04302375A (en) Image binarizing device
JPH07101048A (en) Printing inspecting method and apparatus
JP4491922B2 (en) Surface defect inspection method
JPH0624014B2 (en) Gray image processing method
JPH03170930A (en) Pattern inspecting device
JPH09288037A (en) Inspection method for lcd panel
JPS6027064B2 (en) Label front and back inspection device
JPS6211984A (en) Picture binary coding system
JP2625429B2 (en) Image processing method
JP2853141B2 (en) Image area identification device
JPH03252546A (en) Wiring pattern inspection device
JPS60124783A (en) Picture processing unit
JPH06203141A (en) Wiring pattern inspecting device
JPH0129643Y2 (en)
JPH01150987A (en) Method for recognizing shape
JPH10253332A (en) Method and apparatus for inspecting defect in cyclic pattern
JPH0480427B2 (en)