JPS5816807B2 - Channel number counting device - Google Patents

Channel number counting device

Info

Publication number
JPS5816807B2
JPS5816807B2 JP13681078A JP13681078A JPS5816807B2 JP S5816807 B2 JPS5816807 B2 JP S5816807B2 JP 13681078 A JP13681078 A JP 13681078A JP 13681078 A JP13681078 A JP 13681078A JP S5816807 B2 JPS5816807 B2 JP S5816807B2
Authority
JP
Japan
Prior art keywords
circuit
signal
channel number
gate
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13681078A
Other languages
Japanese (ja)
Other versions
JPS5564424A (en
Inventor
阿久津英作
松浦重雄
村田敏則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13681078A priority Critical patent/JPS5816807B2/en
Publication of JPS5564424A publication Critical patent/JPS5564424A/en
Publication of JPS5816807B2 publication Critical patent/JPS5816807B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は弾性表面波フィルタを利用したチャネル数カウ
ント装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a channel number counting device using a surface acoustic wave filter.

弾性表面波フィルタ(以下SAWフィルタという)を利
用したチャネル数カウント装置として以下に述べるよう
な例が知られている。
The following example is known as a channel number counting device using a surface acoustic wave filter (hereinafter referred to as a SAW filter).

第1図はその例を示した図であり、同図において1は電
子同調チューナ(以下電子チューナという)、2はSA
Wフィルタ、3は高周波増幅回路、4は検波増幅回路、
5は波形整形回路、6は3分周回路、7はカウンタ、8
はチャネル番号表示装置、9は同調電圧リセット回路、
10は同調電圧発生回路、11は選局回路である。
FIG. 1 is a diagram showing an example of this, in which 1 is an electronic tuning tuner (hereinafter referred to as an electronic tuner), 2 is an SA
W filter, 3 is a high frequency amplification circuit, 4 is a detection amplification circuit,
5 is a waveform shaping circuit, 6 is a frequency divider by 3 circuit, 7 is a counter, 8
9 is a channel number display device, 9 is a tuning voltage reset circuit,
10 is a tuning voltage generation circuit, and 11 is a tuning circuit.

ここでSAWフィルタ2について第2図、第3図を用い
て説明する。
Here, the SAW filter 2 will be explained using FIGS. 2 and 3.

第2図において12、12’。12″は入力リード線、
13、13’、 13“は出力リード線であり、VHF
バンドの信号を受信する時はVHFチューナから局部発
振信号が入力リード線12、12’に入力さn、UHF
バンドの信号を受信する時は、UHFチューナから局部
発振信号が入力リード線12″に入力される。
12, 12' in FIG. 12″ is the input lead wire,
13, 13', 13" are output lead wires, VHF
When receiving band signals, a local oscillation signal is input from the VHF tuner to the input leads 12, 12'.
When receiving a band signal, a local oscillation signal is input from the UHF tuner to the input lead wire 12''.

UHFバンドの信号を受信する場合においては局部発振
信号は入力電極12″aにて表面波に変換され出力電極
i3”a、i3“bに到達する。
When receiving a UHF band signal, the local oscillation signal is converted into a surface wave at the input electrode 12''a and reaches the output electrodes i3''a and i3''b.

ところが入力電極12″aに近い方の出力電極13”a
と遠い方の出力電極13”bでは到達する表面波の位相
が異なるため、表面波は同相となるところで強めあい、
逆相となるところで弱めあう。
However, the output electrode 13''a, which is closer to the input electrode 12''a,
Since the phases of the surface waves arriving at the far output electrode 13''b are different, the surface waves strengthen each other where they are in phase.
They weaken each other when they are out of phase.

すなわち入力電極12′4に近い出力電極13”aでの
信号をAeJωt(枦2πff:周波数)とすると、一
方の出力電極13”bでは遅延時間をτとするとAej
ct(を一τ)になる。
That is, if the signal at the output electrode 13''a near the input electrode 12'4 is AeJωt (2πff: frequency), and the delay time at one output electrode 13''b is τ, then Aej
ct (=1τ).

したがってSAWフィルタ2のリード線13″にはこの
和の信号が出力され出力信号の絶対値IVIはIVI=
lAejωt+AeJ’L(を一τ)l=Av’:て汀
品=σとなり、これは f = n/τ(n:整数) においてピーク点をもつフィルタになる。
Therefore, this sum signal is output to the lead wire 13'' of the SAW filter 2, and the absolute value IVI of the output signal is IVI=
lAejωt+AeJ'L (1τ) l=Av': t=σ, which results in a filter having a peak point at f=n/τ (n: integer).

よってT=1/2usecに選べば2MHzおきにピー
クを持つくし型フィルタが得られる。
Therefore, if T=1/2 usec is selected, a comb filter having a peak every 2 MHz can be obtained.

VHFバンドの特性についても全く同様である。The same applies to the characteristics of the VHF band.

また国内の場合、各バンドの局部発振周波数は次の様に
なっている。
In Japan, the local oscillation frequencies for each band are as follows.

vHF口→くンド(1〜3ch): 150〜162
MHzvHFハイノシド(4〜12ch): 230〜
276MHzUHFバンド(13〜62ch):530
〜824MHzそこで各バンドの帯域がそれぞれ146
〜162゜226〜276.526〜824■〃に合致
するようにSAWフィルタ2の中心周波数と帯域幅を設
定するとその周波数特性は第3図のよつ1こなる。
vHF mouth → Kundo (1~3ch): 150~162
MHzvHF hinoside (4-12ch): 230-
276MHz UHF band (13-62ch): 530
~824MHz, so each band has 146
If the center frequency and bandwidth of the SAW filter 2 are set to match .about.162.degree. 226.about.276.526.about.824.times., the frequency characteristic will be as shown in FIG.

第8図は横軸(こ周波数、縦軸lこ振幅特性をとって示
した図で第3図aはVHFローバンド、第3図すはVH
Fバイバンド、第3図CはUHFバンドについて示した
ものである。
Figure 8 is a diagram showing frequency on the horizontal axis and amplitude characteristics on the vertical axis.
F biband, FIG. 3C shows the UHF band.

なお第2図のよ5tこVHFバンドの2組のフィルタを
並列に接続しているのはお互いのバンドが帯域を共有し
あうことがなく、互に妨害を与えることはほとんどない
からである。
The reason why the two sets of filters for the 5t VHF band are connected in parallel as shown in FIG. 2 is that the two bands do not share each other's bands and are unlikely to interfere with each other.

次にチャネルカウント装置の動作lこついて述べる。Next, the operation of the channel counting device will be described.

選局回路111こ入力が加わると、同調電圧発生回路1
0)こて所定の同調電圧を発生させる。
When the input to the tuning circuit 111 is applied, the tuning voltage generating circuit 1
0) Generate a predetermined tuning voltage for the iron.

同調電圧発生回路10は可変抵抗器による方式、または
半導体メモリとDA変換器lこよる方式でもよい。
The tuning voltage generating circuit 10 may be of a variable resistor type or a type of a semiconductor memory and a DA converter.

一方同時lど同調電圧リセット回路9が動作して同調電
圧を一旦O■(ボルト)にしてから所定の値に上昇させ
る。
At the same time, the tuning voltage reset circuit 9 operates to once set the tuning voltage to O2 (volts) and then increase it to a predetermined value.

このため電子チューナ1における電圧制御型の局部発振
器の局部発振周波数は掃引さnる。
Therefore, the local oscillation frequency of the voltage-controlled local oscillator in the electronic tuner 1 is swept.

この出力をSAWフィルタ2に入力し、高周波増幅回路
3にて十分なレベルまで増幅し、検波増幅回路4にて検
波する。
This output is input to the SAW filter 2, amplified to a sufficient level by the high frequency amplifier circuit 3, and detected by the detection amplifier circuit 4.

このSAWフィルタ2の出力のピーク点の回数を計数す
わば、局部発振周波数がいくつSAWフィルタ2のピー
ク点を通過したかがわかる。
By counting the number of peak points of the output of the SAW filter 2, it can be determined how many times the local oscillation frequency has passed through the peak points of the SAW filter 2.

従って検波増幅回路4の出力を波形整形回路5で波形成
形し、8分周回路6で3分周してカウンタ1へ送り、計
数し、チャネル番号表示装置8によって表示することに
よってチャネル番号を知ることができる。
Therefore, the output of the detection amplifier circuit 4 is waveform-shaped by the waveform shaping circuit 5, divided by 3 by the divide-by-8 circuit 6, sent to the counter 1, counted, and displayed by the channel number display device 8 to know the channel number. be able to.

なおVHFローバンド、バイバンド、UHFバンドの最
初のチャネル番号はそれぞれ1,4.13であるから選
局開始時に0,3,12をカウンタにプリセットするこ
とが必要である。
Note that since the initial channel numbers of the VHF low band, biband, and UHF band are 1 and 4.13, respectively, it is necessary to preset 0, 3, and 12 in the counter at the start of channel selection.

このようなチャネル数カウント装置においては。In such a channel number counting device.

以下に述べるような解決しなげればならない問題点があ
った。
There were problems that needed to be resolved as described below.

すなわち、選局時に選局回路11(こ入力が加わり同調
電圧発生回路10にて所定の同調電圧が発生する。
That is, at the time of tuning, the tuning circuit 11 (this input is applied) and a predetermined tuning voltage is generated in the tuning voltage generating circuit 10.

この電圧を掃引するために同調電圧リセット回路9が動
作して同調電圧を一旦OVlこする。
In order to sweep this voltage, the tuning voltage reset circuit 9 is operated to once remove the tuning voltage from OVl.

この時同調電圧は短時間に所定電圧からO■に落るため
、高速で逆掃引した事になり、その際、逆掃引tこよっ
て発生する信号が検波増幅回路4から不要な信号として
出力さn1カウンタ7がこの不要信号によって動作し、
チャネル番号表示装置が誤った表示をしてしまう。
At this time, the tuning voltage drops from the predetermined voltage to O■ in a short time, resulting in a high-speed reverse sweep, and at this time, the signal generated by the reverse sweep is output from the detection amplifier circuit 4 as an unnecessary signal. n1 counter 7 is operated by this unnecessary signal,
The channel number display device gives an incorrect display.

また選局掃引後、温度変化、電源電圧変動または経時変
化などが加わり、さら(こ外来雑音等により電子チュー
ナ1の局部発振周波数の変動が起ったり、検波増幅回路
4の前後の信号ラインに雑音による妨害が混入した場合
などにおいてもしばしばチャネル番号表示装置が誤まっ
た表示を行なう。
In addition, after tuning sweep, temperature changes, power supply voltage fluctuations, changes over time, etc. may occur, and external noise may cause fluctuations in the local oscillation frequency of the electronic tuner 1, and the signal lines before and after the detection amplifier circuit 4 may change. Channel number display devices often display incorrect information when interference due to noise is present.

例えば、局部発振周波数が変動した場合、第3図からも
わかるようにピーク点からずれた点で局部発振周波数の
変動が生じ、ピーク点からさらにずれた場合、振幅が大
きく変化し、場合によっては波形整形回路5のしきい値
を越え、局部発振周波数が変動した場合においては波形
整形回路5から再三信号が出力され、カウンタ7で計数
され、チャネル番号表示装置が誤まった表示を行なう。
For example, if the local oscillation frequency fluctuates, as can be seen from Figure 3, the local oscillation frequency will fluctuate at a point that deviates from the peak point, and if it deviates further from the peak point, the amplitude will change significantly, and in some cases When the threshold value of the waveform shaping circuit 5 is exceeded and the local oscillation frequency fluctuates, the waveform shaping circuit 5 outputs a signal repeatedly and is counted by the counter 7, causing the channel number display device to display an incorrect value.

本発明の目的は上記した従来技術の欠点をなくし、同調
電圧掃引時板外の不要信号妨害等(こよるカウンタの誤
計数を除(ことにある。
The object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, and to eliminate unnecessary signal interference (caused by counters) from outside the board during tuning voltage sweep.

上記した目的を達するために、本発明においては同調電
圧掃引時のみカウンタに信号が加わるようにゲート回路
を備え、そのゲート信号を掃引時と同期して制御すると
と(こ1り掃引時板外の不要信号を取り除く。
In order to achieve the above object, the present invention includes a gate circuit so that a signal is applied to the counter only during the tuning voltage sweep, and controls the gate signal in synchronization with the sweep. Remove unnecessary signals.

以下に本発明を実施例により詳細に説明する。The present invention will be explained in detail below using examples.

第4図は本発明の一実施例を示すブロック図である。FIG. 4 is a block diagram showing one embodiment of the present invention.

図において21はタイミング発生回路、22はゲート回
路で、本発明の特徴はタイミング発生回路21、ゲート
回路22を設けたことにある。
In the figure, 21 is a timing generation circuit, and 22 is a gate circuit.The feature of the present invention is that the timing generation circuit 21 and the gate circuit 22 are provided.

また第5図は第4図の要部電圧波形を示している。Further, FIG. 5 shows the voltage waveform of the main part of FIG. 4.

第5図aは選局回路11からタイミング回路21に入力
される選局信号、第5図すは同調電圧発生回路10の出
力信号である同調電圧、第5図Cは同調電圧リセット回
路9を動作させるリセット信号、第5図dは同調電圧リ
セット回路9から電子チューナ1に加えられている電子
チューナ入力同調電圧、第5図eはタイミング発生回路
21からゲート回路22に加えられるゲート信号、第5
図fは電子チューナ1に電子チューナ入力同調電圧dを
加えた時に検波増幅回路4に出力される検波出力である
5A shows the tuning signal input from the tuning circuit 11 to the timing circuit 21, FIG. 5 shows the tuning voltage which is the output signal of the tuning voltage generation circuit 10, and FIG. 5C shows the tuning voltage reset circuit 9. 5d is the electronic tuner input tuning voltage applied from the tuning voltage reset circuit 9 to the electronic tuner 1, and FIG. 5e is the gate signal applied from the timing generation circuit 21 to the gate circuit 22. 5
FIG. f shows the detection output output to the detection amplifier circuit 4 when the electronic tuner input tuning voltage d is applied to the electronic tuner 1.

ここで時刻t1において選局回路11に新たlこ選局が
指示されると、選局信号aがタイミング発生回路21に
入力され、タイミング発生回路21は第5図1こ示すよ
うなタイミングでリセット信号Cを同調電圧リセット回
路9に加える。
When the channel selection circuit 11 is instructed to select a new channel at time t1, the channel selection signal a is input to the timing generation circuit 21, and the timing generation circuit 21 is reset at the timing shown in FIG. A signal C is applied to the tuning voltage reset circuit 9.

このとき電子チューナ入力同調電圧dはリセット信号C
が加わっている間OVIこなり、時刻t。
At this time, the electronic tuner input tuning voltage d is the reset signal C
OVI continues while t is added, time t.

以後所定の電圧Eまで掃引する。Thereafter, the voltage is swept to a predetermined voltage E.

一方タイミング発生回路21はリセット信号Cに引き続
いて電子チューナ入力同調電圧dの掃引時間よりも長い
所定の時間を持ったゲート信号eをゲート回路22に供
給し、ゲート回路22のゲートを開(。
On the other hand, following the reset signal C, the timing generation circuit 21 supplies the gate signal e having a predetermined time longer than the sweep time of the electronic tuner input tuning voltage d to the gate circuit 22, thereby opening the gate of the gate circuit 22.

この時検波増幅回路4の出力には検波出力fが出力され
、この検波出力fは波形整形回路5によりパルス波形に
整形さnlかつゲート回路22.3分周回路6を経由し
てカウンタ1に加えられてカウントされ、チャネル番号
表示装置8によってチャネル番号として表示される。
At this time, the detection output f is outputted from the detection amplifier circuit 4, and this detection output f is shaped into a pulse waveform by the waveform shaping circuit 5 and sent to the counter 1 via the gate circuit 22.3 frequency dividing circuit 6. The channel number is added, counted, and displayed as a channel number by the channel number display device 8.

その後ゲート回路22に供給されるゲート信号eは時刻
t3でなくなりゲート回路22のゲートは閉じる。
Thereafter, the gate signal e supplied to the gate circuit 22 stops at time t3, and the gate of the gate circuit 22 closes.

したがって時刻t2以後において同調電圧リセット回路
9がリセットされる時に、電子チューナ入力同調電圧が
OV)こなり、その結果局部発振周波数が変化して発生
すSAWフィルタ2の出力信号や、時刻t3以後におい
て次の選局までの間に周波数変動等により発生する雑音
等をゲート回路22(こよって遮断することが可能とな
る。
Therefore, when the tuning voltage reset circuit 9 is reset after time t2, the electronic tuner input tuning voltage changes (OV), and as a result, the local oscillation frequency changes and the output signal of the SAW filter 2, which is generated after time t3, The gate circuit 22 (thereby makes it possible to block noise generated due to frequency fluctuations, etc.) until the next channel selection.

第6図に本発明の主要回路であるタイミング発生回路2
1とゲート回路ン2の具体的な実施例を示す。
FIG. 6 shows a timing generation circuit 2 which is the main circuit of the present invention.
1 and a specific example of the gate circuit 2 will be shown.

図において、41は選局信号aの入力端子42は波形整
形回路5でパルスに整形された検波パルスが加えられる
検波入力端子、43はリセット信号Cを出力するリセッ
ト出力端子、44はゲート回路22のゲート出力端子、
51から55はインバータ回路、56.57はコンデン
サ、58゜59はダイオード、61から66は抵抗、2
2はANDゲート回路である。
In the figure, 41 is an input terminal 42 for the tuning signal a, a detection input terminal to which a detected pulse shaped into a pulse by the waveform shaping circuit 5 is added, 43 is a reset output terminal for outputting a reset signal C, and 44 is a gate circuit 22. gate output terminal,
51 to 55 are inverter circuits, 56.57 are capacitors, 58° and 59 are diodes, 61 to 66 are resistors, 2
2 is an AND gate circuit.

図において選局信号が選局信号入力端子40こ入力され
るとコンデンサ56、抵抗61、ダイオード58よりな
る立上り微分回路と、抵抗62.63とインバータ回路
51.52よりなるシュミット回路により、コンデンサ
56と抵抗61の時定数等で決まるリセット信号Cが作
られ、リセット出力端子43から出力される。
In the figure, when a channel selection signal is input to the channel selection signal input terminal 40, the capacitor 56 A reset signal C determined by the time constant of the resistor 61 and the like is generated and output from the reset output terminal 43.

また一方このリセット信号Cはインバータ回路58によ
り反転され、コンデンサ57、抵抗64、ダイオード5
9よりなる立上り微分回路りこ入力され、抵抗65,6
6とインバータ回路54.55よりなるシュミット回路
により、リセットパルスの立上がりに同期し、かつコン
デンサ57と抵抗64の時定数で決まるゲート信号eを
発生する。
On the other hand, this reset signal C is inverted by an inverter circuit 58, and is connected to a capacitor 57, a resistor 64, and a diode 5.
9 is input to the rising differential circuit Riko, and resistors 65, 6
6 and inverter circuits 54 and 55, a gate signal e is generated in synchronization with the rise of the reset pulse and determined by the time constant of the capacitor 57 and the resistor 64.

このゲート信号eはANDゲート回路22を制御して検
波入力端子42から加えらnた信号を取り出し、ゲート
出力端子44に出力し、3分周回路6に供給する。
This gate signal e controls the AND gate circuit 22 to take out the n signal applied from the detection input terminal 42, outputs it to the gate output terminal 44, and supplies it to the frequency divider circuit 6.

以上述べたよ5(こ本発明lこよれば、同調電圧掃引時
以外の不要な信号を遮断できるので、チャネル番号表示
装置は誤表示をすることはなくチャネル数カウント装置
は安定に動作する。
As described above, according to the present invention, unnecessary signals other than those during tuning voltage sweep can be cut off, so the channel number display device does not display errors and the channel number counting device operates stably.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のチャネル数カウント装置を示す構成図、
第2図はSAWフィルタを示す図、第3図はその帯域特
性を示す特性図、第4図は本発明lこよるチャネル数カ
ウント装置の一実施例を示す構成図、第5図は第4図の
主要部の電圧波形図、第6図は本発明におけるタイミン
グ発生回路及びゲート回路の回路図である。 1:電子チューナ、2:SAWフィルタ、4:検波増幅
回路、7:カウンタ、8:チャネル番号表示装置、9:
同調電圧リセット回路、10:同調電圧発生回路、11
:選局回路、21:タイミング発生回路、22:ゲート
回路。
FIG. 1 is a configuration diagram showing a conventional channel number counting device.
FIG. 2 is a diagram showing a SAW filter, FIG. 3 is a characteristic diagram showing its band characteristics, FIG. 4 is a configuration diagram showing an embodiment of a channel number counting device according to the present invention, and FIG. 6 is a voltage waveform diagram of the main part of the figure, and FIG. 6 is a circuit diagram of a timing generation circuit and a gate circuit in the present invention. 1: Electronic tuner, 2: SAW filter, 4: Detection amplifier circuit, 7: Counter, 8: Channel number display device, 9:
Tuning voltage reset circuit, 10: Tuning voltage generation circuit, 11
: Tuning circuit, 21: Timing generation circuit, 22: Gate circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 電圧制御型の局部発振器を有する電子同調チューナ
と、前記電子同調チューナの出力信号が入力される弾性
表面波フィルタと、弾性表面波フィルタの出力信号を検
波する検波増幅回路と、前記電子同調チューナの局部発
振周波数を掃引する掃引手段と、前記検波増幅回路に得
られた出力信号の数を数えるカウンタとを備えたチャネ
ル数カウント装置において、上記検波増幅回路とカウン
タとの間にゲート回路を有し、このゲート回路において
前記検波増幅回路の出力信号を、前記掃引手段の出力信
号と同期したゲート信号によりゲートして、上記カウン
タに供給することを特徴としたチャネル数カウント装置
1. An electronically tuned tuner having a voltage-controlled local oscillator, a surface acoustic wave filter into which the output signal of the electronically tuned tuner is input, a detection amplifier circuit that detects the output signal of the surface acoustic wave filter, and the electronically tuned tuner. A channel number counting device comprising a sweeping means for sweeping the local oscillation frequency of the detector, and a counter for counting the number of output signals obtained by the detection amplifier circuit, wherein a gate circuit is provided between the detection amplifier circuit and the counter. A channel number counting device characterized in that, in this gate circuit, the output signal of the detection amplification circuit is gated by a gate signal synchronized with the output signal of the sweep means and supplied to the counter.
JP13681078A 1978-11-08 1978-11-08 Channel number counting device Expired JPS5816807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13681078A JPS5816807B2 (en) 1978-11-08 1978-11-08 Channel number counting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13681078A JPS5816807B2 (en) 1978-11-08 1978-11-08 Channel number counting device

Publications (2)

Publication Number Publication Date
JPS5564424A JPS5564424A (en) 1980-05-15
JPS5816807B2 true JPS5816807B2 (en) 1983-04-02

Family

ID=15184028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13681078A Expired JPS5816807B2 (en) 1978-11-08 1978-11-08 Channel number counting device

Country Status (1)

Country Link
JP (1) JPS5816807B2 (en)

Also Published As

Publication number Publication date
JPS5564424A (en) 1980-05-15

Similar Documents

Publication Publication Date Title
US4187473A (en) Electronic phase locked loop circuit
US3221266A (en) Linear sweep frequency generator
US2660662A (en) Search signal apparatus for determining the listening habits of wave signal receiver users
US4127846A (en) Tone signal detecting circuit
JPS5816807B2 (en) Channel number counting device
US3054969A (en) Crystal filters for multifrequency source
US4392249A (en) Electronic channel selection apparatus with surface acoustic wave device
JPS5912043B2 (en) Channel selection device
JPS61103310A (en) Fine tuning device for superheterodyne receiver
JPS5944805B2 (en) automatic channel selection device
US2998573A (en) Signal generator having an output linearly related to an input function
JPS6036652B2 (en) Tuned voltage sweep circuit
US2498954A (en) Panoramic receiver with means for modifying signal pulses applied to indicators
US3697878A (en) Method and apparatus for obtaining frequency marker pips on the wobbulated generators
US2639377A (en) Pulse analyzer
JPS6084017A (en) Pll circuit
SU460492A1 (en) The method of determining the dispersion characteristics of the environment
SU540401A1 (en) Frequency-Managed Signal Receiver
JPS593893B2 (en) sawtooth wave transducer
JPS5934015B2 (en) Digital value set circuit
JPS6136410B2 (en)
JPS601970B2 (en) channel count circuit
SU599223A2 (en) Close frequencies comparator
JPS601971B2 (en) Surface acoustic wave tuning device
SU770544A1 (en) Frequency synthesizer