JPS6036652B2 - Tuned voltage sweep circuit - Google Patents

Tuned voltage sweep circuit

Info

Publication number
JPS6036652B2
JPS6036652B2 JP12573677A JP12573677A JPS6036652B2 JP S6036652 B2 JPS6036652 B2 JP S6036652B2 JP 12573677 A JP12573677 A JP 12573677A JP 12573677 A JP12573677 A JP 12573677A JP S6036652 B2 JPS6036652 B2 JP S6036652B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
sweep
counter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12573677A
Other languages
Japanese (ja)
Other versions
JPS5459816A (en
Inventor
敏則 村田
重雄 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12573677A priority Critical patent/JPS6036652B2/en
Priority to US06/951,043 priority patent/US4270219A/en
Priority to CA313,429A priority patent/CA1127782A/en
Publication of JPS5459816A publication Critical patent/JPS5459816A/en
Publication of JPS6036652B2 publication Critical patent/JPS6036652B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18Automatic scanning over a band of frequencies
    • H03J7/20Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
    • H03J7/28Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers

Description

【発明の詳細な説明】 本発明は、主としてテレビジョン、FMチューナーに用
いられる弾性表面波素子を利用した選局装置における同
調電圧掃引回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tuning voltage sweep circuit in a tuning device using a surface acoustic wave element mainly used in televisions and FM tuners.

弾性表面波素子(以下SAW素子と略す)を利用した選
局装置として、第1図に示した例が知られている。
The example shown in FIG. 1 is known as a channel selection device using a surface acoustic wave device (hereinafter abbreviated as a SAW device).

同図において1は電圧制御型の局部発振器を有する電子
同調チューナ、2は第1図bに示したように入力電極9
とお互いに接続された2個の出力電極10,11を有し
、くし型フィル夕を構成するSAW素子、3はSAW素
子2の出力を検波しかつ、所望のレベルまで増幅するた
めの検波・増幅回路、4は検波・増幅回路3の出力をパ
ルスに変換するための波形整形回路、5は選局したいチ
ャネル番号を入力するためのキーボードスイッチ、6は
キーボードスイッチ5から入力されたチャネル番号を2
進化するためのェンコーダ、7はヱンコーダ6の出力が
プリセツトされ、その値を初期値として波形整形回路4
から送られて来たパルス数をダウンカウントするカウン
タ、8はキーボードスイッチ5にチャネル番号が入力さ
れたことにより露圧掃引が開始され、かつ、カウンタ7
が発生するカウント終了信号によって電圧橋引が停止さ
れる同調電圧婦引回路である。まず本選局装置の動作に
ついて述べる。
In the figure, 1 is an electronic tuning tuner having a voltage-controlled local oscillator, and 2 is an input electrode 9 as shown in FIG. 1b.
A SAW element 3 has two output electrodes 10 and 11 connected to each other and constitutes a comb-shaped filter. 4 is a waveform shaping circuit for converting the output of the detection/amplification circuit 3 into pulses; 5 is a keyboard switch for inputting the channel number to be selected; 6 is for inputting the channel number input from the keyboard switch 5; 2
The encoder 7 for evolution is preset with the output of the encoder 6, and the waveform shaping circuit 4 uses that value as an initial value.
A counter 8 counts down the number of pulses sent from the counter 7. When the channel number is input to the keyboard switch 5, the exposure pressure sweep is started.
This is a tuned voltage bridge circuit in which voltage bridge is stopped by the count end signal generated by . First, the operation of the final channel selection device will be described.

キーボードスイッチ5に選局したいチャネル番号を入力
すると、それはェンコーダ6により2進化されてカゥン
タ7にプリセットされる。一方、チャネル番号が入力さ
れたことにより、同調電圧掃引回路8が電圧掃引を開始
し、これによって電子同調チューナ1の局部発振周波数
はある周波数から次第に上昇する。この局部発振出力は
SAW素子2に入力される。SAW素子2は第2図に示
したような構造をもち、入力された局部発振出力は入力
電極9にて表面波に変換され、2つの出力電極10およ
び11に到達する。該電極にて表面波は再度電気信号に
変換されるが、電極1 1で変換される信号は電極10
で変換される信号より伝播距離が長いため、電極10で
変換される信号と比較してある遅延時間7をもつ。従っ
て電極10で変換される信号電圧をAej■t(の=2
汀ナ,ナ:周波数)と表わすと、電極11での信号電圧
はAejの(t‐7)とかける。
When a desired channel number is input to the keyboard switch 5, it is converted into a binary number by the encoder 6 and preset in the counter 7. On the other hand, upon input of the channel number, the tuning voltage sweep circuit 8 starts voltage sweeping, and as a result, the local oscillation frequency of the electronic tuning tuner 1 gradually increases from a certain frequency. This local oscillation output is input to the SAW element 2. The SAW element 2 has a structure as shown in FIG. 2, and the input local oscillation output is converted into a surface wave at the input electrode 9 and reaches two output electrodes 10 and 11. The surface waves are converted into electrical signals again at the electrodes, but the signals converted at the electrodes 11
Since the propagation distance is longer than the signal converted by the electrode 10, it has a certain delay time 7 compared to the signal converted by the electrode 10. Therefore, the signal voltage converted by the electrode 10 is Aej■t(=2
When expressed as (t-7), the signal voltage at the electrode 11 is multiplied by (t-7) of Aej.

両電極はお互いに接続されているから、SAW素子2の
出力端では出力電圧Vは、VニA{ejの【十ejの(
t‐丁)} ……(1)となり検波増幅回路3に
て振幅検波および増幅されると出力電圧Voは、Vo=
G・IVl (G:増幅度) ニGAノ2(1十COSの丁) ■となる。
Since both electrodes are connected to each other, the output voltage V at the output terminal of the SAW element 2 is
t-d)} ...(1), and when the amplitude is detected and amplified by the detection amplifier circuit 3, the output voltage Vo becomes Vo=
G・IVl (G: degree of amplification) Ni GA no 2 (10 COS no 1) ■.

従ってVoは周波数ナが、〆=N/7 (N:整数
) ・・・…‘3’にて最大となり、その周波数間
隔△〆は1/丁となる。
Therefore, the frequency of Vo becomes maximum at 〆=N/7 (N: integer)...'3'', and the frequency interval △〆 becomes 1/digit.

テレビジョンにおいては放送局は多くの場合局部発振周
波数が母MH2おきに存在するから7=1/6マイクロ
秒に選ぶと前記出力電圧はaYH2おきに最大となる。
またSAW素子2自体は電極間隔をd、表面波の速度を
vとすると中心周波数がv/2dであるバンドパス特性
を有するから、出力電圧Voの周波数特性はデシベル表
示で第3図のようになり、ピーク点が1つのチャネルに
相等する。従って最低の局部発振周波数に対応したピー
ク点から検波増幅回路3の出力が波形整形回路4にてパ
ルス化されるようなSAW素子2の帯城を設定し、局部
発振周波数を掃引して波形整形回路4から送られてきた
パルス数をカウントすれば放送局を何局通過したかがわ
かる。従って波形整形回路4の出力をカウンタ7へ送る
。カウン夕7はキーボードスイッチ5から入力されたチ
ャネル番号を初期値として波形整形回路4の出力パルス
をダウンカウントし、カウントが終了するとカウント終
了信号を発生する。この信号を同調電圧掃引回路8‘こ
掃引停止信号として印加する。これにより電子同調チュ
ーナの局部発振周波数は所望の値に保たれ、選局が完了
することになる。以上述べたような弾性表面波選局装置
における同調電圧婦引回路としては第4図に示した例が
用いられていた。
In television broadcasting stations, in many cases the local oscillation frequency exists every MH2, so if 7=1/6 microseconds is selected, the output voltage will be maximum every aYH2.
Furthermore, since the SAW element 2 itself has a bandpass characteristic in which the center frequency is v/2d, where d is the electrode spacing and v is the velocity of the surface wave, the frequency characteristic of the output voltage Vo is expressed in decibels as shown in Figure 3. and the peak point is equivalent to one channel. Therefore, the band width of the SAW element 2 is set so that the output of the detection amplifier circuit 3 is pulsed by the waveform shaping circuit 4 from the peak point corresponding to the lowest local oscillation frequency, and the local oscillation frequency is swept to shape the waveform. By counting the number of pulses sent from the circuit 4, it is possible to know how many broadcast stations have passed. Therefore, the output of the waveform shaping circuit 4 is sent to the counter 7. The counter 7 counts down the output pulses of the waveform shaping circuit 4 using the channel number input from the keyboard switch 5 as an initial value, and generates a count end signal when the count ends. This signal is applied to the tuning voltage sweep circuit 8' as a sweep stop signal. As a result, the local oscillation frequency of the electronically tuned tuner is maintained at a desired value, and tuning is completed. The example shown in FIG. 4 has been used as a tuning voltage pull-out circuit in the surface acoustic wave tuning device as described above.

第4図において第1図と同一部分は同一番号を符してあ
る。同調電圧掃引回路8は、クロックパルス発生回路1
2、カウンタ13,14a,14b、コンパレータ15
、力ウンタ13のキヤリーアウト出力によりセットされ
、コンパレー夕15の一致番号によりリセットされるR
Sフリップフロップ16、電圧変換回路17、積分回路
18、カゥンタ7のデータに基づいて低速掃引に切換え
る信号を発生する低速切換信号発生回路19、高速縁引
時には、A,B,Cそれぞれが閉,関,開、低速掃引時
にはそれぞれが開,閉,閉となるスイッチ回路20、カ
ウン夕7のカウント終了信号が発生する前はカウンタ1
3のキヤリーアウト出力をスイッチ回路20へ送り、カ
ウント終了信号が発生した後は通過を阻止するゲート回
路21より成る。低速切襖信号発生回路19は、カウン
タ7のデータに基いて低速掃引に切換える信号を発生す
る回路であり、デコーダとフリップフロップを有し、デ
コーダによりカウンタ7のデータがキーボード5で設定
された目的局の数局手前の局になったことを検出してフ
リップフロップをセットし、これをもって低速掃引に切
換えるものである。すなわち、カゥンタ7のデータをデ
コーダに入力し、キーボード5により設定されたカゥン
タ7の初期値から、波形整形回路4からの出力に応じ、
ダウンカウントしていき、ダウンカウンタ7の値が所定
の値になったらデコ−ダの出力を切換えてデコーダに接
続されたフリップフロップの出力を切換え、フリップフ
ロップの出力に応じてチューナーの掃引速度を低速に切
換える。このとき、デコーダを目的局の数局手前で出力
を切換えるように、例えば3局手前ならダウンカウンタ
が“3”を示す場合に出力を‘‘1”に切換えるように
設定する。次にこの回路の動作について第5図を併用し
て説明する。
In FIG. 4, the same parts as in FIG. 1 are designated by the same numbers. The tuning voltage sweep circuit 8 includes the clock pulse generation circuit 1
2, counters 13, 14a, 14b, comparator 15
, R is set by the carry-out output of the force counter 13 and reset by the matching number of the comparator 15.
S flip-flop 16, voltage conversion circuit 17, integration circuit 18, low-speed switching signal generation circuit 19 that generates a signal to switch to low-speed sweep based on the data of counter 7, during high-speed edge, A, B, and C are closed, respectively. The switch circuit 20 opens, closes, and closes during low-speed sweep, respectively, and the counter 1
It is comprised of a gate circuit 21 that sends the carry-out output of No. 3 to a switch circuit 20 and prevents it from passing after a count end signal is generated. The low-speed switching signal generation circuit 19 is a circuit that generates a signal for switching to low-speed sweep based on the data of the counter 7, and has a decoder and a flip-flop. It detects that the station is several stations ahead of the station, sets a flip-flop, and then switches to low-speed sweep. That is, the data of the counter 7 is input to the decoder, and from the initial value of the counter 7 set by the keyboard 5, according to the output from the waveform shaping circuit 4,
It counts down, and when the value of the down counter 7 reaches a predetermined value, the output of the decoder is switched, the output of the flip-flop connected to the decoder is switched, and the sweep speed of the tuner is adjusted according to the output of the flip-flop. Switch to low speed. At this time, the decoder is set so that the output is switched several stations before the target station, for example, if the down counter indicates ``3'' before the third station, the output is switched to ``1''.Next, this circuit The operation will be explained with reference to FIG.

第5図において上部の数値0,16,32,…・・・I
Q,IG+,,IQ+2・・・・・・は力ウンタ13の
データ値、また左端の数値はカウンター4a,14b(
両者あわせて12ビットカウンタとみなす)のデータ値
を示す。第4図のキーボードスイッチ5にチャネル番号
を入力すると、矢印は省略してあるが、カウンタ14は
リセットされてデータは0となり、またゲート回路21
は導適状態となる。しかも、選局時間を早めるためスイ
ッチ回路20‘こてはAのみが閉じられ、カウン夕13
のキヤリーアウト信号をカウンタ14bへ送る。カウン
タ13は0〜4095の1サイクルをカウントし、すべ
てのビットが0となると、キャリーアウト信号を発生す
る。発生する前はカウンタ14のデ−夕は0である。従
ってカウンタ13のデータが0のときにコンパレータ1
5は一致信号を発生し、RSフリツプフロツプ16はリ
セットされる。このためRSフリップフロップ16のQ
出力は論理0レベルのままである。これを第5図i)に
示す。カウンタ13がはじめの1サイクルをカウントし
、すべてのビットが0になるとキヤリーアウト信号を発
生する。この信号によりRSフリップフロツプ16はセ
ットされ、かつこれはゲート回路21およびスイッチ回
路20を経てカウンタ14bへ送られる。従ってカゥン
タ14a,14bを12ビットカウンタと見なしたとき
、デ−タ値は1G隼数で16となる。そこでカウンタ1
3のデータが16となるとコンパレータ15は一致信号
を発生し、これによりRSフリツプフ。ツプ16はリセ
ットされる。従ってQ出力波形は第5図ii)のように
なる。以下カウンタ13が1サイクルカウントするごと
にカウンター4a,14bのデータは16づつ増加し、
このため、RSフリップフロップ16かりセットされる
カウンタ13のデータは16づつ増加する。従ってQ出
力波形は以下第5図iii),iv)のようになる。こ
のようなQ出力波形を電圧変換回路17で任意の電圧に
変換し、積分回路18で積分すれば第6図のAで示した
ように同調電圧は次第に上昇する。ただし実際の出力電
圧は破線で示したように、電圧のデジタル値(実線で示
す)、Vd=4烏6E ‐‐‐‐‐‐(41
く母≦亀崖参毒草事;「ら基準毎岸−タ値)よりも、積
分回路18のため多少遅れる。
In Figure 5, the upper numbers 0, 16, 32,...I
Q, IG+,, IQ+2... are the data values of the force counter 13, and the leftmost numbers are the counters 4a, 14b (
Both are regarded as a 12-bit counter). When a channel number is input to the keyboard switch 5 in FIG. 4, the counter 14 is reset and the data becomes 0, although the arrow is omitted, and the gate circuit 21
becomes the optimal state. Moreover, in order to speed up the channel selection time, only A of the switch circuit 20' is closed, and the counter 13 is closed.
A carry-out signal is sent to the counter 14b. The counter 13 counts one cycle from 0 to 4095, and when all bits become 0, generates a carry-out signal. Before this occurs, the data in the counter 14 is 0. Therefore, when the data of counter 13 is 0, comparator 1
5 generates a match signal and RS flip-flop 16 is reset. Therefore, the Q of the RS flip-flop 16 is
The output remains at a logic 0 level. This is shown in Figure 5i). The counter 13 counts the first cycle and generates a carry-out signal when all bits become 0. This signal sets the RS flip-flop 16, and it is sent to the counter 14b via the gate circuit 21 and switch circuit 20. Therefore, when the counters 14a and 14b are regarded as 12-bit counters, the data value becomes 16 in 1G Hayabusa. So counter 1
When the data of 3 becomes 16, the comparator 15 generates a match signal, which causes the RS flip. The button 16 is reset. Therefore, the Q output waveform becomes as shown in FIG. 5 ii). Thereafter, each time the counter 13 counts one cycle, the data on the counters 4a and 14b increases by 16.
Therefore, the data of the counter 13 set by the RS flip-flop 16 increases by 16. Therefore, the Q output waveform becomes as shown in FIG. 5 iii) and iv) below. If such a Q output waveform is converted into an arbitrary voltage by the voltage conversion circuit 17 and integrated by the integration circuit 18, the tuning voltage will gradually rise as shown by A in FIG. However, as shown by the broken line, the actual output voltage is the digital value of the voltage (shown by the solid line), Vd = 4 6E --- (41
There is a slight delay due to the integration circuit 18 compared to the standard value.

同調電圧の上昇につれ、カウンタ7のチャネルカウント
が進行し、所望の局の近傍(例えば1局手前)になると
、カウンタ7のデータは1となるので、低速切換信号発
生回路19から低速切換パルスが発生し、これによりス
イッチA,B,Cは開,閉,閉となりカウンター4a,
14bのデータはカウンター3の1サイクルごとに1づ
つ増加する。従ってRSフリップフロップ16のQ出力
波形は第5図のiv)〜”)のようになり、選局したい
局の近傍にて高精度かつ低速に同調電圧を掃引する。こ
れを第6図のBに示す。以下低速で橋引すると、最後に
カゥンタ7からカウント終了信号が発生し、これにより
ゲート回路21が閉じられ、カウンタ14a,14bの
データは固定される。このため所望の局にて同調電圧の
掃引は停止する。しかし、このような同調電圧掃引回路
において、カウント終了信号が発生するのは、実際の出
力電圧が第6図のDで表わされる値のときであり、この
ときのデジタル値よりも小さい。従ってカウント終了信
号が発生した後も実際の同調電圧はCで示したようにデ
ジタル値と一致するまで△Vだけ上昇し、この値だけ過
掃引を生ずることになる。しかも、掃引停止時に同調電
圧のリッブルが大きいと画面にビートなどが生じるので
、積分回路18の積分定数を大きくせねばならず、この
ため、過線引となる電圧が大きくなる。特にUHFバン
ドの場合にはこの過掃引は放送局を2〜3局通過する大
きさにもなる。そこで、この過線引をなくすため、カウ
ント終了信号が発生してからカウンター4a,14bの
データ値を過掃引電圧△Vに相等する値だけ減じること
が考えられる。しかし、第7図に示したように、同調電
圧の低い局では単位同調電圧変化当りの局部発振周波数
変化が大きく、同調電圧の高い局ではこれが小さい。こ
のため、低速で掃引する局数を一定とした場合、同調電
圧の低い局では、低速婦引の時間が短いため、高速婦引
時の遅れを十分回復しないうちにカウント終了信号が発
生することになり、過掃引電圧△Vは大きい。これを第
8図の1に示す。逆に同調電圧の高い局では第8図0‘
こ示したように低速掃引の時間が長いため、高速掃引時
の遅れを十分回復し、低速婦引時における飽和状態に達
する。このため過掃引電圧△Vは4・さくなるというよ
うに過橋引電圧は同調電圧により異なっていた。本発明
の目的は上記した従釆技術の欠点をなくし、過掃引のな
い同調電圧掃引回路を提供するにある。
As the tuning voltage increases, the channel count of the counter 7 progresses, and when the desired station is near (for example, one station before), the data of the counter 7 becomes 1, so the low-speed switching pulse is generated from the low-speed switching signal generation circuit 19. This causes switches A, B, and C to open, close, and close, and the counters 4a,
The data 14b increases by 1 every cycle of the counter 3. Therefore, the Q output waveform of the RS flip-flop 16 becomes as shown in iv) to ") in FIG. 5, and the tuning voltage is swept with high precision and at low speed in the vicinity of the desired station. As shown in the figure below, when the bridge is pulled at a low speed, a count end signal is finally generated from the counter 7, which closes the gate circuit 21 and fixes the data in the counters 14a and 14b.Therefore, tuning at the desired station is possible. The voltage sweep stops. However, in such a tuned voltage sweep circuit, the count end signal is generated when the actual output voltage is the value represented by D in Figure 6, and the digital Therefore, even after the count end signal is generated, the actual tuning voltage increases by ΔV until it matches the digital value as shown by C, causing oversweep by this value.Moreover, If the ripple of the tuning voltage is large when the sweep is stopped, beats will occur on the screen, so the integration constant of the integrating circuit 18 must be increased, and therefore the voltage that causes overdrawing will become large.Especially in the case of the UHF band. This oversweep is large enough to pass two or three broadcast stations. Therefore, in order to eliminate this oversweep, after the count end signal is generated, the data values of the counters 4a and 14b are changed to the oversweep voltage △. It is possible to reduce the frequency by a value equivalent to V. However, as shown in Figure 7, at stations with low tuning voltage, the local oscillation frequency change per unit tuning voltage change is large, and at stations with high tuning voltage, this is small. Therefore, when the number of stations swept at low speed is constant, the low speed sweep time is short for stations with low tuning voltage, so the count end signal is generated before the delay during high speed sweep is fully recovered. Therefore, the oversweep voltage △V is large. This is shown in 1 in Fig. 8. Conversely, at a station with a high tuning voltage, the oversweep voltage △V is large.
As shown, since the low-speed sweep time is long, the delay during high-speed sweep is sufficiently recovered, and the saturation state during low-speed sweep is reached. For this reason, the oversweep voltage ΔV was 4.0% smaller, and the overbridge voltage varied depending on the tuning voltage. SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the drawbacks of the above-mentioned conventional techniques and to provide a tuned voltage sweep circuit that is free from oversweep.

前述した目的を達するため、本発明においては、同調電
圧の高遠掃引時には積分回路の積分定数を小さくするこ
とによりデジタル値に対する同調電圧の遅れを小さくす
る。
In order to achieve the above-mentioned object, the present invention reduces the delay of the tuning voltage with respect to the digital value by reducing the integration constant of the integrating circuit when the tuning voltage is swept over a high distance.

選局したい局の近傍では積分定数を大きくして低速婦引
することにより、同調電圧によらず遅れが一定となるよ
うにする。そして掃引停止信号が発生したら、遅れ分だ
け同調電圧を減ずることを特徴とする。以下に本発明に
よる同調電圧掃引回路の一実施例を図面を用いて説明す
る。
In the vicinity of the desired station, the integral constant is increased and the delay is reduced to a low speed, so that the delay remains constant regardless of the tuning voltage. When the sweep stop signal is generated, the tuning voltage is reduced by the amount of delay. An embodiment of a tuned voltage sweep circuit according to the present invention will be described below with reference to the drawings.

第9図は本発明による同調電圧橋引回路8の一実施例お
よびこれに接続される電子同調チューナー、キーボード
スイッチ5、カウンタ7を示した図であり、同図におい
て、第4図と同一の部品には同一番号を符してある。第
9図において、22はスイッチ、23’24は抵抗器、
25はカウンタ7のカウント終了信号が発生したことに
より、あらかじめ設定した個数だけパルスを発生するパ
ルス発生回路、またカウンタ14a,14bはアップダ
ウンカウンタである。本実施例においては、同調電圧を
高速で掃引する時には、スイッチ22が閉じ、また、低
速で稀引する場合には開かれること以外は、カウント終
了信号が発生するまで第4図の回路の動作と全く同じで
ある。
FIG. 9 is a diagram showing an embodiment of the tuned voltage bridge circuit 8 according to the present invention, an electronic tuning tuner, a keyboard switch 5, and a counter 7 connected thereto. Parts are labeled with the same number. In FIG. 9, 22 is a switch, 23' and 24 are resistors,
A pulse generating circuit 25 generates a preset number of pulses in response to generation of a count end signal from the counter 7, and counters 14a and 14b are up/down counters. In this embodiment, the circuit of FIG. 4 operates until the count end signal is generated, except that the switch 22 is closed when sweeping the tuning voltage at a high speed, and is opened when sweeping the tuning voltage at a low speed. is exactly the same.

高速掃引時にスイッチ22が閉じられたことにより、積
分回路18の積分定数は小さくなり、実際の出力電圧の
デジタル値に対する遅れは小さい。同調電圧の上昇によ
り選局したい局の近傍にて低速切襖信号発生回路19か
ら低速切換信号が発生し、同調電圧が低速かつ高精度に
縞引するようになる。同時に積分回路18においてスイ
ッチ22が開き、積分定数を大きくしてリップルをなく
す。この時点においては、実際の出力電圧とデジタル値
の差は小さいので、低速に掃引する局数が第4図dの場
合と同じでも、同調電圧によらず高速婦引時の遅れを十
分回復し、低速桶引時における飽和状態とすることがで
きる。従って同調電圧によらず、電圧の遅れ△Vは一定
となる。以後カウント終了信号が発生するが、この信号
によりゲート回路21を閉じると同時にカウンタ14a
,14bをダウンカウンタとし、かつ、パルス発生回路
25から所定数M個のパルスを発生させ、遅れ電圧△V
に対応するデータ値だけ減ずる。これにより出力電圧は
、カウント終了信号が発生した時点での値に保たれ、過
掃引をなくすことができる。なおパルス発生回路25か
ら発生するパルス数Mは、△v=為6・E .
・・.・・(5’より、M=竿筆ここ ・‐
‐・‐・(61に最も近い整数値に選べばよい。
Since the switch 22 is closed during high-speed sweep, the integration constant of the integration circuit 18 becomes small, and the delay between the actual output voltage and the digital value is small. As the tuning voltage increases, a low-speed switching signal is generated from the low-speed switching signal generation circuit 19 in the vicinity of the desired station, and the tuning voltage becomes striped at low speed and with high accuracy. At the same time, a switch 22 is opened in the integration circuit 18 to increase the integration constant and eliminate ripples. At this point, the difference between the actual output voltage and the digital value is small, so even if the number of stations swept at low speed is the same as in the case of Fig. 4 (d), the delay during high speed sweep can be sufficiently recovered regardless of the tuning voltage. , the saturation state can be achieved during low-speed pail pulling. Therefore, the voltage delay ΔV remains constant regardless of the tuning voltage. Thereafter, a count end signal is generated, and at the same time the gate circuit 21 is closed by this signal, the counter 14a is
, 14b are used as down counters, and a predetermined number M of pulses are generated from the pulse generation circuit 25, and the delayed voltage △V
is decreased by the data value corresponding to . As a result, the output voltage is maintained at the value at the time when the count end signal is generated, and oversweep can be eliminated. Note that the number M of pulses generated from the pulse generation circuit 25 is Δv=6·E.
・・・. ...(from 5', M = pole brush here) -
-... (Select the integer value closest to 61.

またこのときの同調電圧の変化の状況を第10図に示し
た。以上述べたように本発明によれば、従来の同調電圧
掃引回路の欠点であった過掃引が生ずることを除去し、
最適同調点で同調電圧の掃引を停止させることのできる
同調電圧掃引回路を提供することができる。テレビジョ
ンへ適用した場合、VHFは勿論、UHFの性能を飛躍
的に向上させることができ、本発明の効果は著しく大き
い。
Further, the state of change in the tuning voltage at this time is shown in FIG. As described above, according to the present invention, it is possible to eliminate oversweep, which is a drawback of conventional tuned voltage sweep circuits, and
It is possible to provide a tuning voltage sweep circuit that can stop sweeping the tuning voltage at the optimum tuning point. When applied to televisions, the performance of not only VHF but also UHF can be dramatically improved, and the effects of the present invention are extremely large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明が適用される弾性表面波選局装置のブ。 ック図、第2図はSAW素子の構成図、第3図は第1図
の装置の特性図、第4図は従釆の同調電圧掃引回路の回
路図、第5図〜第8図は第4図の回路の特性図、第9図
は本発明の一実施例の回路図、第10図は第4図および
第9図の回路の特性図である。1:電子同調チューナ、
2:SAW素子、3:検波増幅回路、4:波形整形回路
、5:キーボードスイッチ、6:ヱンコーダ、7,13
,14a,14b:カウンタ、8:同調電圧婦引回路、
9,10,11:電極、12:クロツクパルス発生回路
、15:コンパレータ、16:RSフリップフロップ、
17:電圧変換回路、18:積分回路、19:低速切換
信号発生回路、20:スイッチ回路、21:ゲート回路
、22:スイッチ、23,24:抵抗器、25:パルス
発生回路。 才′図才2図 才3図 第4図 オよ図 7,6図 才了図 才8図 弟ヲ図 才′o図
FIG. 1 shows a surface acoustic wave tuning device to which the present invention is applied. Figure 2 is a block diagram of the SAW element, Figure 3 is a characteristic diagram of the device in Figure 1, Figure 4 is a circuit diagram of the slave tuning voltage sweep circuit, Figures 5 to 8 are 4 is a characteristic diagram of the circuit, FIG. 9 is a circuit diagram of an embodiment of the present invention, and FIG. 10 is a characteristic diagram of the circuits of FIGS. 4 and 9. 1: Electronic tuning tuner,
2: SAW element, 3: Detection amplifier circuit, 4: Waveform shaping circuit, 5: Keyboard switch, 6: Encoder, 7, 13
, 14a, 14b: counter, 8: tuning voltage pull-out circuit,
9, 10, 11: electrode, 12: clock pulse generation circuit, 15: comparator, 16: RS flip-flop,
17: voltage conversion circuit, 18: integration circuit, 19: low-speed switching signal generation circuit, 20: switch circuit, 21: gate circuit, 22: switch, 23, 24: resistor, 25: pulse generation circuit. Figure 7, 6, figure 8, figure 8, younger brother, figure 2, figure 3, figure 4.

Claims (1)

【特許請求の範囲】[Claims] 1 電圧制御型局部発振器を有する電子同調チユーナと
; 時間とともにパルス幅が増大するパルス信号を発生
するパルス発生手段と、該パルス発生手段に接続され該
パルス信号を積分する積分回路を備え、該積分回路によ
り積分された直流電圧を該局部発振器の制御入力端に供
給する同調電圧掃引回路と; 該電子同調チユーナに接
続され、該局部発振器の発振出力が入力される弾性表面
波くし型フイルタと; 該フイルタに接続され、該フイ
ルタの出力を検波する検波回路と; 該検波回路に接続
され、該検波回路の出力信号をカウントし、カウント出
力を該同調電圧掃引回路に供給するカウンタを備え;
該カウンタにより選局希望局に応じてあらかじめ設定さ
れたカウント数だけカウントが行われると、該同調電圧
掃引回路による掃引を停止する選局装置において; 該
同調電圧掃引回路中の横分回路の積分時定数を切換え、
選局希望局の近傍での時定数を選局開始時の時定数より
大きく設定する時定数切換手段と、該同調電圧掃引回路
の掃引速度を切換え、選局希望局の近傍での掃引速度を
選局開始時の掃引速度よりも低速に設定する掃引速度切
換手段とを備えていることを特徴とする同調電圧掃引回
路。
1. An electronically tuned tuner having a voltage-controlled local oscillator; comprising pulse generating means for generating a pulse signal whose pulse width increases with time; and an integrating circuit connected to the pulse generating means for integrating the pulse signal; a tuned voltage sweep circuit that supplies a DC voltage integrated by the circuit to a control input terminal of the local oscillator; a surface acoustic wave comb filter that is connected to the electronically tuned tuner and receives the oscillation output of the local oscillator; a detection circuit connected to the filter and detecting the output of the filter; a counter connected to the detection circuit counting the output signal of the detection circuit and supplying the count output to the tuned voltage sweep circuit;
In a tuning device that stops sweeping by the tuned voltage sweep circuit when the counter has counted a preset number of counts according to the desired station to tune to; Switch the time constant,
A time constant switching means for setting a time constant in the vicinity of the desired station to be selected to be larger than a time constant at the time of starting the selection, and a time constant switching means for switching the sweep speed of the tuned voltage sweep circuit to change the sweep speed in the vicinity of the desired station to be selected. 1. A tuned voltage sweep circuit comprising: sweep speed switching means for setting the sweep speed to a lower speed than the sweep speed at the start of channel selection.
JP12573677A 1977-10-14 1977-10-21 Tuned voltage sweep circuit Expired JPS6036652B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12573677A JPS6036652B2 (en) 1977-10-21 1977-10-21 Tuned voltage sweep circuit
US06/951,043 US4270219A (en) 1977-10-14 1978-10-13 Channel selection apparatus tunable to destined frequency in short time
CA313,429A CA1127782A (en) 1977-10-14 1978-10-13 Channel selection apparatus tunable to destined frequency in short time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12573677A JPS6036652B2 (en) 1977-10-21 1977-10-21 Tuned voltage sweep circuit

Publications (2)

Publication Number Publication Date
JPS5459816A JPS5459816A (en) 1979-05-14
JPS6036652B2 true JPS6036652B2 (en) 1985-08-21

Family

ID=14917508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12573677A Expired JPS6036652B2 (en) 1977-10-14 1977-10-21 Tuned voltage sweep circuit

Country Status (1)

Country Link
JP (1) JPS6036652B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477070A (en) * 1987-06-03 1989-03-23 Fuji Xerox Co Ltd Recorder

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652347U (en) * 1979-09-29 1981-05-08
JPS5710523A (en) * 1980-06-23 1982-01-20 Mitsubishi Electric Corp Automatic sweep digital tuning circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477070A (en) * 1987-06-03 1989-03-23 Fuji Xerox Co Ltd Recorder

Also Published As

Publication number Publication date
JPS5459816A (en) 1979-05-14

Similar Documents

Publication Publication Date Title
US2282092A (en) Frequency modulation receiver
US2553284A (en) Generator of time-spaced pulse signals of varying duration
JPS6036652B2 (en) Tuned voltage sweep circuit
US4258333A (en) Frequency synthesizer having a loop filter with a high cut-off frequency
JPS5912043B2 (en) Channel selection device
GB2072978A (en) Electronic channel selection apparatus with surface acoustic wave device
US4270219A (en) Channel selection apparatus tunable to destined frequency in short time
JPS6019169B2 (en) Superheterodyne receiver tuning device
US6710820B2 (en) Audio muting apparatus controlled by an interacting audio signal
US4426737A (en) Circuit for generating a pumping signal for a surface elastic wave parametric device in a receiver
KR830000518Y1 (en) Tuned voltage sweep circuit
JPS5944805B2 (en) automatic channel selection device
JPS6040736B2 (en) Surface acoustic wave tuning device
EP0080231B1 (en) Analog-to-digital converter
US2524712A (en) Horizontal sweep circuit
US2727946A (en) Pulse multiplex transmitter system
JPS6329851B2 (en)
KR830000397B1 (en) Surface acoustic wave tuning device
SE423012B (en) MANUAL CHANNEL SELECTION DEVICE
JPS6329850B2 (en)
US4271528A (en) Variable pulse tuning system
JPS601970B2 (en) channel count circuit
JPS5816807B2 (en) Channel number counting device
US2760067A (en) Electric discharge tube
US3431503A (en) Detectors for frequency modulated (fm) signal receivers having pulse generating circuitry

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees