JPS5816632B2 - 半導体スイツチング素子の接続方法 - Google Patents

Description

【発明の詳細な説明】 本発明は配線のインダクタンス及び配線間の静電結合の
影響を低減し得る半導体スイッチング素子の接続方法に
関する。

電力用トランジスタ等の電力用半導体スイッチング素子
を実装する場合、スイッチングノイズ及びスイッチング
素子の発熱が周辺回路・周辺素子に与える影響の考慮、
又はスイッチング素子自体の放熱の考慮等の為にスイッ
チング素子と電気回路部分とを分離して配置することが
必要となる場合がある。

しかしスイッチング素子と電気回路部分とを分離し、従
来の方法で接続を行うと、配線のインダクタンスによっ
て駆動電流及び主電流の立ち上がり時間、立ち下がり時
間の遅れの為、スイッチングロスが増大し、素子の温度
上昇を招くばかりか配線間の静電結合の影響によってス
イッチング時に素子に加わるサージ電圧が増大する等の
電気設計上において不都合な問題が生じた。

従って、それらを防ぐ手段としては、結局スイッチング
素子の駆動回路・サージ吸収回路等の周辺回路をスイッ
チングロスの近傍に実装しなければならない。

以上の事から、従来熱設計と電気設計の両立は困難であ
り、両立には実装設計上の大幅な制限を強いられていた
。

本発明は配線のインダクタンス及び配線間の静１電結合
の影響を低減することによって、この半導体スイッチン
グ素子と他の電気回路部分とを分離して熱的要求を満足
させると同時に半導体スイッチング素子の立ち上がり時
間及び立ち下がり時間を短縮させるこさが出来、且つス
イッチング素子１のターンオフ時にその蓄積時間を短く
すべく急峻な逆ベース電流を流し得る構成を提供するも
のである。

以下図面に従って本発明の詳細な説明する。

先ず第１図は本発明をトランジスタに適用した場合の一
実施例を示す図であり、核間において電力用トランジス
タ１は放熱器２に取付けられており、前記電力用トラン
ジスタ１のコレクタ及びエミッタには絶縁紙又は合成樹
脂フィルムの様な絶縁物４を介して対向させ重ね合せた
箔状導体３，５が）夫々主電流を流す主電流回路を構成
するコレクタ配線、エミッタ配線として取り付けられて
いる。

このように箔状導体３，５を絶縁物４を介して対向させ
重ね合せることにより、電磁結合を密と出来、かつこの
２つの箔状導体を流れる主電流を至；近距離でそれぞれ
反対方向に流すことが出来るから、この様な構成では主
電流の流れる主電流回路のインダクタンス分が打消され
、その結果主電流の立ち上がり時間、立ち下がり時間を
短縮することが出来、スイッチングロスを低減すること
が出来る。

又、電力用トランジスタ１のエミッタ及びベースには絶
縁物７を介して対向させ重ね合せた一対の箔状導体６，
８が夫々制御電流を流す制御電流回路を構成するエミッ
タ配線、ベース配線として取付けられている。

この棟に箔状導体６，８を絶縁物７を介して対向させ重
ね合せることにより、電磁結合を密と出来、かつこの２
つの箔状導体を流れる制御電流を至近距離でそれぞれ反
対方向に流すことが出来るから、主電流の影響はあるも
のの制御電流が流れる制御電流回路のインダクタンス分
が打消される。

しかしこの発明では更に箔状導体５と箔状導体６との間
を図に示すように夫々離して配線する。

即ち箔状導体５と箔状導体６との間の電磁結合を他の配
線間の電磁結合よりも粗となるようにする。

このようにすることによって制御電流回路に対する主電
流回路の影響を極めて小さくすることが出来るので制御
電流は配線のインダクタンス分の影響を受けない。

一般にトランジスタのターンオフ時間を短くすべくその
キャリア蓄積時間を短縮するために、トランジスタのオ
フ時にそのベース・エミッタ間に逆ベース電流を通流さ
せることが行われている。

本発明においては、前述の如く制御電流の立ち。

上がりを殆んど悪くしないので、急峻な立ち上がリノ逆
ベース電流をトランジスタに与えることが出来、従って
その蓄積時間を短縮、つまりトランジスタの高速ターン
オフが可能である。

従ってインバータの変換周波数を高くすることが出来る
。

。又、エミッタ配線である箔状導体５，６を箔状導体３
と箔状導体８間に配設しているので箔状導体５５６（７
）静電シールド効果によって箔状導体３゜８間、つまり
コレクタ・ベース配線間の静電結合を極めて低減できる
。

このことによってサージ電。圧の発生を防ぐことができ
る。

以上のようにして電力用トランジスタ１と電気回路とを
接続することによって、電気設計上に何らの支障を来た
すことなく、つまり電力トランジスタを他の電気回路部
分の至近距離に配設した場合と同様な電気特性・でもっ
て配線することができる。

尚、各配線の片側の端末には通常コネクタ（図示せず）
その他の電力用トランジスタ１と接続する為の部分が設
けられる。

次に第２図に本発明をサイリスクに適用した場合の他の
一実施例を示すが、構成及び効果は上記において説明し
た第１図の場合と同様であり、この場合においてモール
ド型のサイリスク１′が電力 ゛用トランジスタ１
に、アノード配線である箔状導体３′が箔状導体３に、
主電流回路に含まれるカソード配線である箔状導体５′
が箔状導体５に、制御電流回路に含まれるカソード配線
である箔状導体６′が箔状導体６に、ケート配線である
箔状導体８′が箔状導体８にそれぞれ対応することは明
らかであろう。

尚、第１図におけると同一の記号は第１図の部材に相当
する部材を示す。

次に第３図及び第４図によって夫々本発明に用いる具体
的な配線構造の一実施例を説明する。

先ず第３図は、第１図の箔状導体及び絶縁物を一体とし
たものとして両面パターンを施しである可撓性両面プリ
ント基板を使用した場合の配線構造の一実施例を示し、
核間において第１図における記号と同一の記号は第１図
の部材に相当する部材を示す。

第３図ａは、主電流回路を構成する可撓性両面プリント
基板９を示し、該基板の絶縁基板そのものが絶縁物４と
して作用し、絶縁物の両面に夫々形成された導電性配線
箔が夫々前述の様な配線として機能する箔状導体３，５
となっている。

同様に第３図すは、制御電流回路を構成する可撓性両面
プリント基板９を示し、該基板の絶縁基板そのものが絶
縁物７として作用し、絶縁物の両面に夫々形成された導
電性配線箔が夫々前述の様な配線として作用する箔状導
体６，８となっている。

次に第４図は第３図と同様に箔状導体及び絶縁物を一体
としたものとして、絶縁基板を絶縁物とし、該基板に両
面パターンを施しである可撓性両面プリント基板を使用
した場合の配線構造の一実施例を示し、構成及び効果は
上記において説明した第３図の場合と同様であり、この
場合において各部材の対応関係は第２図の説明と同様で
ある。

以上説明したように、本発明にあっては、スイッチング
素子の制御端子と該制御端子が結合されている第１の主
端子及び該主端子と他の第２の主端子との配線を各々の
ループについてインダクタンスが打消されるように絶縁
物を介して対向させて比較的密の関係に重ね合せると共
に、第１の主端子の配線間の電磁結合を他の配線間の電
磁結合より粗にして配設し、更にこれら配線を構成する
箔状導体を制御端子と第２の主端子の配線間の静電結合
を防げるように配しているので、スイッチング素子のタ
ーンオフ時間を短縮出来ると同時にスイッチングロスを
低減させることが出来、放射ノイズも減少させることが
出来、この結果素子の信頼性も向上する等の利点があり
、特にスイッチングレギュレータ等の電力用高周波スイ
ッチング装置の実装に使用すれば非常に有効である。

【図面の簡単な説明】

第１図は本発明をトランジスタに適用した場合の一実施
例であり、ａは側面図すは配線部分を示す図、第２図は
本発明をサイリスクに適用した場合の一実施例を示す図
、第３図ａ）ｂ及び第４図ａ）ｂは夫々本発明に用いる
配線構造の一実施例を示す図である。 １・・・・・・電力用トランジスタ、２・・・・・・放
熱器、３・・・・・・コレクタ配線である箔状導体、４
，７・・・・・・絶縁物、５，６・・・・・・エミッタ
配線である箔状導体、８・・・・・・ベース配線である
箔状導体、９・・・・・・可撓性両面プリント基板、１
′・・・・・・モールド型サイリスク、；３′・・・・
・・アノード配線である箔状導体、５／、６／、・・・
・・カソード配線である箔状導体、８′・・・・・・ゲ
ート配線である箔状導体。

Claims (1)

【特許請求の範囲】
1. １ 半導体スイッチング素子の放熱部分と他の電気回路
   部分を分離して配置する装置の前記放熱部分と他の電気
   回路部分相互間の接続において、制御端子と第１の主端
   子とを絶縁物を介して対向するように重ねた箔状導体の
   夫々に接続すると共に前記第１の主端子と第２の主端子
   とを絶縁物を介して対向するように重ねた他の箔状導体
   の夫々に接続し、更に前記箔状導体を制御端子と第２の
   主端子の配線間の静電結合を防げるように配し、且つ前
   記第１の主端子の配線間の電磁結合が他の配線間の電磁
   結合より粗になるように配設することを特徴とする半導
   体スイッチング素子の接続方法。