JPS58165065A - Wire inspector for printed circuit board - Google Patents

Wire inspector for printed circuit board

Info

Publication number
JPS58165065A
JPS58165065A JP57047317A JP4731782A JPS58165065A JP S58165065 A JPS58165065 A JP S58165065A JP 57047317 A JP57047317 A JP 57047317A JP 4731782 A JP4731782 A JP 4731782A JP S58165065 A JPS58165065 A JP S58165065A
Authority
JP
Japan
Prior art keywords
light emitting
circuit
wiring
line
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57047317A
Other languages
Japanese (ja)
Inventor
Shigeru Yoda
依田 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP57047317A priority Critical patent/JPS58165065A/en
Publication of JPS58165065A publication Critical patent/JPS58165065A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To achieve an automatic checking of miswiring easily and quickly without connection of electronic components by determining the adequateness of wiring, reading luminous condition of a phosphor connected to a line whose voltage in a printed wiring is applied as desired. CONSTITUTION:Connection connector pins 4... of inspection connectors 1... connected to LED2a, 2b... are connected to terminals A1, A2... and B1, B2... of a wire to which voltage of a printed circuit board 5 is applied. The lighting condition of LEDs 2a, 2b... is read with detectors 10... having photo sensors 10a, 10b... and the results are binary coded with a coding circuit 15 of an electronic circuit 11. This code is compared with a recognition pattern written into an RAM17 according to a wiring pattern of the circuit board 5 by means of a comparison circuit 16 through a recognition pattern input switch 23 to determine the adequateness of the wiring. The result is displayed or print recorded through a control circuit 18 thereby enabling the automatic checking of miswiring easily and quickly without connection of electronic component parts.

Description

【発明の詳細な説明】 この発明は、プリント配線基板の配線検査装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a wiring inspection device for printed wiring boards.

従来、プリント配線基板上に結線された銅箔ライン(配
II)をチェック”するには回路テスタあるいはオシリ
スコープが使用されている。しかして、回路テスタによ
る前記ラインのチェックは2点間のラインの導通、非導
通、抵抗値等がチェックできるものの、前記ラインが他
のラインにシ冒−トしている場合であっても上記2点間
は導通として検査されるため、シ覆−ト”のチェックが
できない欠点があった。さらに、2点間のチェック作業
しかできないのでチェック作業に手間がかかり面倒であ
った。他方、オシ胃スコープによってラインをチェック
する場合ば”、プリント配線基板に電子部品を接続した
後、所定の電圧を印加して各ラインの電圧波形の乎ニッ
クを行なっている。この場合、ラインがシw′−1等の
誤配線になって′いると、電・子部品に許容以上の電流
が流れて電子部品が破損する欠点があった。更に、前“
記ラインの多音−ト等があった場合にはプリン”ト配線
基板の電子部品だけでな(、電源回路あるいはオシ四ス
コープ内部の回路に過大電流が流れて破損をきたすおそ
れもあった。
Conventionally, a circuit tester or an oscilloscope has been used to check the copper foil line (wiring II) connected on a printed wiring board.However, when checking the line with a circuit tester, the line between two points Although the continuity, non-continuity, resistance value, etc. of the line can be checked, even if the line is sheeted to another line, the line between the two points is inspected as continuity, so there is no need to cover the sheet. There was a drawback that it was not possible to check. Furthermore, since only two points can be checked, the checking process is time-consuming and troublesome. On the other hand, when checking lines using an oscilloscope, after connecting electronic components to a printed wiring board, a predetermined voltage is applied and the voltage waveform of each line is nicked. If there is incorrect wiring such as wire w'-1, there is a drawback that more current than permissible will flow through the electronic/electronic parts, causing damage to the electronic parts.
If there were multiple notes on the line, there was a risk that excessive current would flow not only to the electronic components of the printed wiring board, but also to the power supply circuit or the circuits inside the oscilloscope, causing damage.

この発明は前記事情に基づいてなされたもので、その目
的とするところは、プリント配線基板に電子部品を接続
することな(、容易に且つ迅速にしかも自動的に誤配線
のチェックを行なうことができるプリント基板の配線検
査装置を提供することである@ 以下、この発明の一実施例につき91図ないし第8vl
に基づいて説明する。#11図において1は本願による
配線検査用の検査コネクタの外観斜視図を示し、この検
査コネクターはIC(集m回路)パッケージと同様の外
盤をなしている。すなわち、例えばセラミック等の絶・
i材料によって直方体に′i+ 成形された装置本体1艷?上面の縦方向両側部には夫々
相対した一対の発光ダイオード2.2が所定間隔ごとに
その発光面を前記上面に表出させて埋設されている。ま
た、検出コネクタ本体1aの横方向−側面からは接続用
電極端子としてのコモン接続ビン3が導出されている。
This invention was made based on the above circumstances, and its purpose is to easily and quickly check for incorrect wiring without connecting electronic components to a printed wiring board. The purpose of the present invention is to provide a wiring inspection device for printed circuit boards that is capable of
The explanation will be based on. In FIG. 11, numeral 1 shows an external perspective view of an inspection connector for wiring inspection according to the present invention, and this inspection connector has an outer panel similar to an IC (integrated circuit) package. In other words, for example, ceramics etc.
1 device body formed into a rectangular parallelepiped using i material? A pair of light emitting diodes 2.2 facing each other are embedded in both sides of the top surface in the vertical direction at predetermined intervals with their light emitting surfaces exposed on the top surface. Further, a common connection pin 3 as a connection electrode terminal is led out from the side surface of the detection connector main body 1a in the lateral direction.

さらに装置本体1af)縦方向の両側面には、前記発光
ダイオード2゜2と夫々対応して一対の接続用コネクタ
ビン4.4が所定間隔ごとに設けられている。この接続
用コネクタビン4は導電性の金属材料によって成形され
、その装置本体1&への取付部には前記コモン接続ビン
3を挿入するためのビン孔4&が設けられている。
Furthermore, a pair of connector pins 4.4 are provided at predetermined intervals on both sides of the main body 1af) in the vertical direction, corresponding to the light emitting diodes 2.2, respectively. The connecting connector pin 4 is molded from a conductive metal material, and a pin hole 4& for inserting the common connection pin 3 is provided at the attachment portion to the device body 1&.

第2図は検査コネクタ1の横断面図を示し、前記各発光
ダイオード2の一方の電極は、対応する前記接続用コネ
クタピン4に接続されている。さらに、各発光ダイオー
ド2の他方の電極はコモン接続ビン3に夫々導電部材に
よって接続されている。
FIG. 2 shows a cross-sectional view of the test connector 1, in which one electrode of each light emitting diode 2 is connected to the corresponding connector pin 4 for connection. Furthermore, the other electrode of each light emitting diode 2 is connected to the common connection bin 3 by a conductive member, respectively.

第3図は、前艷検査コネクタ1の内部回路構成111 図を示し、前記各接続用コネクタビン4は夫々対応する
発光ダイオード2のアノード電極2A&:接続され、各
発光ダイオード2のカソード電極2BIま一括して相互
に接続され、さらにコモン接続ビン3へと電気的に接続
されている。
FIG. 3 shows an internal circuit configuration 111 of the foreboard inspection connector 1, in which each of the connection connector bins 4 is connected to the anode electrode 2A &: of the corresponding light emitting diode 2, and the cathode electrode 2BI or They are collectively connected to each other and further electrically connected to the common connection bin 3.

14図は一検査コネタタ1によって配線の検査が行なわ
れるプリント配線基板5を示している。
FIG. 14 shows a printed wiring board 5 whose wiring is inspected by one inspection connector 1. As shown in FIG.

すなわち、プリント配線基板5の所定位置にはICを取
付けるための電子部品取付部A、B、Cが設けられてお
り、これら取付部A、B、Cには夫々、ICを取付ける
ための取付孔6が夫々対応して設けられている。しかし
てプリント配線基板5の各取付孔6には配線検査時に前
記検査コネクタ1の各接続用コネクタビン4が挿入され
るもので、即ち、各電子部品取付部A、B1Cには検査
コネクタ1が夫々装着されるようになっている。そして
、検査コネクタ1が装着された状態でプリント配Il基
板5の信tツインが正しい配線であるか否かをチェック
するものである。
That is, electronic component mounting parts A, B, and C for mounting an IC are provided at predetermined positions on the printed wiring board 5, and each of these mounting parts A, B, and C has a mounting hole for mounting an IC. 6 are provided correspondingly to each other. Thus, each connection connector pin 4 of the inspection connector 1 is inserted into each mounting hole 6 of the printed wiring board 5 during wiring inspection, that is, each of the inspection connectors 1 is inserted into each electronic component mounting portion A, B1C. They are designed to be installed respectively. Then, with the inspection connector 1 attached, it is checked whether the wiring on the printed circuit board 5 is correct.

第5図は、本願の配線検査装置の概略システム構成図を
示し、符号7はモータ(図示せず)によって駆動される
搬送ペルシである。この搬送ベルト7には一定の間隔ご
とに位置決め用の突部7&が設けられ、この突部7 a
 e 7 a間の搬送ベルト7上にはパターン配線が施
されたプリント配線基板5が載置され、さらに搬送ベル
ト7の上面所定箇所にはアース用の電極7m+が取付け
られ、各電極7b間は相互に結線されて電池8の負極に
接続されている。この電池8の正極は検査端子9と接続
されている。一方、搬送イルドアの真上の所定位置には
検出ato、to、toが配設され、ここで検査コネク
タ1の発光ダイオード2から照射された光が受光され、
電気信号に変換されて電子回路11に送出される。電子
回路11は、前記電気信号を入力すると共に、検査端子
9をコネクタ1の次の接続用コネクタビン4へと移動さ
せる制御信号0.をI/!lA構制御部12へ出力し、
また、プリント配fs基板Sの全ラインの検査が終了し
た際は制御信号O7を機構制御部13へ出力する。機構
制御部12は制御信号01が入力される都度、所定の順
序で検査端子9を移動し、その先端を接続用コネクタビ
ン4に電気的に接続する。また、機構制御部13は入力
された制御信号0!に従って前記モータを駆動し、搬送
ベルト7を所定長さ、即ち、突部7m、7a間の長さだ
け移動する。
FIG. 5 shows a schematic system configuration diagram of the wiring inspection apparatus of the present application, and reference numeral 7 denotes a conveyance persi driven by a motor (not shown). This conveyor belt 7 is provided with positioning protrusions 7 & at regular intervals, and these protrusions 7 a
A printed wiring board 5 with patterned wiring is placed on the conveyor belt 7 between e7a, and a grounding electrode 7m+ is attached to a predetermined location on the upper surface of the conveyor belt 7. They are wired together and connected to the negative electrode of the battery 8. The positive electrode of this battery 8 is connected to a test terminal 9. On the other hand, detection ato, to, and to are arranged at predetermined positions directly above the transport door, and the light emitted from the light emitting diode 2 of the inspection connector 1 is received here.
It is converted into an electrical signal and sent to the electronic circuit 11. The electronic circuit 11 receives the electrical signal and also receives a control signal 0.0 to move the test terminal 9 to the next connection connector bin 4 of the connector 1. I/! output to the lA structure control unit 12,
Furthermore, when the inspection of all lines of printed fs boards S is completed, a control signal O7 is output to the mechanism control section 13. Each time the control signal 01 is input, the mechanism control section 12 moves the inspection terminal 9 in a predetermined order and electrically connects the tip to the connection connector pin 4. Furthermore, the mechanism control unit 13 receives the input control signal 0! Accordingly, the motor is driven to move the conveyor belt 7 by a predetermined length, that is, the length between the protrusions 7m and 7a.

#1!6図は前述した配線検査装置の回路構成図を示し
ており、プリント配線基板5の電子部品取付部ム、m、
cの各取付孔6には検査コネクター。
Figure #1!6 shows a circuit configuration diagram of the above-mentioned wiring inspection device, and shows the electronic component mounting portions m, m, and m of the printed wiring board 5.
There is an inspection connector in each mounting hole 6 of c.

1.1の各接続用コネクタビン4が挿入される。The connector pins 4 for each connection of 1.1 are inserted.

そして、プリンか配線基板Sの各取付孔6の端子ム1〜
C@・間に結線されたツインの検査を行うものとする・
この場合、プリント配線基板5には図中一点鎖線によっ
てsrれた符号14によって示すようなプリント配線が
施されている。すなわち、1m 子4−1h −Ctは
相互に接続されてGNDラインとなっており、重た、端
子ム、・、11・、C1,は相互に接続されてVDDテ
ィンとなっており、また、端子A、と端子C8、端子A
、と端子Bい端子A4と端子B1と端子C−とは夫々相
互に一統され対応して信号ラインL、 、 L、 S 
L、として夫々、配線されている。ここで、検査コネク
ター、1.1の各発光ダイオ−□□ ド2を端子A1〜C宣・と対応・ず、けて発光ダイオー
ド21〜1mと称することにする。この発光ダイオード
2&〜2層に対応して前記検出器10.1010にはフ
ォト七ン+ 10 a〜10mが設けられている・ 検出器10.10.10から出力される検出信号は一点
鎖線によって囲まれた電子回路11内の符号化回路1s
に入力される。この符号化回路15は入力された検出信
号のコード変換を行い、点燈している発光ダイオード2
を示す発光状態データを比較回路16へ送出する。この
比較回路16にはRAM17から送出されたliIwA
パターンデータが入力され、ここでai@パターンデー
タと前記発光状態データとが比較され、一致している場
合は一致信号yを、一致して無い場合は不一致信号nお
よび不一致のデータを夫々制御回路18へ出力する。制
御回路18は一致信号yおよび不一致信号nが入力され
る都度、RAM制御回路1gへ次アドレス信号の==4
を指示する制御信号を出力し、他方この制御  は機構
制御部12へ対し、前記制御信号O8とII云、も送出
される。また、制御回路18は一致信号yが入力された
際、表示部20&に「OKJを表示させる表示信号を、
また、不一致データが入力された際、表示部20bに誤
配線を示す「NGJを表示させる表示信号を夫々出力す
る・さらに制御回路18は不一致データを印字部21へ
送出し、印字部21において同データの印字が行なわれ
る。
Then, the terminals 1 to 1 of each mounting hole 6 of the wiring board S
The twin wires connected between C @ shall be inspected.
In this case, the printed wiring board 5 is provided with printed wiring as shown by reference numeral 14 indicated by a dashed line in the figure. That is, the 1m terminals 4-1h-Ct are connected to each other to form a GND line, and the terminals, ., 11., and C1, are connected to each other to form a VDD line, and Terminal A, and terminal C8, terminal A
, terminal B, terminal A4, terminal B1, and terminal C- are integrated with each other and correspond to signal lines L, , L, S.
They are wired as L, respectively. Here, each of the light emitting diodes 2 of the test connector 1.1 corresponds to the terminals A1 to C and will be referred to as light emitting diodes 21 to 1m. The detector 10.1010 is provided with a photon +10a~10m corresponding to the light emitting diode 2&~2 layer. The detection signal output from the detector 10.10.10 is indicated by the dashed line. Encoding circuit 1s in the enclosed electronic circuit 11
is input. This encoding circuit 15 performs code conversion of the input detection signal and converts the light emitting diode 2 that is lit.
The light emission state data indicating this is sent to the comparator circuit 16. This comparison circuit 16 receives liIwA sent from the RAM 17.
Pattern data is input, and here the ai@ pattern data and the light emission state data are compared, and if they match, a match signal y is sent to the control circuit, and if they do not match, a mismatch signal n and mismatch data are sent to the control circuit. Output to 18. The control circuit 18 sends the next address signal ==4 to the RAM control circuit 1g each time the match signal y and the mismatch signal n are input.
This control also sends the control signals O8 and II to the mechanism control section 12. Further, when the coincidence signal y is input, the control circuit 18 sends a display signal to display "OKJ" on the display section 20&.
When mismatched data is input, the control circuit 18 outputs a display signal to display "NGJ" indicating incorrect wiring on the display section 20b.Furthermore, the control circuit 18 sends the mismatched data to the printing section 21, and the printing section 21 outputs the same display signal. Data is printed.

前記RAM制御回路1gは前記制御信号が入力される都
度次アドレスの更新を行い、この更新された次アドレス
信号は8ムM17へ出力し、次のアドレスを指定する。
The RAM control circuit 1g updates the next address each time the control signal is input, and this updated next address signal is output to the memory M17 to designate the next address.

重たRAM制御回路1會はスタートスイッチ22かもの
スタート信号が入力されると、RAMI 7の最初のア
ドレスを指定してRAM17内のll11mパターンデ
ータの読み出しを開始する。重た、RAM制御回路19
は1IIIlパターン入力スイツチ23の操作に応じて
入力される紹膿パターンデータを翼ムM17の対応する
記憶領域へ書き込む制御を行う。前記RAM17はRA
M制御回路19から送られる認識パターンデータを記憶
し、記憶された同データを入力されたアドレス信号に従
って比較回路16へ送出する。
When a start signal is input to the start switch 22, the multiple RAM control circuit 1 specifies the first address of the RAMI 7 and starts reading out the ll11m pattern data in the RAM 17. Heavy, RAM control circuit 19
performs control to write the introduction pattern data input in response to the operation of the pattern input switch 23 into the corresponding storage area of the wing M17. The RAM 17 is RA
The recognition pattern data sent from the M control circuit 19 is stored, and the stored data is sent to the comparison circuit 16 in accordance with the input address signal.

次に、前述した配線検査装置の動作について説明する。Next, the operation of the wiring inspection device described above will be explained.

いま、たとえばプリント配線基板5の電源ラインVDD
および信号ラインt、、 II t、 −Lmのチェッ
クを行うものとする。このチェックに先だって、プリン
ト配線基板5に検査コネクタ1を装着し、さらに検査コ
ネクタ1.4゜1のコモン接続ビン3を対応する端子A
I。Bla C1と電気的に接続された接続用コネクタ
ビン4のビン孔41に押入する。この後、搬送ベルト7
の突部71.71間に検査コネクタ1.1.1を装着し
たプリント配線基板5を載置し、そのT−入端子を電極
5と電気的に接続する。すると、電池8の電極とプリン
ト配線基板5のGNDラインが電気的に接続される。一
方、Wtl11パターン入力スイッチ23を操作してチ
ェックを行う信号ラインL1の認識パターンデータ「A
2.0.c2Jを順次入力する。すると、同データはR
AM制御部19を経てRAMl7の行アドレスaで指定
される記憶領域に書き込まれる。同様に信号ラインLl
! @ 14s電源ラインVDDに夫々対応する認識パ
ターンデータ「A3゜BS、OJ、「A4.A12.O
J、[A 16 、 l116、C16Jを順次入力す
ると、各データは夫々RAM170行アドレスb、a、
iで指定される記憶領域に書き込まれる。
Now, for example, the power line VDD of the printed wiring board 5
and signal lines t, , II t, -Lm shall be checked. Prior to this check, the inspection connector 1 is attached to the printed wiring board 5, and the common connection pin 3 of the inspection connector 1.4゜1 is connected to the corresponding terminal A.
I. Push it into the via hole 41 of the connecting connector vial 4 electrically connected to Bla C1. After this, the conveyor belt 7
The printed wiring board 5 equipped with the test connector 1.1.1 is placed between the protrusions 71.71, and its T-in terminal is electrically connected to the electrode 5. Then, the electrode of the battery 8 and the GND line of the printed wiring board 5 are electrically connected. On the other hand, the recognition pattern data "A" of the signal line L1 is checked by operating the Wtl11 pattern input switch 23.
2.0. Input c2J sequentially. Then, the same data is R
The data is written through the AM control unit 19 to the storage area specified by the row address a of the RAM 17. Similarly, signal line Ll
! @ Recognition pattern data “A3゜BS, OJ,” “A4.A12.O” corresponding to the 14s power supply line VDD, respectively.
When inputting J, [A 16 , l116, and C16J sequentially, each data is stored in RAM 170 row addresses b, a, and
It is written to the storage area specified by i.

前述のように七′ツトした後、スターシスイッチ22を
操作すると、RAM制御部19かもRAM17ヘア□ド
レi号が出力され、RAM17のアドレス亀゛が指定さ
れてそのlI@パターンデータ「、□ A2.0二〇’2Jが読み出されて比較回路16に送出
される。これと同時に機構制御部12が駆動され、検査
端子9が端子A、と電気的に接続された接続用コネクタ
ビン4と一気的に接続される。この結果1信号ラインL
1は電[8の電圧が印加され、電源86発鼻ダイオード
2bqコモン接続ビン3、端子ムい電源8による閉11
−と、電源8、信号ラインL1、端子C3、発光ダイオ
ード2hsフモン被、11) 続ビン3、GNDライン、□1’m*sによる閉回路が
構成される。七れ故、信亨″、1′)−インL、に異常
がない場合には発光ダイオード゛2ts、2mが点燈し
、他は消燈する。これら発光ダイオード2&〜2飄の点
滅状態は検出器10.10.10の7オトセンt10&
〜1Gmによって検出され、符号化回路14を経て発光
ダイオード2b、1hの点燈を示す発光状態データ「ム
2゜C2Jが比較回路15に送られる。すると、比較回
路15は前記発光状態データと前記認識パターンデータ
とを比較し、両データに一致信号yを制御回路18へ出
力するOすると、制御回路18は表示部201に「OK
」の表示信号を出力すると共に、RAmlIK制御部1
9へ制御信号を出力してRAM17のアドレスを更新す
る。これと同時に制御回路18かも出力された制御信号
O3によって機構制御部12が駆動され、検査端子9が
端子Asと電気的に接続された接続用コネクタピン4と
電気的に接続され、前述と同様に信号ラインL!+7)
:チェックが行なわれる・前述の信号)インL1に異常
が有り、発光ダイオード2b、2d、72g、2jが点
燈し、他の発光ダイオードが消燈・Iした場合には、こ
の点燈状態は検出器1o @” 1− o”’、S10
.符号化回路15を夫々経て発光状態データ「A2.A
4.!12.c3Jとして比較回路1゛6に送出される
。ここで、入力される認識パターンデータ「A2.c2
Jと比較され、不一致信号重と共に不一致データ「C2
」、「A4.B12.c3Jが制御回路゛18へ出力さ
れる。すると、制御回路18は異常を示す「NGJの表
示信号を表示部20bへ出力し、さらに不一致データ「
C2」、[A4.]I2.c3Jを夫々印字部21〜出
力する。印字部21は第8図に示すように不一致の認識
パターンデータ「C2」を印字した後、続いて不一致の
発光状態データ[A4、B2.C3Jを一括して印字す
る。この印字されたデータのうち認識パターンデータ「
’c2Jは信号!1 Lsが断線している状態、即ち端
子C,と端子A、間が断線している状態を示し、また発
光状蒙データ[ム・4.lJ、C3Jは信号11Ltが
他のラインとシ冒−卜している状態、即ち信号#LIと
信号線L1とがシ璽−)している状態を示している。
When the starship switch 22 is operated after the above-mentioned operation, the RAM control unit 19 also outputs the RAM 17 hair □ drive number, designates the address of the RAM 17, and outputs its lI@pattern data ``, □ A2.020'2J is read out and sent to the comparator circuit 16. At the same time, the mechanism control section 12 is driven, and the test terminal 9 is connected to the terminal A and the connecting connector bin 4 electrically connected. As a result, one signal line L
1 is the voltage of the electric current [8 is applied, the power supply 86 nose diode 2bq common connection bin 3, the terminal is closed by the power supply 8 11
-, a power supply 8, a signal line L1, a terminal C3, a light emitting diode 2hs connection, 11) a closed circuit is formed by a connection bin 3, a GND line, and □1'm*s. Therefore, if there is no abnormality in the light emitting diodes 2 and 2, the light emitting diodes 2 and 2 m will turn on, and the others will turn off. Detector 10.10.10 7 otosen t10&
~1Gm is detected, and the light emission state data "M2°C2J" indicating the lighting of the light emitting diodes 2b and 1h is sent to the comparison circuit 15 via the encoding circuit 14.Then, the comparison circuit 15 compares the light emission state data and the When the recognition pattern data is compared and a matching signal y is output to the control circuit 18 for both data, the control circuit 18 displays "OK" on the display section 201.
” and outputs the display signal “RAmlIK control unit 1
9 to update the address of the RAM 17. At the same time, the mechanism control section 12 is driven by the control signal O3 outputted from the control circuit 18, and the inspection terminal 9 is electrically connected to the connecting connector pin 4 electrically connected to the terminal As, and the same as described above is performed. Signal line L! +7)
:Check is carried out (the above-mentioned signal) If there is an abnormality in the input L1 and the light emitting diodes 2b, 2d, 72g, and 2j are turned on and the other light emitting diodes are turned off/I, this lighting state will be Detector 1o @"1-o"', S10
.. After passing through the encoding circuit 15, the light emission state data "A2.A
4. ! 12. It is sent to the comparator circuit 1-6 as c3J. Here, input recognition pattern data “A2.c2
J, and the mismatch data “C2
", "A4.B12.c3J are output to the control circuit 18. Then, the control circuit 18 outputs a display signal of "NGJ" indicating an abnormality to the display section 20b, and further displays the mismatch data "
C2'', [A4. ]I2. c3J are outputted from the printing section 21, respectively. As shown in FIG. 8, the printing unit 21 prints the mismatched recognition pattern data "C2" and then prints the mismatched light emission state data [A4, B2 . Print C3J all at once. Among this printed data, the recognition pattern data “
'c2J is a signal! 1 Ls is disconnected, that is, the connection between terminal C and terminal A is disconnected. 1J and C3J indicate a state in which the signal 11Lt crosses another line, that is, a state in which the signal #LI and the signal line L1 are connected.

この印字が終了すると、制御回路18かもRAM制御部
xl、機構制御部12へ夫々制御信号が出力され、ライ
ンLmのチェックが開始される。
When this printing is completed, the control circuit 18 outputs control signals to the RAM control section xl and mechanism control section 12, respectively, and checking of the line Lm is started.

前述と全く同様なチェック動作がラインL、に対しても
実行され、RAM17内の認識パターンデータ「ム3.
l15Jが読み出されて比較回路16において信号ライ
ンL、に関する発光状態データと比較され、この比較結
果に応じた表示と、あるいは印字が実行され、続いてR
AMI 7のアドレスが更新されると共に検査端子9が
移動して信号ラインLsとのチェツタ□へと進む。信号
mLss続いて電源ラインVDDのチェック動作が終了
し、この結果、検出器10.10.10の直下に位置し
たプリント配線基板5の信号ラインL1〜LS%電源ラ
インVf)Dのチェックが“すべて終了すると、制御回
路18か・ら制御信号01と共に制御信号0.が出力さ
れる。すると、RAMI 7を指′定するアドレ′スと
検査端子96位置が元の初期状態へ復帰し、また一方、
機構制御部13が駆動され、搬送ベルト7は突部7 &
、7”””a間の一定距離だけ移動し、この結果、末チ
ェックのプリント配Is−基板゛5が検出器10.10
.10の直下に配置きれ、新たにこのプリント基板5の
チェック動作が開始゛する。このように順次プリント配
線基板5のチェック動作が実行され、ラインに異常があ
る場合だけ、その異常状態が断線、シ璽−トを夫々対応
して示す不一致の認識パターンデータ、発光状態データ
に区分されて印字される・ 前述したように本実施例によれば、RAM17内にチェ
ックされるツインに応じた詔謙バターーンデータを記憶
できるように構成したので、如何なる配線パターンのラ
インでもチェックを行うことができるから汎用性に優れ
ている。
The same checking operation as described above is also performed for line L, and the recognition pattern data "M3." in the RAM 17 is checked.
115J is read out and compared with the light emitting state data regarding the signal line L in the comparison circuit 16, display or printing is performed according to the comparison result, and then R
At the same time as the address of AMI 7 is updated, the test terminal 9 moves to the checkerboard □ with the signal line Ls. Signal mLss Subsequently, the check operation of the power supply line VDD is completed, and as a result, the check of the signal lines L1 to LS% power supply line Vf)D of the printed wiring board 5 located directly under the detector 10.10.10 is "all". Upon completion, the control signal 0. is output together with the control signal 01 from the control circuit 18.Then, the address specifying the RAMI 7 and the position of the test terminal 96 return to their original initial state, and ,
The mechanism control unit 13 is driven, and the conveyor belt 7 moves between the protrusions 7 &
, 7"""a, and as a result, the final checked printed circuit board Is-board 5 moves to the detector 10.10.
.. 10, and a new check operation for this printed circuit board 5 is started. In this way, the checking operation of the printed wiring board 5 is performed sequentially, and only when there is an abnormality in the line, the abnormal state is classified into disconnection, mismatched recognition pattern data, and light emitting state data that respectively indicate the sheet. As described above, according to this embodiment, since the configuration is such that the Zhu Qian pattern data corresponding to the twin to be checked can be stored in the RAM 17, it is possible to check the lines of any wiring pattern. It is highly versatile because it can be used.

なお1前記爽m例においては、プリント配線基板酪の検
査コネクタ1.1.1の発光ダイオード2h〜f1mm
に検出器io、to、ioの7オトセンナlea〜Io
nを1対1に対応させて設けたが、これに限らず、1台
の検出4910を備えて順次各検査コネクタ1に参勤さ
せて検出を行なっても良<、tた、1つの、フォト命ン
ナを各発光ダ仁オード2&〜2膳に順次移動させても良
い。要は、全ての発光ダイオード2&〜2膳の点灯又は
非点灯状郭を検出でき、れば良く、そのためには発光ダ
イオード、フォトセンナ以外の他の発光体とその発光状
態を検査する他の検査装置でも良い・また、検査端子9
は機構制御部12の駆動によりつて自動的に移動するよ
うに構成したが、検査端子9を駆動によpて移動してか
ら電子回路11.のラインのチェック動作を一斃始させ
て−も良い。この場合、チェツ、りする各ラーインに対
応し、てラインスイッチを設けておき、4:のラインス
イッチが操作された際にRAM17内の対応する認識、
パターンデータを出力するようにしても−良い、・また
、前記実施例においては、表示部19bにおいて「NG
J表示が行なわれた場合は、その不一致データを記録紙
に印字して全チェックが終了した後の異常ラインの修理
の資料に供しているが、これに限らず1.CIET<光
学的文字表示装置)、LCD (液褐表示装、置)、−
啼を使用し工jNGJ褒示を行な・つても良しX、  
     ・、−ま、た、前記実施例]←おいては「N
GJ、が検出された場合も、自動的辷チェック動作、が
実行されるように構成したが、これに限も−ず、「NG
」が検出された場合には検査が自動的に中止され、そこ
で異常のあるラインを修理した後、再び中止・した際の
ラインからチェック動作を継続できるようにしても良い
、このとき、表示部にプリン)配線基板Sの端子ム1〜
C1,に夫々対応する表示体を設け、異常のあるライン
の端子と対応する表示体を点燈するようにすると故障箇
所が即目視できて便利である。
Note that in the above example, the light emitting diode 2h to f1mm of the printed wiring board inspection connector 1.1.1
Detectors io, to, io's 7 adult senna lea~Io
Although the number of detectors 4910 is provided in one-to-one correspondence, the present invention is not limited to this, and it is also possible to provide one detector 4910 and sequentially visit each inspection connector 1 to perform detection. It is also possible to sequentially move the light emitting diode to each light emitting diode 2 &~2 sets. In short, it is only necessary to be able to detect whether all of the light emitting diodes 2 and 2 are lit or not, and for that purpose, it is necessary to perform other tests to inspect other light emitting bodies other than light emitting diodes and photosennas and their light emitting states. A device may also be used.Also, the inspection terminal 9
is configured to move automatically by the drive of the mechanism control section 12, but the electronic circuit 11. is moved after the test terminal 9 is moved by the drive. It is also possible to start the check operation of the line immediately. In this case, a line switch is provided corresponding to each line to be checked, and when the line switch 4: is operated, the corresponding recognition in the RAM 17,
It is also possible to output pattern data.In addition, in the embodiment described above, "NG" is displayed on the display section 19b.
If J is displayed, the discrepancy data is printed on recording paper and used as a reference for repairing the abnormal line after all checks have been completed, but this is not limited to 1. CIET<optical character display device), LCD (liquid brown display device, device), -
Use the song to give a reward.
・,-Well, the above embodiment] ← is "N
Although the configuration is configured so that the automatic road check operation is executed even when a GJ is detected, the system is not limited to this.
” is detected, the inspection may be automatically stopped, and after repairing the line with the abnormality, the check operation may be continued from the line where it was stopped again. At this time, the display Terminal 1 of wiring board S
It is convenient to provide indicators corresponding to C1 and to turn on the indicator corresponding to the terminal of the abnormal line so that the failure location can be immediately seen.

また、前記実施例においては輿AM17に信号ラインL
l m L@ @ Ls、電源ツインVDDのチェック
すべき認識パターンデータを記憶させたが、RAM17
へ記憶させるlIl!lilバ★−ンデータはチェック
されるツインに応じて゛自iに設定できる。
In addition, in the above embodiment, the signal line L is connected to the signal line AM17.
l m L@@Ls, I stored the recognition pattern data to be checked for the power supply twin VDD, but the RAM17
Let me remember it! The lil bar data can be set to 'self' depending on the twin being checked.

また、前記実施例においてはプリン)配線基板5の各取
付孔6に検査コネクタ1の接続用コネクタピン4を挿入
して装着する構成としたが、コネクタ1の装着箇所はこ
れに限らず、たとえばプリント配線基板5にIC(集積
回路)を取付けた後、このICの各端子に対応して接続
用コネクタピン4を取付けて覧Aい・ 以上説明したようにこの発明によれば、プリント配線基
板の任意のラインに電圧を印加し、このラインに接続さ
れている発光体のみを発光させる電圧印加を行い、少な
くとも電圧印加された発光体の発光状態を読み取って発
光状態データを出力し、この”、′発光状態データが正
・しいか否かを判断してその判゛i帖果を報知するよう
にしたから、プリント配線基板に電子部品を接続するこ
となく、誤配線のチェックを行うことができるので、チ
ェック作業によって電子部品が破損することはない。
Further, in the above embodiment, the connector pins 4 for connecting the test connector 1 are inserted into each mounting hole 6 of the printed wiring board 5 to be mounted, but the mounting location of the connector 1 is not limited to this, and for example, After attaching an IC (integrated circuit) to the printed wiring board 5, attach the connecting connector pins 4 corresponding to each terminal of this IC.As explained above, according to the present invention, the printed wiring board A voltage is applied to any line of the line, a voltage is applied to cause only the light emitting bodies connected to this line to emit light, and the light emitting state of at least the light emitting body to which the voltage is applied is read and the light emitting state data is output. Since we have decided whether the light emitting state data is correct or not and notified the result, it is possible to check for incorrect wiring without connecting electronic components to the printed wiring board. Therefore, electronic components will not be damaged during the checking process.

また lCのリードが取付けられる電子部品取付孔に接
続用コネクタピンを装着して低電圧、例えば1.5vの
電池電圧を印加するだけで誤配線のチェックを自動的に
一括して行うことができるので、チェック作業が容易で
あり、かつチェック時間の短縮を図ることができる。ま
た、誤配線のチェックは断線の検査と併せて配線用のし
璽−シをも検査できる利点がある。また、発光素子の表
示によって?n学的にチェックされるから、検査が簡単
かつ明確であり、誤チェックを防止できる。更に、1配
結のチェックは自動的に行なわれるから、集中的にチェ
ックができ、チェック作業者の負担を軽減できる。
In addition, you can automatically check for incorrect wiring all at once by simply attaching a connector pin to the electronic component mounting hole where the IC lead is attached and applying a low voltage, for example, 1.5V battery voltage. Therefore, the checking work is easy and the checking time can be shortened. In addition, checking for incorrect wiring has the advantage that wiring stamps can also be inspected in addition to inspecting for disconnections. Also, depending on the display of the light emitting element? Since it is checked logically, the inspection is simple and clear, and erroneous checks can be prevented. Furthermore, since the check for one connection is automatically performed, the check can be performed in a concentrated manner, reducing the burden on the checking operator.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施−を示す検査コネクタの斜視
図s*2図は検査コネクタの横断面図、第3図韓検査り
ネタタの内部回路構成図、第4WJはプリン)配線基板
の斜視図、第5図は配線検査装置の概略構成図、第6図
は配線検査装置め回路構成図、第781は肌ムMの記憶
状態図、第8図は印字状stmである。 1・・・・・・検査プネクタ、2.2a〜2重・・・・
・・発光ダイオード、3・・・・・・コモン接続ビン、
4・・・・・・接続用コネタタビン、ト・・・・・プリ
ント配線基板、7・・・・・・搬送ベルト、8・・・・
・・電麺、9・・・・・・検査端子、l′:・ O・・・・・・検出器、10&〜10■・・・・・・□
7オ)センサ、11・・・・・・電子回路、ts、j4
5p、・・・符号化回路、16・・・、11 ・・・比較回路、17・・・・・・RAM、i@・・・
・・・制御回路、1・1・・・・・・翼ム賛制御回路、
20 k h 20 b・・・・・・表示部、21・・
・・・・印字部、23・・・・・・ll!lW/I4パ
ターン入力スイッチ。 第1図 第2図 第4図 ら
Fig. 1 is a perspective view of a test connector showing one implementation of the present invention. Fig. 2 is a cross-sectional view of the test connector. Fig. 3 is an internal circuit diagram of the test connector. 5 is a schematic configuration diagram of the wiring inspection device, FIG. 6 is a circuit configuration diagram of the wiring inspection device, No. 781 is a storage state diagram of skin M, and FIG. 8 is a printed stm. 1...Inspection puncta, 2.2a~double...
...Light emitting diode, 3...Common connection bin,
4... Connector tubin for connection, G... Printed wiring board, 7... Conveyor belt, 8...
...Electric noodles, 9...Test terminal, l':- O...Detector, 10&~10■......□
7o) Sensor, 11...Electronic circuit, ts, j4
5p... Encoding circuit, 16..., 11... Comparison circuit, 17... RAM, i@...
... Control circuit, 1.1 ... Wing support control circuit,
20 k h 20 b...Display section, 21...
...Printing section, 23...ll! lW/I4 pattern input switch. Figure 1 Figure 2 Figure 4 et al.

Claims (1)

【特許請求の範囲】[Claims] 基板に形成されたプリント配線上のII数の箇所に夫々
発光体を電気的に接続して電圧を印加し、この発光体の
発光状態を読み取って前記、プリント配線の配線状態を
検査するプリント配S−板の、検査装置であって、前記
プリント配線の任意のラインに電圧を印加し、このライ
ンに接続されている発光体のみを発光させる電圧印加手
段と1.少な8くともこの電圧印加手段によって電圧印
加された発光体の発光状、liを読み取って発光状態デ
ータを中力する光学的読取手段と、この光学的読取手段
から出力される前記発光状態データが正しいか否ダを判
別する判別手段と、この判別手段による判別結果により
報知する報知子−と町備えたことを特徴とするプリント
配線基板の配線検査装置。
A printed wiring board for inspecting the wiring condition of the printed wiring by electrically connecting a light emitting body to II number of locations on a printed wiring formed on a substrate and applying a voltage to read the light emitting state of the light emitting body. 1. An inspection device for an S-board, comprising a voltage applying means for applying a voltage to an arbitrary line of the printed wiring and causing only a light emitter connected to this line to emit light; At least 8 optical reading means for reading the light emitting state and li of the light emitting body to which a voltage is applied by the voltage applying means and inputting the light emitting state data, and the light emitting state data outputted from the optical reading means. A wiring inspection device for a printed wiring board, characterized in that it is equipped with a determining means for determining whether the wiring is correct or not, and an alarm that notifies you based on the determination result by the determining means.
JP57047317A 1982-03-26 1982-03-26 Wire inspector for printed circuit board Pending JPS58165065A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57047317A JPS58165065A (en) 1982-03-26 1982-03-26 Wire inspector for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57047317A JPS58165065A (en) 1982-03-26 1982-03-26 Wire inspector for printed circuit board

Publications (1)

Publication Number Publication Date
JPS58165065A true JPS58165065A (en) 1983-09-30

Family

ID=12771903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57047317A Pending JPS58165065A (en) 1982-03-26 1982-03-26 Wire inspector for printed circuit board

Country Status (1)

Country Link
JP (1) JPS58165065A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249173A (en) * 1988-08-11 1990-02-19 Yuzuru Ishimura Inspecting device for wiring board
GB2620944A (en) * 2022-07-26 2024-01-31 Pitpatpet Ltd System and method for testing a device on production line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249173A (en) * 1988-08-11 1990-02-19 Yuzuru Ishimura Inspecting device for wiring board
GB2620944A (en) * 2022-07-26 2024-01-31 Pitpatpet Ltd System and method for testing a device on production line

Similar Documents

Publication Publication Date Title
US4417204A (en) Printed circuit board tester and adapter with memory
US5623199A (en) Device for inspecting wiring harness
KR19990083648A (en) Fault detection circuit of all-optical display device and display state detection method using same
US3931574A (en) Device and method of wire wrap (or other electrical interconnection between I.C. sockets) checkout
US6466885B2 (en) Line tester
KR20030011189A (en) Electric bulletin board having a inspection function and error detection method
JPS58165065A (en) Wire inspector for printed circuit board
CN201569672U (en) Auxiliary jig for testing wire rods
GB2080593A (en) Monitoring circuit for checking the connections of liquid crystal displays
CN112599057A (en) Detection device for display assembly and display assembly
JP6012224B2 (en) Railway signal bulb tester
CN201066376Y (en) Testing tool for flexible circuit board of empty board
JPH02118470A (en) Burn-in device
US3239755A (en) Test circuitry for testing electrical apparatus for continuity of circuitry between terminals therein
CN219229903U (en) System with sensor information
CN218272594U (en) Test printed circuit board and display test device
JPS5849590Y2 (en) Printed circuit board punch detection device
KR0169928B1 (en) Parts inspection apparatus with watt detection
JPH0615282Y2 (en) Programmable controller simulation input device
SU1273848A1 (en) Method of detecting losses and short-circuits in electric wiring
JP2614362B2 (en) Electronic component test method
JPS6367669B2 (en)
JPS6033064A (en) Method and device for inspecting pattern of printed wiring board
JPH09330849A (en) Device for determining polarity of polarized capacitor
TW594900B (en) Semiconductor test system having one test machine and on detection machine and its testing method