JPS58164120A - 限流しや断装置 - Google Patents
限流しや断装置Info
- Publication number
- JPS58164120A JPS58164120A JP4654582A JP4654582A JPS58164120A JP S58164120 A JPS58164120 A JP S58164120A JP 4654582 A JP4654582 A JP 4654582A JP 4654582 A JP4654582 A JP 4654582A JP S58164120 A JPS58164120 A JP S58164120A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- breaker
- current
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、それぞれ分岐しゃ断器を備えている複数の分
岐線に電力を供給する電源母線に王しゃ断器と、この主
しゃ断器と分岐線との間に限流木 １子を設けて成る
限流しゃ断装置に関するもので、特に限流素子として繰
り返し使用できる永久ヒユーズを用い該永久ヒユーズの
動作を検出し所定時間後上記主しゃ断器を引き外すよう
になされ九限流しゃ断装置に関するものである。
岐線に電力を供給する電源母線に王しゃ断器と、この主
しゃ断器と分岐線との間に限流木 １子を設けて成る
限流しゃ断装置に関するもので、特に限流素子として繰
り返し使用できる永久ヒユーズを用い該永久ヒユーズの
動作を検出し所定時間後上記主しゃ断器を引き外すよう
になされ九限流しゃ断装置に関するものである。
すなわち、本発明は、永久ヒユーズの動作時に該永久ヒ
ユーズに発生する電源電圧をパルス化し、そのパルスを
カウントして主しゃ断器のしゃ断時間を得るもので、し
ゃ断時間が回路の特性によらず電源周波数に応するよう
にして安定したしゃ断部性を得ることを目的とするもの
である。
ユーズに発生する電源電圧をパルス化し、そのパルスを
カウントして主しゃ断器のしゃ断時間を得るもので、し
ゃ断時間が回路の特性によらず電源周波数に応するよう
にして安定したしゃ断部性を得ることを目的とするもの
である。
以下、本発明を図について詳述すると、第１図において
、電源母線には主しゃ断器Ｍと限流素子としての永久ヒ
ユーズＰＦが設けられておシ、この電源母線に複数の分
岐線が並列接続され、各分岐線はそれぞれ分岐しゃ断器
？□、・・・ＩＰｎを介して負荷に電力を供給する構成
となっている。しかして、上記永久ヒユーズＰ１の両端
には抵抗体Ｒが接続されて限流回路が構成されておシ、
該限流回路に印加される電圧を電圧変成器ＦＴによつｔ
検出されるようになっていて、その検出電圧に基いて動
作する引き外し制御回路（１）によって上記主しゃ断器
Ｍは引き外される構成となっている。
、電源母線には主しゃ断器Ｍと限流素子としての永久ヒ
ユーズＰＦが設けられておシ、この電源母線に複数の分
岐線が並列接続され、各分岐線はそれぞれ分岐しゃ断器
？□、・・・ＩＰｎを介して負荷に電力を供給する構成
となっている。しかして、上記永久ヒユーズＰ１の両端
には抵抗体Ｒが接続されて限流回路が構成されておシ、
該限流回路に印加される電圧を電圧変成器ＦＴによつｔ
検出されるようになっていて、その検出電圧に基いて動
作する引き外し制御回路（１）によって上記主しゃ断器
Ｍは引き外される構成となっている。
すなわち、引き外し制御回路（１）は、該検出電圧を全
波整流して所定レベル以上の時にパルスを出力するパル
ス変換回路（２）と、該パルス数をカウントシ、そのカ
ウント数がカウンタ設定回路（４）の設定値以上となっ
た時に出力を送出するカウンタ回路（８）、及びこのカ
ウンタ回路の出力に基いて主しゃ断器Ｍを引き外す引き
外し装置Ｔに引き外し出力を送出する出力回路（５）と
を備えている。
波整流して所定レベル以上の時にパルスを出力するパル
ス変換回路（２）と、該パルス数をカウントシ、そのカ
ウント数がカウンタ設定回路（４）の設定値以上となっ
た時に出力を送出するカウンタ回路（８）、及びこのカ
ウンタ回路の出力に基いて主しゃ断器Ｍを引き外す引き
外し装置Ｔに引き外し出力を送出する出力回路（５）と
を備えている。
上記第１図構成に係る動作を第２〜４図に基いて説明す
ると、第１図において、正常時の電流は生しゃ断器ｙか
ら永久ヒユーズｐｐを介して分岐しゃ断器？□、・・・
、ＩＦｎを経由しそれぞれの負荷に給電されている０こ
の時、永久ヒユーズＰｐの内部抵抗は小さく端子電圧も
ほとんどなく、この永久ヒユーズＰＩＦの両端に接続し
た電圧変成器ＦＴにも電圧社印加されず、引き外し制御
回路（１）は動作しない。
ると、第１図において、正常時の電流は生しゃ断器ｙか
ら永久ヒユーズｐｐを介して分岐しゃ断器？□、・・・
、ＩＦｎを経由しそれぞれの負荷に給電されている０こ
の時、永久ヒユーズＰｐの内部抵抗は小さく端子電圧も
ほとんどなく、この永久ヒユーズＰＩＦの両端に接続し
た電圧変成器ＦＴにも電圧社印加されず、引き外し制御
回路（１）は動作しない。
しかして、永久ヒユーズＰＦと分岐しゃ断器ちの関にお
いて短絡事故が発生すると、第２図に示す挙故電流工ｐ
ｒｏｓによシ限流回路を構成している永久ヒユーズｐｙ
の内部エレメントであるナトリウムが固体−液体一気体
と相変化し、永久ヒユーズＰＰは極めて高い抵抗値を示
して限流を開始し流れる電流値の波高値を工ｐとする。
いて短絡事故が発生すると、第２図に示す挙故電流工ｐ
ｒｏｓによシ限流回路を構成している永久ヒユーズｐｙ
の内部エレメントであるナトリウムが固体−液体一気体
と相変化し、永久ヒユーズＰＰは極めて高い抵抗値を示
して限流を開始し流れる電流値の波高値を工ｐとする。
この後事故電流は永久ヒユーズＰ１と抵抗体Ｒの並列回
路に流れる電流工１となる。永久ヒユーズＰＦの動作後
は永久ヒユーズＰＦの両端に電源電圧×１７ｉ′５の電
圧（第３図ム）が発生し、電−圧変成器ＦＴによって検
出されパルス変換回路（２）に入力される。
路に流れる電流工１となる。永久ヒユーズＰＦの動作後
は永久ヒユーズＰＦの両端に電源電圧×１７ｉ′５の電
圧（第３図ム）が発生し、電−圧変成器ＦＴによって検
出されパルス変換回路（２）に入力される。
そして、パルス変換回路（２）において入力された交流
電圧は全波整流され（第３図Ｂ）、所定レベル以上の時
にはパルス（第５図Ｃ）として出力される０ したがって、このパルス変換回路（２）によって電源電
圧周波数の２倍の周波数のパルス列を発生させることに
なり、カウンタ回路（８）では紋パルス信号を入力し、
カウンタ設定回路（４）で設定される数だけパルス信号
が入力し死時カウント完了信轍第５図Ｄ）を出力し、出
力回路（６）を経由して主しゃ断器Ｍの引きはずし装置
Ｔを駆動し主しゃ断器Ｍをトリップさせる。このように
して発生した事故電流を一定時間後にしゃ断することに
なる。
電圧は全波整流され（第３図Ｂ）、所定レベル以上の時
にはパルス（第５図Ｃ）として出力される０ したがって、このパルス変換回路（２）によって電源電
圧周波数の２倍の周波数のパルス列を発生させることに
なり、カウンタ回路（８）では紋パルス信号を入力し、
カウンタ設定回路（４）で設定される数だけパルス信号
が入力し死時カウント完了信轍第５図Ｄ）を出力し、出
力回路（６）を経由して主しゃ断器Ｍの引きはずし装置
Ｔを駆動し主しゃ断器Ｍをトリップさせる。このように
して発生した事故電流を一定時間後にしゃ断することに
なる。
次に分岐しゃ断器？。の負荷側において短絡事故が発生
した場合について述べると、この場合も前記と同様、永
久ヒユーズＰ’Ｐは限流動作を開始し、永久ヒユーズＰ
Ｆの両端には電源電圧×１／／′５の電圧が発生し、該
電圧信号は電圧変圧器ＰＴ。
した場合について述べると、この場合も前記と同様、永
久ヒユーズＰ’Ｐは限流動作を開始し、永久ヒユーズＰ
Ｆの両端には電源電圧×１／／′５の電圧が発生し、該
電圧信号は電圧変圧器ＰＴ。
パルス変換回路（２）を経由しカウンタ回路（８）に入
力されカウントが開始される。
力されカウントが開始される。
しかして、この場合には分岐しゃ断器Ｆ゛ が１／２サ
イクル程度で事故電流をしゃ断し、永久ヒユーズｐｐに
は正常電流のみとなり気体−液体一固体と急速に原状に
回復し再通電を行なうことになり、永久ヒユーズＰＰの
端子電圧が零となりカウンタ回路（８）はカウントを停
止しリセットされることになる。
イクル程度で事故電流をしゃ断し、永久ヒユーズｐｐに
は正常電流のみとなり気体−液体一固体と急速に原状に
回復し再通電を行なうことになり、永久ヒユーズＰＰの
端子電圧が零となりカウンタ回路（８）はカウントを停
止しリセットされることになる。
この時、主しゃ断器Ｍは、第３図に示すように、分岐し
ゃ断器ν。の動作特性ｆよりもおそい動作 ゛物
性を有するよう、カウンタ設定回路（４）のカウント設
定値を所定の値に設定して引き外し制御回路（１）によ
る主しゃ断器Ｍの全しゃ断時間Ｔ□を分岐しゃ断器Ｆ□
の全しゃ断時間！、よシも長く、かつ限流回路の過電流
耐量よりも短く設定されていれば、主しゃ断器Ｍは動作
せず事故発生回路の分岐しゃ断器Ｆ工が事故電流をしゃ
断し健全回路には連続して電力が供給され電源の選択し
ゃ断装置が構成される。
ゃ断器ν。の動作特性ｆよりもおそい動作 ゛物
性を有するよう、カウンタ設定回路（４）のカウント設
定値を所定の値に設定して引き外し制御回路（１）によ
る主しゃ断器Ｍの全しゃ断時間Ｔ□を分岐しゃ断器Ｆ□
の全しゃ断時間！、よシも長く、かつ限流回路の過電流
耐量よりも短く設定されていれば、主しゃ断器Ｍは動作
せず事故発生回路の分岐しゃ断器Ｆ工が事故電流をしゃ
断し健全回路には連続して電力が供給され電源の選択し
ゃ断装置が構成される。
したがって、図示構成によれば、電源電圧をノ（ルス化
しそのパルスをカウントして主しゃ断器Ｍのしゃ断時間
を得るようにしたので、主しゃ断器のしゃ断時間が回路
特性によれば電源周波数に応じ安定したしゃ断部性を得
ることができ、かつ、その精度は電源周波数をカウント
する場合の２倍精度となる０ また本発明は、第１図構成におけるカウンタ回路＋８）
のノイズ等による誤動作を防止してしゃ断部性の信頼性
の向上を図ることができる０すなわち、第５図は他の本
発明を示すもので、第１図と同一部分は同一符号を附し
て示す第５図において、この発明の引き外し制御回路■
には、第１図構成のものの他に、電圧変成器ＦＴの二次
側にパルス変換回路（６）とその出力を入力信号とする
ワンショットマルチバイブレータ回路（７）、及びカウ
ンタ回路（８）の出力とワンショットマルチバイブレー
タ回路（γ）の出力を論理積する論理積回路（８）を設
けて、引きはずし制御信号をカウンタ回路（８）の出力
信号とワンショットマルチバイブレータ回路（γ）から
出力される出力可能期間信号の論理積によって得ている
０ この第５図構成においては永久ヒユーズＰＦの電圧発生
とパルス電圧のカウントについては同一で、各部動作波
形線第６図ム〜Ｄに示すように第３図五〜Ｄと同一であ
るが、ワンショットマルチバイブレータ回路（テ）では
最初のパルス信号入力をスタートとしてカウンタの設定
時間と主しゃ断器Ｍの引きはずし装置Ｔの動作時間を加
えたよりも長い時間巾をもつ１つのノくルス信号（第６
図１）を発生させ、後段の論理積回路（８）によってカ
ウンタ回路（８）のカウント完了信号（第６図Ｄ）とワ
ンショットマルチバイブレータ回路（γ）の出力可能期
開信号（第６図ｍ）が同時に存在する時のみ出力信号（
第６図Ｆ）を送出し、主しゃ断Ｉ＃ｙの引きはずし装置
Ｔを駆動するようになってお９電源の選択しゃ断を行う
ようになっていて、これによシカウンタ回路（３）の誤
動作を防止する。
しそのパルスをカウントして主しゃ断器Ｍのしゃ断時間
を得るようにしたので、主しゃ断器のしゃ断時間が回路
特性によれば電源周波数に応じ安定したしゃ断部性を得
ることができ、かつ、その精度は電源周波数をカウント
する場合の２倍精度となる０ また本発明は、第１図構成におけるカウンタ回路＋８）
のノイズ等による誤動作を防止してしゃ断部性の信頼性
の向上を図ることができる０すなわち、第５図は他の本
発明を示すもので、第１図と同一部分は同一符号を附し
て示す第５図において、この発明の引き外し制御回路■
には、第１図構成のものの他に、電圧変成器ＦＴの二次
側にパルス変換回路（６）とその出力を入力信号とする
ワンショットマルチバイブレータ回路（７）、及びカウ
ンタ回路（８）の出力とワンショットマルチバイブレー
タ回路（γ）の出力を論理積する論理積回路（８）を設
けて、引きはずし制御信号をカウンタ回路（８）の出力
信号とワンショットマルチバイブレータ回路（γ）から
出力される出力可能期間信号の論理積によって得ている
０ この第５図構成においては永久ヒユーズＰＦの電圧発生
とパルス電圧のカウントについては同一で、各部動作波
形線第６図ム〜Ｄに示すように第３図五〜Ｄと同一であ
るが、ワンショットマルチバイブレータ回路（テ）では
最初のパルス信号入力をスタートとしてカウンタの設定
時間と主しゃ断器Ｍの引きはずし装置Ｔの動作時間を加
えたよりも長い時間巾をもつ１つのノくルス信号（第６
図１）を発生させ、後段の論理積回路（８）によってカ
ウンタ回路（８）のカウント完了信号（第６図Ｄ）とワ
ンショットマルチバイブレータ回路（γ）の出力可能期
開信号（第６図ｍ）が同時に存在する時のみ出力信号（
第６図Ｆ）を送出し、主しゃ断Ｉ＃ｙの引きはずし装置
Ｔを駆動するようになってお９電源の選択しゃ断を行う
ようになっていて、これによシカウンタ回路（３）の誤
動作を防止する。
また本発明は、第７図に示すようにＩＩｃ源の各相に応
じて主しゃ断器Ｍ、永久ヒユーズＰＦ、並列抵抗Ｒ１電
圧変成器ＦＴ、分岐しゃ断器Ｆ１．・・ＩＰｎを備えら
れた場合に、引き外し制御回路（１００）にも同じく電
源相数に応じたパルス変換回路（２ａ）〜（２Ｃ）とカ
ウンタ回路（３ａ）−（５ｃ）、及びこれらカウンタ回
路の論理和を得る論理和回路（９）を第５図構成のもの
に付加することにより、いずれかの力うになっている。
じて主しゃ断器Ｍ、永久ヒユーズＰＦ、並列抵抗Ｒ１電
圧変成器ＦＴ、分岐しゃ断器Ｆ１．・・ＩＰｎを備えら
れた場合に、引き外し制御回路（１００）にも同じく電
源相数に応じたパルス変換回路（２ａ）〜（２Ｃ）とカ
ウンタ回路（３ａ）−（５ｃ）、及びこれらカウンタ回
路の論理和を得る論理和回路（９）を第５図構成のもの
に付加することにより、いずれかの力うになっている。
この第７図構成においては各永久ヒユーズＰ１の限流動
作（第８図ム）、全波整流（第８図Ｂ）の後、パルス変
換回路（２０〜（２０Ｍ各パルスを出力（第８図ｃ、ｍ
、Ｇ）し該出力パルスを各カウンタ回路（３ａ） （３
０）がカウント（第８図り、Ｆ。
作（第８図ム）、全波整流（第８図Ｂ）の後、パルス変
換回路（２０〜（２０Ｍ各パルスを出力（第８図ｃ、ｍ
、Ｇ）し該出力パルスを各カウンタ回路（３ａ） （３
０）がカウント（第８図り、Ｆ。
Ｈ）を開始し、同時にワンショットマルチバイブレータ
（ロ）路（９）で出力可能期間のパルスを発生（第８図
工）する０各相のパルス信号は電源位相分だけ位相のず
れたパルス信号となり、従って各相のカウンタ回路のカ
ウント完了時間も位相のずれ分だけずれることになるが
、このように構成された回路においてはカウンタ回路が
一番最初にカウント完了した時に主しゃ断器輩の引きは
ずし装置Ｔを駆動するように構成され電源の選択しゃ断
装置が実現できる。
（ロ）路（９）で出力可能期間のパルスを発生（第８図
工）する０各相のパルス信号は電源位相分だけ位相のず
れたパルス信号となり、従って各相のカウンタ回路のカ
ウント完了時間も位相のずれ分だけずれることになるが
、このように構成された回路においてはカウンタ回路が
一番最初にカウント完了した時に主しゃ断器輩の引きは
ずし装置Ｔを駆動するように構成され電源の選択しゃ断
装置が実現できる。
以上のように本発明によれば、電源電圧をＩくルス化し
カウントして時限設定を行なっており時限の安定度の非
常に高い装置が得られると共に、電源周波数の２倍の周
波数のパルスを作ってカウントしているためパルスカウ
ント方式に発生するカウント開始位相のばらつきによる
１ノ（ルス分の動作時間誤差を電源をカウントする場合
の１／２に低 ）減し精度の向上が計れる。
カウントして時限設定を行なっており時限の安定度の非
常に高い装置が得られると共に、電源周波数の２倍の周
波数のパルスを作ってカウントしているためパルスカウ
ント方式に発生するカウント開始位相のばらつきによる
１ノ（ルス分の動作時間誤差を電源をカウントする場合
の１／２に低 ）減し精度の向上が計れる。
また本発明によれば、ワンショットマルチノくイブレー
タ回路と論理積回路を備え、カウンタ（ロ）路とワンシ
ョットマルチバイブレータ回路の両者が正常に動作した
ときのみトリップ信号を出力するためノイズ等による誤
動作を防ぎ動作信頼性を向上することができる。
タ回路と論理積回路を備え、カウンタ（ロ）路とワンシ
ョットマルチバイブレータ回路の両者が正常に動作した
ときのみトリップ信号を出力するためノイズ等による誤
動作を防ぎ動作信頼性を向上することができる。
また本発明によれば、電源の各相に対応した３組のカウ
ンタ回路とその論理和回路を持ち３相のうちのいずれか
のカウンタがカウント完了した時にトリップ信号を出す
ため、永久ヒユーズの動作開始位相のばらつきによる動
作時間誤差を低減し精度の高い装置を得られる勢の効果
がある。
ンタ回路とその論理和回路を持ち３相のうちのいずれか
のカウンタがカウント完了した時にトリップ信号を出す
ため、永久ヒユーズの動作開始位相のばらつきによる動
作時間誤差を低減し精度の高い装置を得られる勢の効果
がある。
第１図は本発明の゛一実施例による限流しゃ断装置を示
す回路図、第２図は事故電流波形図、第３Ｍは第１図の
各部動作波形図、第４図は第１図構成によるしゃ断時性
を示す特性曲線図、第５図は他の本発明による限流しゃ
断装置の回路図、第６図は第５図の各部動作波形図、第
７図鉱他の本発明による限流しゃ断装置の（ロ）略図、
第８図は第７図の各部動作波形図である。 Ｍ・・主しゃ断ｓ ｐｙ・・永久ヒユーズＲ・・
抵抗体 ＩＰｎ ・・分岐しゃ断器ＰＴ−・電
圧変成器 Ｔ・−主しゃ断器引き外し装置 （１）、 （ＩＩｍ、 （１００）・・引き外し制御回
路（２）、 （２ａ）〜（２Ｃ）・・パルス変換回路（
８）、（５ａト（５Ｃ）、（６）・・カウンタ回路（４
）魯・カウンタ設定回路 （６）・・出力回路 （７）・−ワンショットマルチバイブレータ回路（８）
・・論理積回路 （９）・・論理和回路なお、図中、
同一符号は同−又は相当部分を示す０ 代理人 為 野 信 − 竿５図 第２図 第４図 ｔミ糺１ 第３図 ＝８５− 第６図 ＰＫ、−ｔ、ｂ、−スー動イ１ト１浦！第７図 第８図 ↑
す回路図、第２図は事故電流波形図、第３Ｍは第１図の
各部動作波形図、第４図は第１図構成によるしゃ断時性
を示す特性曲線図、第５図は他の本発明による限流しゃ
断装置の回路図、第６図は第５図の各部動作波形図、第
７図鉱他の本発明による限流しゃ断装置の（ロ）略図、
第８図は第７図の各部動作波形図である。 Ｍ・・主しゃ断ｓ ｐｙ・・永久ヒユーズＲ・・
抵抗体 ＩＰｎ ・・分岐しゃ断器ＰＴ−・電
圧変成器 Ｔ・−主しゃ断器引き外し装置 （１）、 （ＩＩｍ、 （１００）・・引き外し制御回
路（２）、 （２ａ）〜（２Ｃ）・・パルス変換回路（
８）、（５ａト（５Ｃ）、（６）・・カウンタ回路（４
）魯・カウンタ設定回路 （６）・・出力回路 （７）・−ワンショットマルチバイブレータ回路（８）
・・論理積回路 （９）・・論理和回路なお、図中、
同一符号は同−又は相当部分を示す０ 代理人 為 野 信 − 竿５図 第２図 第４図 ｔミ糺１ 第３図 ＝８５− 第６図 ＰＫ、−ｔ、ｂ、−スー動イ１ト１浦！第７図 第８図 ↑
Claims (1)
- 【特許請求の範囲】 （１）分岐しゃ断器を介してそれぞれ各負荷に接続され
る複数の分岐線に電力を供給する電源母線に、主しゃ断
器と、この主しゃ断器と前記分岐線との間に限流素子と
を設けた限流しゃ断装置において、上記限流素子として
、常温では固体状態で温度上昇時に気化し、抵抗値が短
絡インピーダンスよりも大きくなる金属材料を収納して
限流作用を行う自己復旧形′の永久ヒユーズを用い、こ
の永久ヒユーズに抵抗体を並列接続して限流回路を構成
すると共に、紋限流回路に印加される電圧を検出し検出
電圧を全波整流して所定レベル以上の時にパルスを出力
するパルス変換回路と、該パルスをカウントシ、そのカ
ウント値が設定値以上となった時に出力信号を送出する
カウンタ回路と、このカウンタ回路の出力に暴いて上記
主しゃ断器に引き外し出力を送出する出力回路とで成る
引き外し制御回路を設け、かつ、該引き外し制御回路に
よるしゃ断時間を上記各分岐しゃ断器のそれよりも長く
設定したことを特徴とする限流しゃ断装置。 （２）分岐しゃ断器を介してそれぞれ各負荷に接続され
る複数の分岐線に電力を供給する電源母線に、主しゃ断
器と、この王しゃ断器と前記分岐線との間に限流素子と
を設けた限流しゃ断装置において、上記限流素子として
、常温では固体状態で温度上昇時に気化し抵抗値が短絡
インピーダンスよりも大きくなる金属材料を収納して限
流作用を行う自己復旧形の永久ヒユーズを用い、この永
久ヒユーズに抵抗体を並列接続して限流回路を構成する
と共に、該限流回路に印加される電圧を検出し検出電圧
を全波整流して所定レベル以上の時にパルスを出力する
パルス変換回路と、該パルスをカウントシ、そのカウン
ト値が設定値以上となった時に出力信号を送出するカウ
ンタ（ロ）路と、該パルス変換回路から出力される蝦初
のパルス信号をスタートして所定の時間中をもつパルス
を出力するワンショットマルチバイブレータ回路と、該
ワンショットマルチバイプレータ回路と上記カウンタ回
路との出力の論理積を得る論理積回路と、この論理積回
路の出力に基いて上記主しゃ断器に引き外し出力を送出
する出力回路とで成る引き外し制御回路を設け、かつ、
該引き外し制御回路のしゃ断時間を上記各分岐しゃ断器
のそれよりも長く設定したことを特徴とする限流しゃ断
装置。 （８）分岐しゃ断器を介してそれぞれ各負荷に接続され
る複数の各相分岐線に電力を供給するｔ＃Ｉ母線の各相
それぞれに、主しゃ断器と、この主しゃ断器と前記分岐
線との間に限流素子とを設けた限流しゃ断装置において
、上記限流素子として、常温では固体状態で温度上昇時
に気化し、抵抗値が短絡インピーダンスよシも大きくな
る金−材料を収納して限流作用を行う自己復旧形の永久
ヒユーズを用い、この永久ヒユーズに抵抗体を並列接続
して各相毎に限流回路を構成すると共に、該限流回路に
印加される電圧を検出し検出電圧を全波整流して所定レ
ベル以上の時にパルスを出力する各相のパルス変換回路
と、該パルスをカウントし、そのカウント値が設定値以
上となった時に出力信号を送出する各相のカウンタ回路
と、該各相カウンタ回路の出力の論理和を得る論理和回
路と、上記パルス変換回路から出力される最初のパルス
信号をスタートとして所定の時間巾をもつパルスを出力
するワンショットマルチバイブレータ回路と、該ワンシ
ョットマルチバイブレータ回路と上記論き外し出力を送
出する出力回路とで成る引き外し制御回路を設け、かつ
、該引き外し制御回路のしゃ断時間を上゛記各分岐しゃ
断器のそれよりも長く設定したことを特徴とする限流し
ゃ断装置〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4654582A JPS58164120A (ja) | 1982-03-24 | 1982-03-24 | 限流しや断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4654582A JPS58164120A (ja) | 1982-03-24 | 1982-03-24 | 限流しや断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58164120A true JPS58164120A (ja) | 1983-09-29 |
Family
ID=12750272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4654582A Pending JPS58164120A (ja) | 1982-03-24 | 1982-03-24 | 限流しや断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015508555A (ja) * | 2011-12-19 | 2015-03-19 | エスエムエー ソーラー テクノロジー アーゲー | スイッチング部材の接点ギャップにわたって発生するアークを抑圧するための回路装置 |
-
1982
- 1982-03-24 JP JP4654582A patent/JPS58164120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015508555A (ja) * | 2011-12-19 | 2015-03-19 | エスエムエー ソーラー テクノロジー アーゲー | スイッチング部材の接点ギャップにわたって発生するアークを抑圧するための回路装置 |
| US9543088B2 (en) | 2011-12-19 | 2017-01-10 | Sma Solar Technology Ag | Circuit arrangement for suppressing an arc occurring over a contact gap of a switching member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589052A (en) | Digital I2 T pickup, time bands and timing control circuits for static trip circuit breakers | |
| US4442472A (en) | Solid state trip circuit with digital timer | |
| US5179495A (en) | Solid state overload relay | |
| JPH04502999A (ja) | 高信頼度トリップ動作を有する故障給電、プロセッサ制御遮断器トリップ方式 | |
| JPH04503147A (ja) | 遮断器用マイクロコンピュータベース電子トリップ方式 | |
| JPH02133034A (ja) | 電気モータ・トリップ・パラメータを有するデイジタル遮断器 | |
| US3956670A (en) | Circuit interrupter circuit including improved control | |
| JPH05501043A (ja) | 中性点もしくは接地喪失保護回路 | |
| US3465208A (en) | Electric level-responsive circuits | |
| US3334272A (en) | Static overcurrent relay | |
| JP2006295994A (ja) | 故障電流限流器及びそれを用いた電力システム | |
| US4091431A (en) | Ground leakage relay circuit | |
| JPS58164120A (ja) | 限流しや断装置 | |
| JPS6165829U (ja) | ||
| US4386384A (en) | Fault responsive protective device | |
| JP2904213B1 (ja) | 限流装置 | |
| JPS59144322A (ja) | 交流限流装置 | |
| CN109995009A (zh) | 一种基于氧化锌避雷器的ct二次开路保护装置 | |
| JPS60105123A (ja) | 高速限流遮断器 | |
| JPH0130753Y2 (ja) | ||
| JPS5889025A (ja) | しや断装置 | |
| JPS6258828A (ja) | 回路しや断器 | |
| JPH1023653A (ja) | 漏電ブレーカの漏電検出装置 | |
| SU955344A1 (ru) | Устройство дл защиты | |
| JPH0152978B2 (ja) |