JPS58162123A - 周波数サ−チ方法 - Google Patents

周波数サ−チ方法

Info

Publication number
JPS58162123A
JPS58162123A JP4531982A JP4531982A JPS58162123A JP S58162123 A JPS58162123 A JP S58162123A JP 4531982 A JP4531982 A JP 4531982A JP 4531982 A JP4531982 A JP 4531982A JP S58162123 A JPS58162123 A JP S58162123A
Authority
JP
Japan
Prior art keywords
time
frequency
range
entering
search
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4531982A
Other languages
English (en)
Inventor
Yuji Minami
南 裕治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Aerojet Rocketdyne Holdings Inc
Original Assignee
Fujitsu General Ltd
Gencorp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd, Gencorp Inc filed Critical Fujitsu General Ltd
Priority to JP4531982A priority Critical patent/JPS58162123A/ja
Publication of JPS58162123A publication Critical patent/JPS58162123A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、テレビ受像機等における速度変化型の周波数
シンセサイザ方式のチューナの周波数サーチ方法に関す
る。
この方式の周波数サーチ方法は、第1図に示すように、
マイクロコンピュータ1によって、PLL回路2(但し
、■COは電子チューナ3内の局部発振回路)に対し分
周比データを送り、PLL回路2は電子チューナ3内の
局部発振回路の同調素子としてのバリキャップに、その
分局比データにもとすく周波数に対応する同調電圧を送
り、これにより局部発振周波数が分周叱データにもとす
く周波数の付近になると、ロック信号をマイクロコンピ
ュータ1に送り、その後電子チューナ3からのAFT電
圧が所定の値となる(受信有)と、それをチェックして
マイクロコンピュータ1によるサーチを止めていた。
ところが、第1図の回路においては、分周比データで決
まるチャンネル周波数の如何によりPLLループのルー
プゲインが大幅に異なり、このためサーチ開始(チャン
ネル切替)から次のロック信号の発生までの時間が、チ
ャンネルによって異なる。すなわち、第2図に示すよう
に、チャンネル切替時点t1からロック信号発生時点t
2までの時間T1 がチャンネルによって異なるために
、ロック信号発生時点t2から受信有の信号発生の時点
t3までの時間T2 も異なり、このためロック信号発
生時点t2から受信有無チェックの時点t4tでの時間
T3が、T2〉T3であるとサーチミスが起るので、こ
の時間T、をチャンネル如何によって異なる時間T2の
最長時間よりも大きく、T2(maw) (Tsとなる
ように設定していた。
従って、従来では1チャンネル当りのサーチスピードT
4 をT、、T2を考慮して一定にするとか、あるいは
時間T3を一定にしていたが、ループゲインの小さなチ
ャンネルにおいては待時間が長くなり、またループゲイ
ンが異常に変化した場合にはサーチミスが起るおそれが
ある。
本発明は斯る点に鑑みたもので、その目的は、時間T2
が時間T1 に関係している点に着目し、その時間T1
  を測定することにより時間T2 を判断し、時間T
3 あるいは時間T4 を適正に変化させて、す2−チ
ミスを防止すると共にサーチ時間のスピードアップを図
った周波数サーチ方法を提供することである。
以下、本発明の実施例について説明する。設定すべき周
波数をfo とすると、PLL回路のロック信号発生範
囲は、fo+fLsまた受信有の信号の発生範囲はfo
+ fBとなり、fL> f、である。
一方バリキャツプを同調素子とする電圧制御発振器で成
る局部発振回路の感度特性は、パリキャップに加わる同
調電圧によって発振周波数が非直線的に変化するので、
前述のようにPLLのループゲインが周波数によって変
化する。そして、ループゲインが大きな周波数(低い周
波数)に設定する場合はその周波数に安定するまでの時
間が長くかかり、ループゲインが小さな周波数(高い周
波数)に設定する場合はその周波数に安定するまでの時
間が短かい。すなわち、ループゲインの大きな周波数の
場合は、第3図に示すように振動が大きく、ロック範囲
fo土fLに入るまで時間T1′かかり、その後受信布
の範囲fo土fsに入るまで時間T2′かかる。またル
ープゲインの小さな周波数の場合は、第4図に示すよう
に振動が小さく、ロク範囲fo±fLに入るまで時間T
1“、その後受信布の範囲fo±f8に入るまで時間T
2′′かかる。
この場合、時間T1′、T1“はその時の周波数のルー
プゲインの関数であり、また時間T 2 ’ 、T 2
 //  もその時の周波数のループゲインの関数であ
る。従って、いずれもループゲインの関数として表わさ
れるので、時間72/ 、 T、//  を時間T、/
、T1//  の関数として、T2’ = F (T+
’ )  、T2“=F(T、“)として表わすことが
できる。
よって、チャンネル切換から次のロック信号発生範囲に
入るまでの時間T1 を測定し、その測定結果(ループ
ゲインに関係する)によってその後受信布の信号の発生
範囲に入るまでの時間T2を算定することができるので
、これらをマイクロコンピュータ1によって計算し、受
信有の信号の発生範囲に入る時刻t3 よりも若後遅れ
た時刻t4で受信有無のチェックを行なう。
以上により、受信有無のチェックを行なう時間T3 又
はT4 を、設定周波数に応じて変化させることができ
るので、サーチスピードを設定周波数に応じて変化させ
ることができ、サーチ時間の短縮を図ることができ、し
かもサーチミスの生じるおそれもない。
なお、以上においては、受信有の信号の検出をAFTt
圧の検出に依ったが、テレビ受像機においては水平又は
垂直の同期信号を検出するようにすることもできる。
以上から本発明によれば、上述のようにサーチ時間の短
縮を図り、サーチミスを防止したサーチ速度可変型の周
波数サーチ方法を実現することができる。
【図面の簡単な説明】
第1図は周波数シンセサイザ方式のチューナのブロック
図、第2図はサーチ動作の説明図、第3図と第4図はP
LL回路の振動説明図である。 第1図 第2図 第3図 第4図 131−

Claims (1)

    【特許請求の範囲】
  1. (1)。PLL回路を利用した周波数シンセサイザ方式
    のチューナにおいて、周波数の設定からロック信号発生
    までの時間を測定し、該ロック信号発生の時点から受信
    有無のチェックまでの時間を、上記測定結果に応じて変
    化させるようにしたことを特徴とする周波数サーチ方法
JP4531982A 1982-03-20 1982-03-20 周波数サ−チ方法 Pending JPS58162123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4531982A JPS58162123A (ja) 1982-03-20 1982-03-20 周波数サ−チ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4531982A JPS58162123A (ja) 1982-03-20 1982-03-20 周波数サ−チ方法

Publications (1)

Publication Number Publication Date
JPS58162123A true JPS58162123A (ja) 1983-09-26

Family

ID=12715979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4531982A Pending JPS58162123A (ja) 1982-03-20 1982-03-20 周波数サ−チ方法

Country Status (1)

Country Link
JP (1) JPS58162123A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203004A (ja) * 1987-02-18 1988-08-22 Sony Corp オ−トチユ−ニング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203004A (ja) * 1987-02-18 1988-08-22 Sony Corp オ−トチユ−ニング装置

Similar Documents

Publication Publication Date Title
US6624675B2 (en) Free-running mode device for phase locked loop
JP3356244B2 (ja) テレビジョン信号受信装置
JPS58162123A (ja) 周波数サ−チ方法
JPS54130862A (en) Pll anomaly detector circuit
US4219783A (en) Phase locked loop with rapid phase pull in
US6366173B1 (en) Phase synchronous circuit and electronic device using the same
JP2514940B2 (ja) 映像中間周波信号処理回路
US4796102A (en) Automatic frequency control system
US4035736A (en) FM discriminator having low noise characteristics
JPS61182317A (ja) 自動周波数制御装置
JPH028438Y2 (ja)
JPH0722945A (ja) ルビジウム原子発振器
US5646955A (en) Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor
JP2673365B2 (ja) 空胴共振器の共振周波数制御装置
JPH09121158A (ja) 周波数シンセサイザチューナ
JPS5720046A (en) Testing circuit of receiver
JPS5930349B2 (ja) 同期はずれ検出回路
JPH07162272A (ja) 自動周波数制御回路
SU1104675A1 (ru) Устройство синхронизации
SU658778A1 (ru) Устройство дл измерени дифференциальной фазы сигналов цветного телевидени
JP2516225Y2 (ja) 受信可能周波数帯の自動縮小回路
JPS623945Y2 (ja)
JPH0683029B2 (ja) 周波数変換回路の測定方法
JPS5910817Y2 (ja) 受信機の同調回路
JPS6326020A (ja) 周波数測定機能を有する受信装置