JPS58159132A - キ−入力判別方法 - Google Patents
キ−入力判別方法Info
- Publication number
- JPS58159132A JPS58159132A JP57041876A JP4187682A JPS58159132A JP S58159132 A JPS58159132 A JP S58159132A JP 57041876 A JP57041876 A JP 57041876A JP 4187682 A JP4187682 A JP 4187682A JP S58159132 A JPS58159132 A JP S58159132A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- key
- scanning
- discriminator
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータ等におけるキーマトリ
クスのキー人力判別方法に関する。
クスのキー人力判別方法に関する。
キー入力回路は、偶発的にキー人力が行なわれるような
装置においては、従来ではその偶発的なキー人力に備え
て、常時高速でキースキャンを行なっており、このため
そのスキャンノイズが常時発生し、またそのキースキャ
ンのルーチンを常時行なう盛暑があつ九。
装置においては、従来ではその偶発的なキー人力に備え
て、常時高速でキースキャンを行なっており、このため
そのスキャンノイズが常時発生し、またそのキースキャ
ンのルーチンを常時行なう盛暑があつ九。
本発明は斯る点Ｋｍみたもので、その目的は、キー人力
の有無をキースキャンに先立って判別し、キー人力が有
った場合にのみキースキャンを行なうようＫして、上記
し九問題を解消したキー人力判別方法を提供することで
ある。
の有無をキースキャンに先立って判別し、キー人力が有
った場合にのみキースキャンを行なうようＫして、上記
し九問題を解消したキー人力判別方法を提供することで
ある。
以下、本発明の実施例について説明する。第１図はキー
スキャン回路を示すものであシ、行１の０本の出力ライ
ン１１〜１ｎ と列２０ｍ本の入力ライン２１〜２ｆｆ
１の交差点Ｋｎｘｍ個（Ｆ）’Ｐ−３１１４ｔ！・・・
３ｍｎ が接続されている。抵抗４１〜４ｍはプルア
ップ用である。本実施例においては、第２図のフローチ
ャートで示すように、０本の出力ライン１１〜１ｎのす
べてをＬ（ローレベル）ＫＬ、ｍ本の入力ライン２１〜
２ｍのいずれかがしになっているかを判薊し、いずれか
がＬＫなっていればその入力ライン２１〜２ｍの対応す
るキーが押されて出力ライン側の信号が現われている結
果であるので、次に本来のキースキャンを開始する。ま
た入力ライン２１〜２ｍのいずれもＬになっていなけれ
ばいずれのキーも押されていない結果であるので、キー
スキャンは行なわれない。よって、従来ではキーが押さ
れていない場合でもｎ本の出力ライン１１〜１ｎについ
て１サイクル当り０回のスキャンが必要であったが、本
実施例では１回（＝１／ｎ）のスキャンで済む。
スキャン回路を示すものであシ、行１の０本の出力ライ
ン１１〜１ｎ と列２０ｍ本の入力ライン２１〜２ｆｆ
１の交差点Ｋｎｘｍ個（Ｆ）’Ｐ−３１１４ｔ！・・・
３ｍｎ が接続されている。抵抗４１〜４ｍはプルア
ップ用である。本実施例においては、第２図のフローチ
ャートで示すように、０本の出力ライン１１〜１ｎのす
べてをＬ（ローレベル）ＫＬ、ｍ本の入力ライン２１〜
２ｍのいずれかがしになっているかを判薊し、いずれか
がＬＫなっていればその入力ライン２１〜２ｍの対応す
るキーが押されて出力ライン側の信号が現われている結
果であるので、次に本来のキースキャンを開始する。ま
た入力ライン２１〜２ｍのいずれもＬになっていなけれ
ばいずれのキーも押されていない結果であるので、キー
スキャンは行なわれない。よって、従来ではキーが押さ
れていない場合でもｎ本の出力ライン１１〜１ｎについ
て１サイクル当り０回のスキャンが必要であったが、本
実施例では１回（＝１／ｎ）のスキャンで済む。
第３図は、上記実施例の具体的回路を示すものである。
５はスキャン信号発生器、６は入力ライン２１〜２ｍの
いずれかがＬとなっているときに出力をＬＫするアンド
ゲート、Ｔはアンドゲート６からの信号がＨ−＋ＬＫ変
化したときにその状態を２ツチして出力をＬ−＋ＨＫし
て、スキャン信号発生器５と判別器８のリセットを解除
するラッチ回路である。判別器８は入力ライン２１〜２
ｍの信号を入力して、キースキャン時に押されているキ
ーを判別し、またそのキースキャンが終了するとラッチ
回路７に対してラッチ解除指令を出力する。
いずれかがＬとなっているときに出力をＬＫするアンド
ゲート、Ｔはアンドゲート６からの信号がＨ−＋ＬＫ変
化したときにその状態を２ツチして出力をＬ−＋ＨＫし
て、スキャン信号発生器５と判別器８のリセットを解除
するラッチ回路である。判別器８は入力ライン２１〜２
ｍの信号を入力して、キースキャン時に押されているキ
ーを判別し、またそのキースキャンが終了するとラッチ
回路７に対してラッチ解除指令を出力する。
まず、常時はスキャン信号発生器５からすべての出力ラ
イン１１〜１ｎＫＬの信号が所定周期で出力しており、
ま九ラッチ回路７の出力はＬとなっていて、判別器８に
よるスキャンインクリメントパルスの発生はリセットさ
れ、またスキャン信号発生器５のスキャン動作もリセッ
トされ良状態にある。
イン１１〜１ｎＫＬの信号が所定周期で出力しており、
ま九ラッチ回路７の出力はＬとなっていて、判別器８に
よるスキャンインクリメントパルスの発生はリセットさ
れ、またスキャン信号発生器５のスキャン動作もリセッ
トされ良状態にある。
ここで３１１〜３０ｍの内のいずれかが押されると、入
力ライン２１〜２ｎの内のいずれかがＬとなるのでアン
ドゲート６の出力がＨ，Ｌに変り、ラッチ回路７が動作
してその出力がＬ→ＨＫ変り、判別器８とスキャン信号
発生ｒｊＩ５のリセットが解除される。よって、判別Ｉ
ｍＢからスキャンイクリメントパルスがスキャン信号発
生器５に次々と入力し、 ゛そのスキャン信号発生器
５によって、出力ライン１１〜１ｎにライン１１からラ
インＩｎ Ｋ向けて順ＫＬのパルスがスキャンされる。
力ライン２１〜２ｎの内のいずれかがＬとなるのでアン
ドゲート６の出力がＨ，Ｌに変り、ラッチ回路７が動作
してその出力がＬ→ＨＫ変り、判別器８とスキャン信号
発生ｒｊＩ５のリセットが解除される。よって、判別Ｉ
ｍＢからスキャンイクリメントパルスがスキャン信号発
生器５に次々と入力し、 ゛そのスキャン信号発生器
５によって、出力ライン１１〜１ｎにライン１１からラ
インＩｎ Ｋ向けて順ＫＬのパルスがスキャンされる。
そして、本来のキースキャンによって、入力ライン２１
〜２ｍの内の押されているキーに対応するラインがＬと
なるので、そのＬとなったラインとその時出力していた
スキャンインクリメントパルスとＫよって、判別器８に
おいて、押されているキーが判別される。
〜２ｍの内の押されているキーに対応するラインがＬと
なるので、そのＬとなったラインとその時出力していた
スキャンインクリメントパルスとＫよって、判別器８に
おいて、押されているキーが判別される。
そしてその後、判別器８から指令が出てラッチ回路７が
ラッチを解除し、初期状１ｉＫ戻る。
ラッチを解除し、初期状１ｉＫ戻る。
以上のように、本発明はいずれかのキーが押されている
ことが確認された後にいずれのキーが押されているかを
判別するための本来のキースキャンが行なわれるので、
常時はキーが押されているか否かの確認のためのスキャ
ンを行なうのみで済み、よってそのス中ヤン周波数も大
幅に低下（１／ｈ。
ことが確認された後にいずれのキーが押されているかを
判別するための本来のキースキャンが行なわれるので、
常時はキーが押されているか否かの確認のためのスキャ
ンを行なうのみで済み、よってそのス中ヤン周波数も大
幅に低下（１／ｈ。
ｎは例えば出力ライン数）することができ、このため他
部分へのノイズ尋の影響を少なくすることができる。
部分へのノイズ尋の影響を少なくすることができる。
第１図はキースキャン回路の回路図、第２図は本発明の
一実施例のキー人力有無の判別方法のフローチャート、
第３図は同実施例の回路図である。
一実施例のキー人力有無の判別方法のフローチャート、
第３図は同実施例の回路図である。
Claims (1)
- （１）８行あるいは列の一方の複数ラインをスキャンす
ると共に他方の複数ラインの信号を検出することにより
、上記一方の複数ラインと上記他方の複数ラインの交差
点にマトリクス状に配列された複数のキーの内のいずれ
のキーが押されているかのキー人力判別を行なう方法に
おいて、上記一方の複数ラインの全てに同一信号を加え
、上記他方の複数ラインのいずれかのラインの信号変化
によシキー人力の有無を判別し、咳キー人力の有の判別
が行なわれたとＩＮＫのみ、その後上記キー人力判別を
行なうようにし九ことを特徴とするキー人力判別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041876A JPS58159132A (ja) | 1982-03-17 | 1982-03-17 | キ−入力判別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041876A JPS58159132A (ja) | 1982-03-17 | 1982-03-17 | キ−入力判別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159132A true JPS58159132A (ja) | 1983-09-21 |
Family
ID=12620465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041876A Pending JPS58159132A (ja) | 1982-03-17 | 1982-03-17 | キ−入力判別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159132A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260520A (ja) * | 1988-04-12 | 1989-10-17 | Matsushita Electric Ind Co Ltd | キースキャン回路 |
| US7334445B2 (en) | 2004-03-18 | 2008-02-26 | Wafios Aktiengesellschaft | Method for producing an end lug of a spring member formed of a strand of wire, and apparatus for manufacturing same |
| US10957502B2 (en) | 2019-01-17 | 2021-03-23 | Pegatron Corporation | Control key assembly |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250628A (en) * | 1975-10-22 | 1977-04-22 | Fujitsu Ltd | Key input reading system |
| JPS5477532A (en) * | 1977-12-02 | 1979-06-21 | Matsushita Electric Ind Co Ltd | Key identifying circuit |
-
1982
- 1982-03-17 JP JP57041876A patent/JPS58159132A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250628A (en) * | 1975-10-22 | 1977-04-22 | Fujitsu Ltd | Key input reading system |
| JPS5477532A (en) * | 1977-12-02 | 1979-06-21 | Matsushita Electric Ind Co Ltd | Key identifying circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260520A (ja) * | 1988-04-12 | 1989-10-17 | Matsushita Electric Ind Co Ltd | キースキャン回路 |
| US7334445B2 (en) | 2004-03-18 | 2008-02-26 | Wafios Aktiengesellschaft | Method for producing an end lug of a spring member formed of a strand of wire, and apparatus for manufacturing same |
| US10957502B2 (en) | 2019-01-17 | 2021-03-23 | Pegatron Corporation | Control key assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800295A (en) | Retriggerable monostable multivibrator | |
| EP0271067A3 (en) | Method of sensing data at high speed, and dynamic semiconductor memory apparatus for realizing the method | |
| JPS58159132A (ja) | キ−入力判別方法 | |
| JPS5750007A (en) | Numeric controller | |
| JPS6043055U (ja) | 赤外線デ−タ通信装置 | |
| JPS55131837A (en) | Key input discriminating circuit | |
| ES404459A1 (es) | Perfeccionamientos en aparatos demoduladores asingronos adaptables al regimen para senales binarias de dos niveles. | |
| JPS5413236A (en) | Bus control system | |
| JPH0312502B2 (ja) | ||
| SU696624A1 (ru) | Устройство дл контрол качества передачи телеграмм | |
| JP2797756B2 (ja) | 被制御装置の接続判別方式 | |
| JPS63188217A (ja) | キ−・スキヤンニング回路 | |
| SU972490A1 (ru) | Устройство дл ввода информации | |
| SU1262472A1 (ru) | Устройство дл ввода информации | |
| JPS5637573A (en) | Integrated circuit with tracer memory | |
| JPS5452439A (en) | Error detection system | |
| JPS54120549A (en) | Inspection system of data check circuit | |
| SU1188740A2 (ru) | Устройство дл контрол логических узлов | |
| SU540394A1 (ru) | Устройство дл синхронизации псевдослучайного сигнала | |
| JPS5452938A (en) | Channel control system | |
| JPH051486B2 (ja) | ||
| GARKAVI et al. | Influence of control periodicity on the reliability of repairable devices | |
| JPS57166728A (en) | Discriminating circuit for pulse repetition period | |
| JPS5659304A (en) | Interface device for sequence control | |
| JPS56124958A (en) | Diagnostic method |