JPS58159070A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS58159070A JPS58159070A JP57042026A JP4202682A JPS58159070A JP S58159070 A JPS58159070 A JP S58159070A JP 57042026 A JP57042026 A JP 57042026A JP 4202682 A JP4202682 A JP 4202682A JP S58159070 A JPS58159070 A JP S58159070A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- contact
- current
- clamp circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、映像信号等のクランプ回路に関するものであ
り、ディスパーサル変調をかけた映像信号においても波
形の歪がなくクランプできる等、高性能なりランプ回路
を簡単な回路で実現することを目的とするものである。
り、ディスパーサル変調をかけた映像信号においても波
形の歪がなくクランプできる等、高性能なりランプ回路
を簡単な回路で実現することを目的とするものである。
以下、従来例について図面を参照して説明する０第１図
は従来のダイオードを利用したクランプ回路の回路図で
ある。なお第１図のクランプ回路はピーク値でクランプ
するクランプ回路である。
は従来のダイオードを利用したクランプ回路の回路図で
ある。なお第１図のクランプ回路はピーク値でクランプ
するクランプ回路である。
ピーク値でクランプする回路は、クランプするためのス
イッチングパルスを必要としないので、回路構成が簡単
になる特徴があり、映像信号のクランプにもよく用いら
れている。
イッチングパルスを必要としないので、回路構成が簡単
になる特徴があり、映像信号のクランプにもよく用いら
れている。
第１図に示すように、ダイオード１のカンードは接点２
に接続し、アノードは接点３に接続しである。接点２は
抵抗４を介して定電圧電源端子６に接続し、かつ並列接
続した抵抗６及び電解コンデ／ケアを介して接地しであ
る。入力端子８は、被クランプ信号を入力する端子であ
りコンデンサ９を介して接点３に接続しである。また接
点３はクランプされた信号を出力する出力端子１ｏに接
続してあり、かつ抵抗１１を介して接地しである。
に接続し、アノードは接点３に接続しである。接点２は
抵抗４を介して定電圧電源端子６に接続し、かつ並列接
続した抵抗６及び電解コンデ／ケアを介して接地しであ
る。入力端子８は、被クランプ信号を入力する端子であ
りコンデンサ９を介して接点３に接続しである。また接
点３はクランプされた信号を出力する出力端子１ｏに接
続してあり、かつ抵抗１１を介して接地しである。
第２図ａ、ｂは第１図のクランプ回路の入力端子８に入
力する複合映像信号の波形図、第２図Ｃは第２図すの複
合映像信号を入力した場合出力端子１ｏから出力する複
合映像信号の波形図である。
力する複合映像信号の波形図、第２図Ｃは第２図すの複
合映像信号を入力した場合出力端子１ｏから出力する複
合映像信号の波形図である。
第２図ａ、ｂに示すように複合映像信号には水平同期信
号１２と垂直同期信号１３とが含まれている０ 第１図のクランプ回路の接点２の電位は、端子５の電位
および抵抗４，６の比によって定まる。
号１２と垂直同期信号１３とが含まれている０ 第１図のクランプ回路の接点２の電位は、端子５の電位
および抵抗４，６の比によって定まる。
第１図のクランプ回路では第２図ａの複合映像信号を入
力端子８に入力した際、複合映像信号の下側ピーク点で
ある垂直同期信号１２により接点３の電位が下がりダイ
オード１が導通するように、接点２の電位は定めである
。ダイオード１が導通するとコンデンサ９は充電され、
接点３の電位は上昇する。接点３の電位がほぼ接点２の
電位にまで上昇するとダイオード１はオフの状態となる
。
力端子８に入力した際、複合映像信号の下側ピーク点で
ある垂直同期信号１２により接点３の電位が下がりダイ
オード１が導通するように、接点２の電位は定めである
。ダイオード１が導通するとコンデンサ９は充電され、
接点３の電位は上昇する。接点３の電位がほぼ接点２の
電位にまで上昇するとダイオード１はオフの状態となる
。
その結果、第１図のクランプ回路は、入力端子７に入力
した複合映像信号の下側ピーク点である垂直同期信号１
２の電位を、接点２の電位にまで上昇させ固定したこと
になる。垂直同期信号１２以降複合映像信号の入力波形
が上向くので、ダイオード１はオフ状態の１１になる。
した複合映像信号の下側ピーク点である垂直同期信号１
２の電位を、接点２の電位にまで上昇させ固定したこと
になる。垂直同期信号１２以降複合映像信号の入力波形
が上向くので、ダイオード１はオフ状態の１１になる。
コンデンサ９に蓄積した電荷は移動しないので、次の垂
直同期信号１２′までの映像信号は垂直同期信号１２の
電位と接点２の電位との電位差分だけ変動して出力端子
１０から出力する。すなわち第１図のクランプ回路に入
力端子８から第２図ａの複合映像信号を入力すると、出
力端子１０から出力する複合映像信号は、垂直同期信号
１２の電位が接点２の電位に固定された状態で出力する
。以上の様にして、クランプされた信号が出力端子１０
から得られるが、良い特性を得るために次の点に注意す
べきである０ １）入力端子８の前段の出力インピーダンスが十分低い
こと。
直同期信号１２′までの映像信号は垂直同期信号１２の
電位と接点２の電位との電位差分だけ変動して出力端子
１０から出力する。すなわち第１図のクランプ回路に入
力端子８から第２図ａの複合映像信号を入力すると、出
力端子１０から出力する複合映像信号は、垂直同期信号
１２の電位が接点２の電位に固定された状態で出力する
。以上の様にして、クランプされた信号が出力端子１０
から得られるが、良い特性を得るために次の点に注意す
べきである０ １）入力端子８の前段の出力インピーダンスが十分低い
こと。
２）出力端子１ｏの後段の入力インピーダンスが十分高
いこと。
いこと。
３）抵抗１１は入力波形の毎回の下側ピーク点である垂
直同期信号１２でダイオード１が導通するように抵抗値
を選び、かつその範囲でなるべく大きい値とすること。
直同期信号１２でダイオード１が導通するように抵抗値
を選び、かつその範囲でなるべく大きい値とすること。
４）ダイオード１は、オン状態のときの抵抗が小さく立
ち上がり特性が急峻であること。
ち上がり特性が急峻であること。
−−−シかし、以上の点に注意しても、第１図のクラン
プ回路の特性には不満足な点がある。例えば、第２図ａ
の様な複合映像信号をそのままＦＭ変調をすると水平同
期信号１３のところにスペクトラムが集中するので、こ
れを防ぐため第２図すのように映像信号にディスパーサ
ル変調をかけることがある。そしてこのディスパーサル
変調を復調す波形が歪んでしまう。今後は、垂直帰線′
区間を利用した文字多重放送等が一般化すると思われる
ため、前記の波形歪が問題となる。
プ回路の特性には不満足な点がある。例えば、第２図ａ
の様な複合映像信号をそのままＦＭ変調をすると水平同
期信号１３のところにスペクトラムが集中するので、こ
れを防ぐため第２図すのように映像信号にディスパーサ
ル変調をかけることがある。そしてこのディスパーサル
変調を復調す波形が歪んでしまう。今後は、垂直帰線′
区間を利用した文字多重放送等が一般化すると思われる
ため、前記の波形歪が問題となる。
このような現象は現実に得られるダイオード１の特性が
理想的な特性と異なるからである。第３図はダイオード
１と理想的なダイオードとの特性図である。第３図のグ
ラフにおいて縦軸はダイオード１に流れる電流Ｉの電流
量を示し、横軸は第１図のクランプ回路の接点３の電位
Ｅを示す。理想的なダイオードの電流電圧特性１４は、
電圧Ｅが閾値電圧１５にまで落ると急に電流Ｉが流れ出
す。しかしダイオード１の電流電圧特性１６は、電圧Ｅ
が閾値電圧１６にまで落ちても急に電流ｌが流れるわけ
ではなく電圧Ｅが閾値電圧１５より低くなるにつれて電
流Ｉが多く流れ出す。以上のように実際に得られるダイ
オード１の立上がり特性は理想のダイオードの立ち上が
り特性と太きく異なる。
理想的な特性と異なるからである。第３図はダイオード
１と理想的なダイオードとの特性図である。第３図のグ
ラフにおいて縦軸はダイオード１に流れる電流Ｉの電流
量を示し、横軸は第１図のクランプ回路の接点３の電位
Ｅを示す。理想的なダイオードの電流電圧特性１４は、
電圧Ｅが閾値電圧１５にまで落ると急に電流Ｉが流れ出
す。しかしダイオード１の電流電圧特性１６は、電圧Ｅ
が閾値電圧１６にまで落ちても急に電流ｌが流れるわけ
ではなく電圧Ｅが閾値電圧１５より低くなるにつれて電
流Ｉが多く流れ出す。以上のように実際に得られるダイ
オード１の立上がり特性は理想のダイオードの立ち上が
り特性と太きく異なる。
本発明は上記欠点に鑑み、従来のクランプ回路より良い
特性を有し、しかも簡単な回路で実現で説明する。
特性を有し、しかも簡単な回路で実現で説明する。
第４図は本発明の第１の実施例におけるクランプ回路の
回路図であり、第１図の回路と同一部分は同一番号を付
して説明を省略する。第４図の回路の特徴は第１図のダ
イオード１の代りにＮＰＮ型トランジスタ１６を用い、
このトランジスタ１６のペースを接点２に、エミッタを
接点３に接続し、コレクタを定電圧電源端子５と接続し
たことにある０ 接点２の電位を端子５の電位及び抵抗４，６の比により
定める。そこで第２図ａの映像入力信号を第４図のクラ
ンプ回路の入力端子８に入力すると、垂直同期信号１２
の部分で接点３の電位が下がる。接点３の電位が接点２
の電位よりある程度低くなると、トランジスター６が動
作する。接点２よりトランジスター６のベース電流が流
れると、端子６よりトランジスター６のコレクタ電流が
前記ベース電流の数十倍以上の大きさで流れる。そと して前記ベース電流と前記コレクタ重縮チ和がトランジ
スター６のエミッタ電流として接点３に流れコンデンサ
９を充電する。トランジスター６の電流増幅率をｈＦＥ
とすると、トランジスター６の動作時に接点３に流れコ
ンデンサ９を充電する電流は、第１図のダイオード１の
場合に比べてほぼｈＦＥ倍になったことになる。すなわ
ち、第４図のクランプ回路と第１図のクランプ回路とを
比較した際、トランジスター６の動作時におけるインピ
ーダンスが、ダイオード１に比べてほぼ１／ｈＦＥに改
善されたことになる。その結果、第１図のクランプ回路
のダイオード１に比べて第４図のクランプ回路のトラン
ジスター６の方が立ち上がり特性がよく、従来のクラン
プ回路に比べて特性の優れたクランプ回路を簡単な回路
で実現することができる。
回路図であり、第１図の回路と同一部分は同一番号を付
して説明を省略する。第４図の回路の特徴は第１図のダ
イオード１の代りにＮＰＮ型トランジスタ１６を用い、
このトランジスタ１６のペースを接点２に、エミッタを
接点３に接続し、コレクタを定電圧電源端子５と接続し
たことにある０ 接点２の電位を端子５の電位及び抵抗４，６の比により
定める。そこで第２図ａの映像入力信号を第４図のクラ
ンプ回路の入力端子８に入力すると、垂直同期信号１２
の部分で接点３の電位が下がる。接点３の電位が接点２
の電位よりある程度低くなると、トランジスター６が動
作する。接点２よりトランジスター６のベース電流が流
れると、端子６よりトランジスター６のコレクタ電流が
前記ベース電流の数十倍以上の大きさで流れる。そと して前記ベース電流と前記コレクタ重縮チ和がトランジ
スター６のエミッタ電流として接点３に流れコンデンサ
９を充電する。トランジスター６の電流増幅率をｈＦＥ
とすると、トランジスター６の動作時に接点３に流れコ
ンデンサ９を充電する電流は、第１図のダイオード１の
場合に比べてほぼｈＦＥ倍になったことになる。すなわ
ち、第４図のクランプ回路と第１図のクランプ回路とを
比較した際、トランジスター６の動作時におけるインピ
ーダンスが、ダイオード１に比べてほぼ１／ｈＦＥに改
善されたことになる。その結果、第１図のクランプ回路
のダイオード１に比べて第４図のクランプ回路のトラン
ジスター６の方が立ち上がり特性がよく、従来のクラン
プ回路に比べて特性の優れたクランプ回路を簡単な回路
で実現することができる。
第５図は本発明の第２の実施例におけるクランプ回路の
回路図である。第６図のクランプ回路は第４図のクラン
プ回路を改良したものである。第５図に示すように、Ｐ
ＮＰ型トランジスター７はベースを接点１８．抵抗１９
を介してトランジスター６のコレクタに接続し、かつ接
点１８．抵抗２ｏを介して端子５に接続する。またトラ
ンジスター７のエミッタも端子６に接続し、コレクタは
接点３に接続しである。そのためトランジスター６．１
７と抵抗１９．２０とによりインバーティドダーリント
ン接続のトランジスタが構成されている。入力端子８に
第２図ａの複合映像信号を入力すると垂直同期信号１２
の部分で接点３の電位が拳 下がる。接点３の電位が接点２の電位に比べである程度
低くなるとトランジスター６が動作スる。
回路図である。第６図のクランプ回路は第４図のクラン
プ回路を改良したものである。第５図に示すように、Ｐ
ＮＰ型トランジスター７はベースを接点１８．抵抗１９
を介してトランジスター６のコレクタに接続し、かつ接
点１８．抵抗２ｏを介して端子５に接続する。またトラ
ンジスター７のエミッタも端子６に接続し、コレクタは
接点３に接続しである。そのためトランジスター６．１
７と抵抗１９．２０とによりインバーティドダーリント
ン接続のトランジスタが構成されている。入力端子８に
第２図ａの複合映像信号を入力すると垂直同期信号１２
の部分で接点３の電位が拳 下がる。接点３の電位が接点２の電位に比べである程度
低くなるとトランジスター６が動作スる。
トランジスター６の動作により抵抗１９．２０に電流が
流れ、接点１８の電位が下がりトランジスタ１７が動作
する。トランジスタ１７の電流増幅率’ｔ ｈＦＥ’
とすると、トランジスタ１６のコレクタ電流のｈＦＥ
’ 倍の電流がトランジスタ１７から接点３に流れコン
デンサ９を充電する。すなわちトランジスタ１６の電流
増幅率をｈＦＥとしたとき第１図のクランプ回路におけ
るダイオード１の場合に比べてｈＦＥ ” ｈＦＥ’倍
の電流が接点３に流れることになる。その結果第６図の
クランプ回路のトランジスタ１６．１７の動作時におけ
るインピーダンスは、第１図のクランプ回路のダイオー
ド１ことにより、第６図のクランプ回路のトランジスタ
１６．１７における立上がり特性が、従来のクランプ回
路に比べて大きく向上し、従来のクランプ回路に比べて
特性の優れたクランプ回路を実現することができる。
流れ、接点１８の電位が下がりトランジスタ１７が動作
する。トランジスタ１７の電流増幅率’ｔ ｈＦＥ’
とすると、トランジスタ１６のコレクタ電流のｈＦＥ
’ 倍の電流がトランジスタ１７から接点３に流れコン
デンサ９を充電する。すなわちトランジスタ１６の電流
増幅率をｈＦＥとしたとき第１図のクランプ回路におけ
るダイオード１の場合に比べてｈＦＥ ” ｈＦＥ’倍
の電流が接点３に流れることになる。その結果第６図の
クランプ回路のトランジスタ１６．１７の動作時におけ
るインピーダンスは、第１図のクランプ回路のダイオー
ド１ことにより、第６図のクランプ回路のトランジスタ
１６．１７における立上がり特性が、従来のクランプ回
路に比べて大きく向上し、従来のクランプ回路に比べて
特性の優れたクランプ回路を実現することができる。
以上のように、第１図のクランプ回路におけるダイオー
ド１０代りにトランジスタ１６またはトランジスタ１６
．１７及び抵抗１９．２０から構成されるインバーティ
ドダーリントン接続のトランジスタを用い、ベースまた
はベースに等価な端子を接点２に接続しコレクタまたは
コレクタに等価な端子を端子６に接続し、エミッタまた
はエミッタに等価な端子を接点３に接続することにより
、簡単な回路で従来のクランプ回路に比べて特性の優れ
たクランプ回路が実現できる。
ド１０代りにトランジスタ１６またはトランジスタ１６
．１７及び抵抗１９．２０から構成されるインバーティ
ドダーリントン接続のトランジスタを用い、ベースまた
はベースに等価な端子を接点２に接続しコレクタまたは
コレクタに等価な端子を端子６に接続し、エミッタまた
はエミッタに等価な端子を接点３に接続することにより
、簡単な回路で従来のクランプ回路に比べて特性の優れ
たクランプ回路が実現できる。
なお、以上のクランプ回路は波形の下側ピーク値でクラ
ンプするが、波形の上側ピーク値でクランプする回路も
ＰＮＰ型トランジスタをＮＰＮ型トランジスタにし、Ｎ
ＰＮ型トランジスタをＰＮＰ型トランジスタにすれば実
現できる。
ンプするが、波形の上側ピーク値でクランプする回路も
ＰＮＰ型トランジスタをＮＰＮ型トランジスタにし、Ｎ
ＰＮ型トランジスタをＰＮＰ型トランジスタにすれば実
現できる。
またトランジスタ１６または１７をダーリントン接続の
トランジスタに置き換えて、等測的電流増幅率を大きく
することにより第４図、第５図のクランプ回路の特性を
さらによくすることができる０ 以上のように本発明は、従来のダイオードを用いたクラ
ンプ回路のダイオードの代りにトランジスタまたはダー
リントン接続のトランジスタを用いることにより、簡単
な回路で従来のクランプ回路に比べて高性能にできる。
トランジスタに置き換えて、等測的電流増幅率を大きく
することにより第４図、第５図のクランプ回路の特性を
さらによくすることができる０ 以上のように本発明は、従来のダイオードを用いたクラ
ンプ回路のダイオードの代りにトランジスタまたはダー
リントン接続のトランジスタを用いることにより、簡単
な回路で従来のクランプ回路に比べて高性能にできる。
第１図は従来のクランプ回路の回路図、第２図ａ、ｂ、
ｃは複合映像回路の波形図、第３図はダイオードの特性
図、第４図は本発明の一実施例におけるクランプ回路の
回路図、第６図は同地の実施例におけるクランプ回路の
回路図である。 １ ・・■・・ダイオード、４，６，１１，１９，２０
−・・・・・抵抗、５・・・・・・定電圧源、７，９・
・・・・・コンデンサ、８・・・・・・入力端子、１０
・・・・・・出力端子、１６，１７・・働・・・トラン
ジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
１ 第４図 １１５ 図
ｃは複合映像回路の波形図、第３図はダイオードの特性
図、第４図は本発明の一実施例におけるクランプ回路の
回路図、第６図は同地の実施例におけるクランプ回路の
回路図である。 １ ・・■・・ダイオード、４，６，１１，１９，２０
−・・・・・抵抗、５・・・・・・定電圧源、７，９・
・・・・・コンデンサ、８・・・・・・入力端子、１０
・・・・・・出力端子、１６，１７・・働・・・トラン
ジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
１ 第４図 １１５ 図
Claims (1)
- 並列接続した抵抗とコンデンサの一端を接地し他端を抵
抗を介して定電圧源に接続し、かつ前記他端をコレクタ
部を前記定電圧電源に接続した単体またはダーリントン
接続で構成されるトランジスタのベース部に接続し、前
記トランジスタのエミッタ部を抵抗を介して接地し、か
つ前記エミッタ部をコンデンサを介して入力端子に接続
したクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57042026A JPS58159070A (ja) | 1982-03-16 | 1982-03-16 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57042026A JPS58159070A (ja) | 1982-03-16 | 1982-03-16 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58159070A true JPS58159070A (ja) | 1983-09-21 |
| JPH0230629B2 JPH0230629B2 (ja) | 1990-07-09 |
Family
ID=12624654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57042026A Granted JPS58159070A (ja) | 1982-03-16 | 1982-03-16 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159070A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157176A (ja) * | 1984-12-28 | 1986-07-16 | Rohm Co Ltd | ホワイトクリツプ回路 |
| JPS61165465U (ja) * | 1985-04-04 | 1986-10-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300042A (ja) * | 1991-03-11 | 1993-11-12 | Mitsubishi Electric Corp | 光電変換回路 |
-
1982
- 1982-03-16 JP JP57042026A patent/JPS58159070A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157176A (ja) * | 1984-12-28 | 1986-07-16 | Rohm Co Ltd | ホワイトクリツプ回路 |
| JPH0736610B2 (ja) * | 1984-12-28 | 1995-04-19 | ロ−ム株式会社 | ホワイトクリツプ回路 |
| JPS61165465U (ja) * | 1985-04-04 | 1986-10-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230629B2 (ja) | 1990-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3868517A (en) | Low hysteresis threshold detector having controlled output slew rate | |
| US3217181A (en) | Logic switching circuit comprising a plurality of discrete inputs | |
| US3159751A (en) | Clamp circuit with a shunt unilateral discharge path | |
| US4296437A (en) | Clamping circuit for a video signal | |
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| JPH07105698B2 (ja) | データ整形回路 | |
| US3870905A (en) | Switching circuit | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| JPS58159070A (ja) | クランプ回路 | |
| GB1577838A (en) | Deflection circuit | |
| US4314106A (en) | Line circuit | |
| EP0199381A1 (en) | Amplifier arrangement | |
| EP0046498A1 (en) | Bootstrapped driver circuit | |
| US4484151A (en) | Amplifier circuit | |
| NL8500768A (nl) | Versterkerschakeling. | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US4755727A (en) | Field deflection circuit for use in a picture display device | |
| US4238713A (en) | Vertical deflection circuit | |
| US4047054A (en) | Thyristor switching circuit | |
| US3978372A (en) | Vertical deflection output circuit | |
| CA1163390A (en) | Voltage stabiliser suitable for use in a telephone set | |
| JP2002257871A (ja) | 半導体集積回路 | |
| US3564437A (en) | Video signal amplifying circuit having d.c. restoration action | |
| US4122362A (en) | Stepped pulse generator circuit | |
| JPH0294918A (ja) | エミッタ結合論理回路 |