JPS58158757A

JPS58158757A - 周辺デ−タ処理システム

Info

Publication number: JPS58158757A
Application number: JP58027129A
Authority: JP
Inventors: マイケル・ハワ−ド・ハ−タング; ケネス・パトリツク・ノ−ラン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-02-23
Filing date: 1983-02-22
Publication date: 1983-09-21
Also published as: JPH0335694B2; US4533996A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔本発明の分野〕本発明はデータ処理システムに関し、具体的にはホスト
を有し、かつ複数のゲストＣｇｕｅａＬ　）オペレーテ
ィング・システム及びホスト・オペレーティング・シス
テムを有する複数の仮想計算機に関する。

〔本発明の背景〕

多重処理の一助として、多くのホストは仮想計算機と呼
ばれるもの２使用する。仮想計算機はまたゲストとも呼
ばれる。ゲストは、独立した計算機としてそれ自体のオ
ペレーティング・システム及び機能を有する。そのよう
なホストの構成は中央プロセッサ、ハードウェア及びマ
イクロコードを有するレベル０アーキテクチギーを含む
。ホスト・オペレーティング・システム及ヒケスト・オ
ペレーティング−システムは、それらの中央プロセッサ
、ハードウェア及びマイクロコードの上に存在している
。ハードウェアはキ丁ツシュ、計算機構、プログラム状
況ワード、メイン・メモリなどの当技術分野で知られる
ー・−ドウエアヲ含んでいる。ホストのための７ベル１
アーキテクチャ−は、システム制御プログラム、及び前
記の中央処理ハードウェア及びマイクロコードと共に動
作する主記憶装置を含む。レベル１はホスｔ・コア）ロ
ールヲ含み、このホスト・コントロールはそれ自体のオ
ペレーティング・システム制御ム。レベル２は、それぞ
れのオペレーティング・システムを有する仮想計算機の
全てを含む。レベル６は、それぞれの仮想計算機におけ
るユーザーの全てを含む。ホスト又はゲストに対する全
ての入出力動作は、ホスト・オペノーティ／り・システ
ムによって遮断され、全ての周辺制御は、仮想計算機の
それぞれに対してホスト・オペレーティング・システム
の介入を必要とする。換言すれば、全ての周辺動作は、
仮想計算機ベースというよりもホスト−ベースというべ
きである。システムの統一性を維持し、かつゲストの入
出力動作によるホスト・オペレーティング・システムの
介入を最小にするため、仮想計算機を１目動１ヒして、
直接周辺システムにアクセスすることが望まれる。

前述した仮想計算機を使用する環境では、ページング兼
スワツピング記憶システムが、コンピュータ命令のプロ
グラム及びホスト・オペレーティング・システム及びゲ
ストに関連づけることのできる制御データを記憶する。

更に、他の入出力装置も、仮想計算機環境における動作
を設定しかつ継続させるため、ページング兼スワツピン
グｔＭ’ｌｌ”を処理するために設けられた機構と類似
した機構な升して、仮想計算機へ接続される。ページン
グ及びスワツピングの性質は重要であるから、この点を
中心として、仮想計算機環境における周辺システムへ本
発明を適用した場合を説明する。

入出力動作は、典型的には指令の連鎖（ＩＯ連鎖）とし
て処理される。それぞれの指令連鎖は、通常、１つの源
（例えばホスト・オペレーティング・システム又はゲス
トの１つ）に関連している。

そのような周辺連鎖（又は入出力連＠）は、周辺システ
ムによって記憶される（又は処理される）データのため
に、周辺システムによる論理アドレス及び物理アドレス
の発生を含む。例えば、周辺システム（テープ記憶シス
テムであってよい）は、ホストから受取られたデータ信
号を信号ブロックへ配列するため、論理値及び物理直へ
割当てる。

ホストは、そのような割当てられた（直を検索して、信
号ブロックの位置を決定するため、又はエラー回復のた
めに使用することができる。バッファげきの周辺システ
ムの場合、指令連鎖の実行中に割当てられた論理値及び
物理圃は、周辺システムにおける各種のデータ・バッフ
ァの現在の状態を指定することができる。

ホストによって実行される池の周辺制御は、指令連鎖内
で使用０［な指令の種類を制限することである。例えば
、周知のモード・セット指令はシステム制御（ＳＣ）ビ
ットｙ含むことができる。

このＳＣビットは、指令連鎖中で後に生じる指令が監視
型であるかどうかを表示する。監視型の指令であれば、
各種の周辺装置の論理区分のような周辺システム動作の
変化を生じ、多重通路再接続、バッファからのデータ消
去などに関して、周辺システム制御機構の動作について
、オペレータの制御メツセージが得られる。そのような
ＳＣ制御は、指令連鎖の持続中のみ、及び指令の種類を
制限するモード・セット指令が受取られた後に生じる指
令についてのみ継続する。周辺システムの中には、エラ
ー回復領域において、低いｑ眩滓有するホストを高いｑ
目方を有するホストへエミュンートさせるものもある。

例えば、米国特許第３７２１９６１号において、エラー
回復のために、第１クラスのＣＰＵが周辺システムの動
作を介して、第２クラスのＣＰＵヘエミュｖ−１される
。上記の機ａｇの全ては、非常に多様なデータ処理動作
を実現するが、種々のゲスト・オペレーティング・シス
テムを有する仮想システムを、＾辺システムによって効
率的に適合比させる手段が望まれる。

〔本発明の要約〕

本発明の目的は、複数のゲストを有するホストへ９ｆｊ
ＯＴＤな周辺システムを提供することであるが、この周
辺システムは、ホストが各種のゲスト周辺動作を監視す
ることを最少にしつつ、システムの統一性を維持するよ
うにしてケストＶ適合比するＯ本発明の１つの局面に従えば、ホストによって周辺シス
テムへ送られつつある各指令連鎖について、連鎖の源が
ゲストであるかホスト・オペレーティング・システムで
あるかを示す標識が設けられる。周辺システムは、ホス
ト動作源指示指令に応答して、それぞれの指令に含まれ
た表示に従って、周辺システム内で指令を変換しかつ実
行する第１の手段を有する。第２の手段は、指令の連鎖
内テゲスト・オペレーティング・システムｗ指令の源と
して表示する標識に応答して、ゲストの標識及びそれぞ
れの指令の中に含まれる標識に従って、周辺システム内
でそれら指令を実行するが、その指令の実行は、ゲスト
の標″識に従ってホストの指令の実１／Ｊ）ら変更され
る。そのような制御は、ゲストによって周辺システムへ
なされる制御を制限するのみならず、オペＶ−ションヲ
調整して、ゲスト・オペレーティング・システムの割当
てられた特性を適合比する働きをする。

本発明の特別の局面において、周辺システムは、キマッ
シュとキギツシュ及ヒパッキング・ストアの間でデータ
を移動させる手段と馨有するデータ記憶システムである
。周辺指令は、ホスト・オペレーティング−システムと
複数のゲスト・オペレーティング・システムを有するホ
ストから来る一連の指令の中で受取られる。周辺システ
ムは登録簿を有し、この登録簿は、バッキング・ストア
において登録簿によって示されたデータ記憶位置の１つ
に関連したデータを記憶するために現在割振られている
キマッシュ中のデータ記憶位置を示す。

周辺システムはホストからの信号を受取りかつ記憶する
が、この信号は、ゲスト・オペレーティング・システム
に関連づけることのできる所定の仮想アドレスを使用し
て、上記バッキング・ストアのアドレス５Ｔ＃ｕなデー
タ記憶位置の１つへアクセスするため、一連の指令が上
記オペレーティング・システムの１つから周辺データ記
憶システムへ送られることを示す。特に、周辺システム
は、指令の各種の連鎖と時間的にインタリープされる一
連の指令として、ホストから指令を受取る。しかし、そ
れぞれの受取られた指令について、周辺システムは、受
取られた指令が指令の所与のシリーズにおける指令であ
るかどうかを決定するｆ５−め、記憶された信号を＠食
する。受取られた指令が指令の所与のシリーズにない時
、周辺システムは何らの変更Ｙ７１０えず受取られた指
令を実行し、かつ記憶された信号も検査しない。受取ら
れた指令が、ゲスト・オペレーティング・システムから
生じた指令のシリーズの１つである時、周辺システムは
記憶された信号を検査し、その信号に従って受取られた
指令の実行を変更する。実施例において、変更はバッキ
ング・ストアのアドレスを調整することによって行われ
、ホストによってゲストへ割当てられたデータ記憶位置
の成る範囲に対して物理アクセスがｑ目動比され、指示
されたデータ記憶位置に対し適当なアクセスが周辺シス
テムによってなされたかどうかを険食するため、仮想ア
ドレスが使用される。

〔実施例の説明〕

ここで第１図を参照すると、ホスト１１は、通常の入出
力接続１２を介して周辺システム１０へ接続される。ホ
スト１１はホスト・オペレーティング・システム（Ｈｏ
ｇ）１３を含み、ＨＯ８１３は複数の仮想計算機１４を
サポートする。それぞれの仮想計算機（ＶＭＯからＶＭ
４までとして示される）は、ゲスト・オペレーティング
・システム（ＧＯ８［］からＧＯ８４まで）を含む。更
に、ホスト・オペレーティング・システムは入出カシス
テム（ＩＯ８）１５を含む。ｌ０８１５は仮想計算機及
びＨＯ８１３をハードウェアＣＰＵＩ　７にある１群の
チャネルへ接続する。それによって、周辺システム１Ｄ
に対する通信手段が与えられる。

仮想計算機の各々は、ｌ０８１５を介してチャネルへの
論理接続１８を有する。この論理接続は仮想計算機１４
とｌ０８１５との間に介在している。

ＨＯ８１３はｌ０８１５の制御を維持し、仮想計算機１
４からＩＯ８１５へ、選択的に通信がなされるのを町＃
ＢＶＣする。本発明に従えば、周辺動作に対するＨＯ８
１３の監視は最少となる。先付技術において、ＨＯ８１
３は、仮想計算機１４によって出されたそれぞれの５Ｉ
Ｏ（スター１ｆ１０）指令を遮断し、各Ｓ■０へけり口
された指令連鎖中の全てのアドレスを調整した。本発明
を使用することによって、ＨＯ８１３はそれぞれのＩ１
０指令を遮断することがなくなる。それは、ＨＯ８１３
が周辺システム１０へ成る制御データを与えるからであ
る。周辺システム１０は、仮想計算機１・　４へ割当て
られた各種の特性を適合比するｔ、−め、上記の制御デ
ータを使用する。

周辺システム１０において、ページング及びスワツピン
グ・データは、２レベル階層記憶装置の低ノベルを構成
する複数の記憶装置を有するバッキング・ス［ア１６に
記憶される。バッキング・ストア１６は複数のＤＡＳＤ
（直接アクセス記憶装置、Ｄｏ、Ｄｉ、・・・・・・、
Ｄｉ）を含む。Ｄ２かもＤｉまでは図示されていない。

動作としては、４０９６バイトのデータ・ブロックがホ
スト１１とＤＡＳＤとの間を迅速に転送される。ＤＡＳ
Ｄの各々は、それに対する複数の装置アドレス又はアク
セス・アドレスの１つを介して、独立的にアクセスされ
る。そのようなアクセス・アドレスは、アドレス形式２
０のような様式をとる。制御ユニット・アドレス又はシ
ステム・アドレスは、００部分によって表示される。典
型的には、００部分は６ビツトである。実際の物理的装
置アドレスは、ＤＥＶ部分によって表示される。８圓の
ＤＡＳＤがある場合、ＤＥｖ部分は３ビツトである。Ａ
Ｃ部分は、バッキング・ストア１６の実際のアドレスを
修飾するアクセス又は露出アドレス修飾ピラトラ含む。

このビットは、実施例では２ビツトである。装置ＤＯ’
＆アトＶシングする方法としては、Ａつのアクセスがあ
り、その１つは直接アクセスである。装置Ｄｏに対する
他の６つのアクセスは−１−マツシュ４０を介するもの
であって、ＡＣ部分のビットが０１．１０．１１のパタ
ーンを有する。

３つのアクセスに対する実際の装置アドレスは同じであ
る。ホスＦ１１が４つのアクセス方法の１つを使用して
ＤＡＳＤ上のデータにアクセスする時、アクセスの各々
は別個の論理装置に対するものであるかの如く処理され
、所与の装置に関して、複数の独立した入出力動作が実
行される。アクセス方法のそれぞれについて１つの独立
した動作が実行される。周辺システム１０の具体的な電
子回路構成に従って、装置ＤＯは、−Ｐマツシュ４０が
キャッシュに関連した３つの装置アクセス・アドレスの
１つによってアクセスされる場合に、同時にかつ独立し
て、アクセス・アドレスによってアクセスされることが
できる。論理装置アクセスの場合と同じように、アドレ
スは複数の入出力接続１２の１つを介して、ホスト１１
によって与えられることができる。入出力接続１２は、
第１図では便宜上１本の線で示される。装置Ｄ１は、Ａ
Ｃ部分が０及びＤＥＶ部分が００１のアドレスによって
、直接にアクセスされる。論理装置アクセス又はキャッ
シュ・アクセスの方法は、Ｄｏに対する論理装置アクセ
スの場合と同じである。能の装置Ｄ２−Ｄ７（図示され
ず）も同じようにアドレスされる。

周辺システム１０のページング記憶階層の前面ストア又
は上位レベルは、システム・ストレージｚｒｏｗ含ひ。

システム・スＩｒＶ−ジ３ｏは、コントロール６１によ
って動作的にアクセスされかつｆｌｉｌ［［’れる。シ
ステム・スｉＶ−ジ３０．コントロールろ１、及びホス
ト１１０間の信号転送は、複数のチャネル・アダプタ３
２（第１図では集約的に示される）を介してなされる。

チャネル・アダプタ６２は、第４図において、ＣＡＡＳ
ＣＡＢ。

ＣＡＣ，ＣＡＤとして圓別的に示される。これらのチャ
ネル・アダプタは、入出力接続１２を゛介してＩＢＭコ
ンピュータへ汀卯される制御ユニットの中にあるアタッ
チメント回路である。バッキング・ストア１６、システ
ム・ストンージ３０、及びコントロール３１の間の信号
転送は、１組のデータ・フロー回路３３を介して行われ
る。データ・フロー回路３６は、当技術分野で周知の如
く、データ処理システムの中に存在する通常のディジタ
ル信号を、ディスク記憶装置と共に使用可ｑしな直列形
式及びプロトコルへ変換する。データ・フロー回路６６
は、信号を装置アダプタ（ＤＡＡ　）６４、ディスク制
御アダプタ（ＤＣＡ　）３５へ送る。バッキング・スト
ア１６はアドレスＤＣＨＲによってアドレスされる。Ｄ
は装置アドレス（ＤＥＶＥ分）に対応し、Ｃはシリンダ
・アドレスを示し、Ｈにヘッド・アドレスｙ＜示し、Ｒ
はＶコード番号２示す。周知の如く、Ｖコードはディス
ク記憶装置上の回転位置によって迅速に位置づけらレル
。システム・ストＶ−ジ３０は６つの主たる部分を有す
る。最初の（そして最も大きい）ＦｆＢ分４０は、ホス
ト１１によって迅速にアクセスされるべきページング・
データを記憶し、かつバッキング・ストア１６へ書込１
れるべきページング・データを記憶するための千マツシ
ュであって、ホスト１１がそのようなデータを受取るた
めバッキング・ストア１６を待機する必要がないように
する。バッキング・ストア１６のためにキマッシュを使
用する理論は周知である。千マツシュ４０に記憶された
データにアクセスするには、複数のＶジスタを含む登録
簿４６を使用する。第５図を参照して陵に説明するよう
に、登録簿４６のＶジスタはバッキング・ストア１６の
アドレス（ＤＣＨＲ）を表わす信号、データか記憶され
ているキャッシュ４０内のＶジスタのアドレスを表わす
信号、及びその池の制御情報を含む。キマッシュ４０は
比較的に大きいので（数メガバイト）、キマッシュ４０
へのアクセスは、７１ツシュ回路（図示せス）中で実行
される・・シリンダ手法を使用することによって改善さ
れる。ハツシング・アドレスは周知であり、・・シリン
ダ方法は本発明ビ理解する上で必須のものではないから
、詳細な説明は省略する。

所定の・・ツシュ出力に関連した複数のエントリイはハ
ツシュ・クラスと呼ばれ、単−的に又は重複してリンク
されたりストＹ使用して相互にリンクされる。従って、
登録簿４６へ１回アクセスするだけで、所定の記憶アド
レスについて、登録簿４３を効果的かつ完全に走食する
ことができる。キマッシュ４０は、内部バス４１．４２
’ａｊ介してチャネル・アダプタ３２及びデータ回路６
３との間で信号を転送する。システム・スｉＬ／−ジ３
０のために使用されるランダム・アクセス・メモリと、
バッキング・ストア１６との間で実行されるデータ信号
転送の詳細は周知であるから、これ以上説明しない。

コントロールろ１は５つの主にる部分ヲ有する。

第１の部分である「アドレス及び指令」評価器（ＡＣＥ
）５０は、バス５１を介してチャネル・アダプタ６２へ
接続゛される。ＡＣｇ５０は、チャネル・アダプタ３２
を介してホスト１１から各種の入出力指令又は周辺指令
を受取り、それヲ部分的にデコードし、ホスト１１から
指令と共に辱えられたアドレスが、バッキング・ストア
１６のアドレシング方式に関して、直接アクセスである
か論理アクセスであるか乞決定する。直接アクセスか指
示された場合、ＡＣＥ５０から直接アクセス・コントロ
ールＣＤＡＣ）５６へ信号が与えられる。

ＤＡＣ５６は、バッキング・ストア］６をホスト１１へ
接続する制御ユニットのための技術を使用して構築され
る。そのようなアクセス・コントロールは周知であるか
ら、これ以上詳細に説明しない。ホスト１１からＤＡＣ
５６’Ｙ通してバッキング・ストア］６へ至るオペノー
ジョンは、チャネル・アダプタ３２０１つを介して、バ
ッキング・ストア１６をホスト１１へ予約することを含
む。

これは、選択された装置に対するアクセスが、特定のチ
ャネル・アダプタ６２へ制限されることを意味スる。Ｉ
ＢＭコンピュータに関連して実行される予約と解放は周
知であるから、これ以上詳細に説明しない。

ＡＣＥ５Ｄは、ホスト１１からアドレスのついた指令ビ
受取ると、キマッシュ４０を介してデ−タへアクセスす
るため、３つの論理アドレスの１つを検出することがで
きる。この場合、ＡＣＥＳｏはバス６０を介してキャッ
シュ・アクセス・コントロール（ＣＡＣ）６１と通信し
、キャッシュ４Ｄにアクセスして、ベージング・データ
をキャッシュ４０へ与よるか、＝ｖ−ｖツシュ４０かラ
ヘージ／グ・データを検索する。ホスト１］から受駿ら
れた指令について、論理アクセスか指定されると、バッ
キング・ストア１６は予約されることができない。即ち
、もし装置ＤＯがホスト１１によるアクセスのためにチ
ャネル・アダプタＣＡＡへ予約されると、ホスト１１は
ＣＡＣ６１＆介して周辺システム１０ぺ独立したデータ
のリクエストを送ることができる。リクエストされ定デ
ータがキャッシュ４０にない場合、装置ＤＯがアクセス
のためにチャネル・アダプタＣＡＡへ予約されていても
、ＣＡＣ６１は、バス６日、ＤＡＣ５６を介して装置Ｄ
Ｏへアクセスする。こうして、ベージング・データは、
装置の予約とは独立して、キャッシュ４０へ転送され、
久いでホスト１１へ送られることかできる。装置の予約
は典型的にはゲストの１つに対してなされる。

ＣＡＣ６１は、複数の状況表示レジスタと共に動作する
。例えば、制御ストア７乙のＬＤＣＢ（論理装置制御ブ
ロック）レジスタ６２は、：ｖ−マツシュ４０の論理装
置アクセスに関して、制御情報信号を含み、装置に対す
るそれぞれのリクエストされたアクセスが、システムＩ
ＤＥよって独立シて処理されるようにする。−Ｖ−マツ
シュ４０とチャネル・アダプタ３２との間でバス４１を
介して実行されるデータ信号の転送は、チャネル制御ブ
ロック（ＣＣＢ）Ｌ／ジスタロ３（第４図）と呼ばれる
１組のレジスタに記憶された信号によって表示される。

キャッシュ４０に対するアクセスは、ハツシュ回路（図
示せず）に対してハツシュ動ｆｌリクエストすることに
よってなされる。ハツシュ回路が１度登録簿４６中の正
しいエン）　＋フイ乞指定すると、その二ンＦリイは、
システム・ストレージ３０からコントロール・ストア７
３にある１組のＡＤＥＢ（活動登録簿エン）　リイ・バ
ッファ）レジスタ７６へ転送され、ＣＡＣ６１は、所望
の制御情報？得るため、それ以上システム・ストレージ
６０を参照することなく、キャッシュ４０と共に動作す
ることができるようになる。論理アクセスヲ通してリク
エストされたデータがキャッシュ４０にないことを、登
録簿４３か表示すると（即ち、登録簿のエン［リイがな
い場合）、リクエストされたデータは、バッキング・ス
トア１６からキャッシュ４０へ転送され、ホスト１１へ
送られねばならない。この転送は、そのような装置読出
リクエストをコントロール・ストア７３にある１組の待
ち行列レジスタ６７に書込み、キャッシュ４０における
データの不在を処理し、バス６８ｖｆＬでバッキング・
ストア１６に対するアクセスをリフニスＦすることによ
って、高度に非同期的態様で達成される。ＤＡＣ５６が
バッキング・ストア１６からキャッシュ４０ヘバス４２
Ｙ介してデータ信号を転送した時、ＤＡＣ４Ｍ、は、バ
ス６８を介してＣＡＣ６１へ、ベージング・データがキ
ャッシュ４０へ移されたことを知らせる。ＣＡＣ６１は
適当な表示信号をホスト１１へ与え、ホスト１１は周辺
システム１０からデータを再びリクエストすることがで
きるようになる。データが再びリクエストされると、そ
のデータは迅速にキャッシュ４０からホスト１１へ送ら
れる。そのような手順は先行技術において知られており
、ＩＢＭデータ処理システムと組合せて用いる場合、チ
マネル指令再試行と呼ばれる。

ホスト］１によって周辺システム１Ｄへ与エラれた入出
力指令は、動作しているディスク記憶装置と関連して使
用される。論理アクセスに対する池の指令は、セット・
ベージング−パラメータ指令を含む。この指令は、後述
するように、ゲストからの指令を処理するためＣＡＣ６
１を能動比する。また上記の指令は、コントロール・ス
トア７３に記憶されているデータ構成（第５図）を変更
すル。コントロール舎ストア７３は、バス５２で示され
るように、ＡＣＥＳｏが機能乞実行している時、コント
ロール３１によってアクセスされる。

ＣＡＣ６１は、バス５３で示されるように、コントロー
ル・ストア７３と共に機ｑ目する。ＤＡＣ５６は、バス
５７で示されるようにコントロール・ストア７３と共に
機能する。ＤＡＣ５６は、バス５８を介してデータ・フ
ロー回路３３’＆制御し、チャネル・アダプタ３２は、
バス７０を介して回路６３にアクセスする一矢印線２４
は、周辺システム１０の内部におけるコントロール・ス
トア７６のデータ構成と登録簿４６との間の相互作用を
表わす。ゲストは、論理アドレス又は仮想アドレスと共
に動作する。ＬＤＣＢ　Ｌ／ジスタロ２は、ゲストの論
理アドレス又は仮想アドレスと、周辺システム］０によ
りて使用される物理アドレスとを協調させる。それは、
バッキング・ストア１６のデータにアクセスするためで
ある。登録簿４３は、論理アドレス及び物理アドレスの
双方に基いて、キマッシュ４０の内部のデータを指定す
る。バッキング・ス１了１６のアクセスは物理アドレス
によって決定され（ゲストについては、仮想アドレス及
びベース・アドレス）、アクセスの検証は、受取った論
理アドレスと記憶された論理アドレスとを比較すること
によって実行される。

第２図は装置ＤＯのＶコード表面を示す。ディスク２６
はＶコード表面を有し、このレコード表面は、複数の同
心円レコード・トラックの１つを指定することによって
、アドレス町ｑ８である。これらレコード・トラックの
割振りは、ポスト１１によって支配される。ホスト１］
において、ゲストの各々はミニディスク・を割当てられ
る。ミニディスクはディスク２６のレコード記ｔｔｉ面
２９のセグメントである。同心円２７は、所与のミニデ
ィスクにおける複数の同心円トラックのアドレス領域を
示し、同心円２８は、第２のミニディスク７表わす。ミ
ニディスクのアドレス構成は、ベース・オフセット・ア
ドレス方式である。ここでベース・アドレスは同心円２
７及び２日における最も外部の同心円によって表わされ
る。ゲストから受敗られた論理アドレスは、オフセット
・アドレスを与える。全体の物理了ドレスは、論理アド
レス及びベース・アドレスの岨合せであり、これはアク
セスされるべきレコード領域を含む所与の同心円トラッ
クを指定する。更に、ゲストの論理アドレスは、表面２
９上のミニディスク領域内に記憶される。従って、適当
なレコード・トラックかアクセスされ、データがトラッ
クから読出された時、正しいトラックがアクセスされだ
ことケ険証するため、アクセスされたトラック上に記憶
された識別データは、受取られ１ζ論理了ドＶスに対応
していなければならない。例えは、ベース・アドレスは
、ミニディスクのシリンダＯＫおけるトラックＯＫ対す
する物理トラック番号５［］Ｏ馨治してよい。

第６図において、連鎖４６の中でホスト１１から周辺シ
ステムＩＯＫよって受取られることのできる各種の周辺
指令（又は入出力指令）は、４つの新しいチギネル指令
馨含む。チャネル指令４５ハ、装置アトＶス娶示すピッ
Ｆ（フィールド）ＤＡＤＤＲによって示される所与の装
置のためのセラ）−ベージング・パラメータ（ＳＰＰ）
指令である。ゲスト・オペノーティング・システムが連
鎖４６に含１れているかどうかは、指令４５の中のビッ
ト（フィールド）ＧＯによって示される。

ビットＰＭは、ページ・モードが実行されているかどう
か、即ちデータがバッキング・ストア１６から直接アク
セスされるべきか、又はキ叩ツシュ４０からアクセスさ
れるべきか乞示す。ビットＭＳは、バッキング・ス［ア
１６のアドンシング構造に従ってデータにアクセスする
ため、周辺７ステム］０かゲストから受敗られた論理ア
ドレスを修正丁べぎかどうか馨示す。ＭＳ−Ｏの時、受
取られたアドレスは、物理アドレスとして処理される。

ピッ）ＢＣＡは、同（Ｌ、１円２７及び２日の外部のダ
ッシュ円に対しするベース・シリンダ・アドレスである
。ビットＥＸＴＥＮＴは、物理アドレス（即ち、バッキ
ング・ストア１６の実際の物理アドレス）に関して、指
定された動作の許容範囲２示ｊ。ビットｌＤは、連鎖４
６の中で指令χ送っているケストオペＶ−ティ／グ番シ
ステムを支持している仮想計算機の識別情報ン示す。ｓ
ｐＰチギネル指令４５　馨受取った後は、ホスト１２か
ら来る複数の通常の周辺指令が周辺システム１０によっ
て受取られてよい。

放棄指令４７は、ホスト１１又はその仮想計算機１４の
いずれかが、データがもはや必要でなく千マツシュ４０
の中に記憶スペース乞確保しておく必要がないことを表
示する時、千マツシュ４０カラテータを選択的に放棄す
るために、システム１０乞ｑ目動比することかできる。

装置ＤＯ１Ｄ１などの識別情報はビットＤＡＤＤＲで示
される。

指令はビットＤＩＳＣＡＲＤで示される。この部分は実
行されるべき機能を示す。ピッ）ＢＫは、ビットＢＣＯ
ＵＮＴが放棄されるべきブロック数乞表示していること
ン示す。ブロックは、バッキング・ストアのアドレス・
ピッ１ＡＤＤＲで表わされるロケーションから始する。

ピッ１ＡＤＤＲは、ＤＡＤＤＲによって示される装置に
対するＤＡＳＤのＣＣＨＨＲのフォーマットケ有する。

指令ヲ送っているオペレーティング・システムの識別表
示は、ホストのオペレーティング・システム１０内して
ピッｔｌＨＯＩＤによって与えられる。

ピッｔＡＬＬは、′Ｆ″Ｖツシュ４０にあるデータの全
てが放棄されるべきであるとと乞示す。ビットＡＬＬは
、ビットＨＯＩＤかＨＯ８１３を指定する時にのみ使用
される。ゲスト・オペレーティング・システムが放棄指
令４７乞与え、そのビットＡＬＬがセットされている時
、その指令はノーオペノージョンとじて処理される。他
方、ミニディスクがシステム１０内で正確に限定されて
いる時、ピッ）ＡＬＬはシステム１０内で働いて、千マ
ツシュ４０の中でミニディスク記憶領域によって識別Ｉ
ＥＴ＠ｌ：なデータの全てか放棄される。放棄指令４７
に続いて、他の指令が受取られてよい。

第２のｓｓｐ指令４８が受取られた場合、この指令は、
連鎖４６内の残りの指令のために、前述したパラメータ
に従ってシステム１０の動作ヲ変更する。例えば、連鎖
４６内で了ドＶスＯＴＩ目なアドレス範囲は、陸続する
指令のために変更されてよい。ピッｉＧＯ及びピッ）Ｂ
ＣＡは変更されない。次に受取られるサーチ識別等価（
ＳＩＤＥ）指令４９は、所与のＤＡＤＤＲに対するＣＣ
ＨＨＲ形式を使用する。後に明らかになるように、ＣＣ
ＨＨＲは、システム１０によって変換されるべき仮想ア
ドレスである。即ち、ゲス［・オペレーティングｅシス
テムに対するＣＣＨＨＲは仮想アドレスである。ピッ１
−ＧＯが０である時（即ち、ホスト・オペレーティング
番システムＨＯ８１３が周辺システム１０を使用してい
るｕ、’）ｃ　ＣＨＨＲは仮想アドレスではなく、実ア
ドレス（又は物理アドレス）である。

第４図には、本発明を実施するためマイクロコード乞使
用したノ・−ドウエア実施例か示される。

第１図のコントロール６１はコンピュータ１ヒされ、デ
ィジタル−コンピュータ３１Ｐかバスｓ１ｖ介してチャ
ネル・アダプタ６２と直接に通信する。

ホスト１１とバッキング・ストア１６との間のデータ・
フローは、バス７０を介して実行される。

バス７０は、チャネル・アダプタ３２からデータ・フロ
ー回路６６へ直接に接続される。チャネル・アダプタ６
２は、通常のデータ処理周辺制御ユニットで使用されて
いるように、バス７０との間でスイツナフグ乞行うため
の既知の切換回路ン有している。プロセッサ３１Ｐは、
周知の如くバス７１を介してデータ・フロー回路３６を
制御し、バス７２Ｙ介してシステム・ストレージ６０と
通信する。バス７２はシステム・ス）Ｌ／−シロ０に対
してアドレス信号、読出指令信号、書込指令信号などを
送る。プロセッサ３１Ｐは、コントロール・ストア７３
（これはランダム・アドレス記憶装置である）に記憶さ
れた１群のマイクロコード・プログラムによって制御さ
れる。プロセッサ３１Ｐはバス７４を斤してマイクロコ
ード・プログラム？＠出し、このマイクロコード・プロ
グラムは、プロセッサ３１　ｐｙして、コントロール３
１について説明された制御機能の全てビ実行させる。

例えば、「アドレス及び指令」評価器５００機能は、Ａ
ＣＥプログラム５０Ｐを実行するプロセッサ３１Ｐによ
りて実行される。同様に、直接アクセス１コントロール
５６の機１ｇ１ｒｌ、Ｄ　Ａ　Ｃプログラム５６Ｐを実
行するプロセッサ３１ＰＫよって実行される。同様に、
キャッシュ・アクセス・コントロール６１は、ＣＡＣプ
ログラム６１Ｐに対心する。勿論、記憶システムを動作
させるためには、診断目的などのために多くの他のプロ
グラム０Ｐ７５’ｆ必要とする。更に、コントロール・
ストア７６はアドレス０Ｔ能なＬＤＣＢレジスタ６２、
ＡＤＥＢＶジスメ７６、待ち行列ＣＱ）Ｖジスタロ７、
ＣＣＢレジスタ６６、その池の本発明と関連のない制御
データ保持手段及びＶジスタン必要とする。例えば、・
・ツシュ回路の機能は、０Ｐ７５によって実行される。

第４図では、第１図と違って、キャッシュ４０とチギネ
ルー了ダブタ３２及びデータ・フロー回路６６との間で
独立したデータ転送を実行するため、バス４１と４２は
別々にされている。

第１図及び第４図に示された周辺システム］０を詳細に
説明する前に、第５図を参照して、本発明乞成功裡に実
施するトめに必要な制御データケ含むＶジスタについて
説明しておく。ＬＤＣＢｖジスタロ２は、アドレス形式
２０（第１図）のアドレスによって表わされる論理装置
の各々に関して、周辺装置１０の全ての動作を成功裡に
処理するため、プロセッサ３１Ｐで使用される制御デー
タを含む。バッキング・スを了］６の装置の各々につい
て、６つの論理装置制御ブロックか存在する。周辺シス
テム１０が８　ｆｌｉｐの装置を有する場合、２４１固
のＬＤＣＢｖジスタロ２が存在する。ＤＡＣ５６乞介し
て処理されるバッキング・ストア１６に対する直接アク
セスは、論理装置制御ブロックを必要としない。なぜな
らば、ＤＡＣ５６は、アクセスの処理にあたって、先行
技術のディスク型データ記憶システムの場合と同じよう
に処理するからである。

ＬＤＣＢンジスタ６２は、制御データ乞４つの主たる部
分に配列することによって理解できる。

最初のＦＯＵＮＤ部分８０は、基本的了−キテクチギー
上の機ｑｇに関連した制御データを含む。ＰＰＡＲＭＳ
（ベージング・パラメータ）部分８１は、ホスト１１か
ら受取られたセット・ベージング・モード・パラメータ
指令に関連した制御データを含む。ＣＰＡＲＭＳ（指令
パラメータ）部分８２は、ホスト１１から受取られた七
ッｌ−−セクタ・シーク・サーチ識別指令に関連した制
御データを含む。ＲＰＡＲＭＳ（読出パラメータ）部分
８３は、バッキング・スｔ７１６へアクセスしてデータ
信号ヲパッキングーストア１６から千マツシュ４０へ転
送するための制御データを含む。

部分８０は次のような制御データ・フイールドヲ含む。

０ＤＩＥフイールド９０は、均在の論理装置制御ブロッ
クに関連した論理装置に関して、装置終了（ＤＥ）信号
がホストへ送られねばならないことを示ｊ単一のビット
を含む。チャネル・マスク（ＣＮＬＭＡＳＫ）フィール
ド９１は、ホスト１１のどのチャネル・アダプタ３２が
（どのチャネルが）、キャッシュ４０を升して指定され
たバッキング・ストア１６のデータ領域へアクセスする
ため、論理装置アドレスしだかを示す。周辺指令の連鎖
内で、所与のチャネル・アダプタ６２は、１つのゲスト
・オペレーティング・システム又ハホスト・オペレーテ
ィング・システムに関連する。論理アドレス（ＬＤＡＤ
ＤＲ）フィールド９２は、どの論理アドレスが論理装置
制御ブロックと関連しているかを示す。例えば、装置Ｄ
ＯのＬＤＡＤＤＲフィールド９２は、６つの論理装置の
最初のものについてビット・パターン０１０００を含む
。実際問題として、論理装置制御ブロックのアドレシン
グは、ベース・アドレスからのオフセットとして使用さ
れる論理装置アドレスにょつ−ｃ札すれる。ＬＤＡＤＤ
ＲＩＷ分９２は、ＬＤｃＢｖジスタロ２の検証及びシー
ク識別機能のために使用される。ＣＭＤフィールド９６
には、指定された論理装置のために、現在システム１０
でアクチブな指令であってホスト１１から受取られたも
のが記憶される。ＳＥＱフィールド９４は、シーケンシ
マル・データ・アクセスかホスト１１によって指定され
たかどうかを示す単一のビットｙ含む。このビットがア
クチブであれば、ホスト１１は所定のシーケンスにある
ベージング・データのブロックヶ連続的に読取ることン
表示する。ＣＣＲフィールド９５は、チ丁ネル指令再試
行（ＯＣＲ）が進行中である（即ち、ＣＣＲ信号かホス
ト１１へ送られたことを示すビラトラ含む。チマネル指
令再試行は、既知のＩＢＭ入出カシステムの動作の１部
であり、キャッシュ４０のミスが生じた時に使用される
。ＭＩＳＳフィールド９６にあるビットは、登録簿４６
の走査かミス条件ケ示したことを示す（即ち、キャッシ
ュ４０に所望のデータ領域かない）。ＳＩＯフィールド
９７は、スター）１０が受取られ定ことを示す（１２０
ち、新しい指令連鎖の開始が、ホスト１１によって前の
指令の中で表示されている）。ＨＯＩＤフィールド９８
は、現在の連鎖梶ある指令のために、システム１０ｖｌ
ｌＪ御しているホスト・オペレーティング・システムの
識別表示を含ひ。

部分８１は、多数の連続したブロック・アドレスがホス
ｉ１１によって参照されることを示すＳＥＱフィールド
１００を含む。ＳＥＱフィールド１００は、ＳＥＱフィ
ールド９４と同じ情報を合む。ＲＯフィールド１０１は
、ホスト１１から受取られた読取指令の結果として、キ
ャッシュ４０からチマネル・アダプタ３２馨升してホス
ト１１へ転送されたページング・ブロックが、データ転
送に続いて無効にされてよいこと馨示す。Ｂｃ。

ＵＮＴフィールド１０２は、これから処理されるべきベ
ージング・ブロックの現在の数馨示す。ＢＣＡフィール
ド１０６は、セット・モード・ページング・パラメータ
指令の実行中に受取られたペース・シリンダ拳アトＶス
を示し、ミニディスク領域（例えば同心円２７）の外側
ダッシュ線の円を指定する。Ｇｏフィールド８５は、ゲ
ストか指令を送っていることン示し、ＧＯＩＤフィール
ド８６は、仮想計算機１４のダスト・オペレーティング
・システムを指定し、ＭＳフィールド８７は、システム
１０かゲスト特性（受取られたアドレスは仮想アドレス
である）？適合比していることを示し、ＥＸＴＥＮＴ８
８は、論理装置を介してアクセスされてよいバッキング
・ストアーアドレスの許容された範囲馨示す。そのよう
な範囲は、ＣＣＨＨＲフォーマット中に上限及び下限を
有してよい。本発明に無関連の池のフィールドか、ＰＰ
ＡＲＭＳ部分８１に含まれてよい。

ＣＰＡＲＭＳ部分８２は５ＥＥＫＡＤＤＲフイールド１
０４　Ｔｘ含む。フィールド１［Ｊ４は、バッキング・
ストア１６のアドレス、及びそのシリンダ・アドレス及
びトラック・アドレスを含む。これらは、周知の如くデ
ィスク記憶装置のジ−クン実行するだめに必要である。

ＳＩＤフィールド１０５は、サーチ識別引数を含む。５
ＥＣＴフイールド１０６は、現在のセット・セクタ１ｌ
ｌｆｉ　（叩ち、ベージング・ブロックにアクセスする
ための、ディスク記憶装置の回転位置）を含む。

ＲＰＡＲＭＳ部分８３はＲＥＱＤフィールド１１０を含
む。フィールド１１０は、ホストのリクエストｗ？％ｌ
させるため、バッキング・ストア１６に対するアクセス
が必要であることケ示す（即ち、データはバッキング・
ストア１６からキャッシュ７１ＩＯへ転送され、ホスト
１１へ送られねばならない）。ＲＩＰフィールド１１１
は、現在バッキング・ストア１６からキャッシュ４０へ
の転送が進行中であることχ示す。ＲＡフィールド１１
２は、バッキング・ストア１６からキャッシュ４０への
転送の後処理が進行中であることを示す。

バッキング・ストア１６と千マツシュ４０との間の関係
馨示す池の制御フラグが、ＲＰＡＲＭＳ部分８３に含１
れてよい。ＤＡＤＤＲフィールド１１６は、読取動作に
関連したバッキング・ストア１６の了ドＬ／−７Ｓを含
む。ＤＩＲＩＮＤＥＸフィールド１１４は登録簿４３に
対するインデックスであって、ＤＡＤＤＲフィールド１
１６によって指定された登録簿におけるエンドＩＪイの
アドレスと、対しするシリンダ、ヘッド、及びレコード
のアドレスと馨計算するために使用される。５ＳＡＲフ
イールド１１５は、パツキンクーストア１６からシステ
ム・ストＬ／−ジ３０ヘページング・ブロックン読山丁
ことに関連して使用される、システム・ストＶ−ジ３０
の記憶アドレス・ンジスタン指定スる。システム・スト
Ｌ／−ジ３０は複数の（８つ又は１６の）アドレス・Ｖ
ジスタを有し、これらのアドレス・Ｖジスタは、ホスト
１１とキャッシュ７１Ｏとの間、及びバッキング・スト
ア１６とキャッシュ７１Ｏとの間で、迅速なデータ転送
を実行するため了ドＶス町１目である。ＣＡＤＤＲフイ
−ルド１１８は、キマッシュ４０とバッキング・ストア
］６との間でデータ信号ン転送するため、キマッシュ・
ブロックの現在のアドレスケ含む。

５ＡＶＥフイールド１１９は、データ処理（特に周辺装
置の制御）で通常行われるように、動作か切離された場
合のパラメータの一時的保存領域である。

ＣＣＢｖジスタロ６はＳＰＰフィールド１２０を含む。

フィールド１２００ビツトは、セット・ページング・モ
ード・パラメータ指令が受取られたかどうかを示す。セ
ット・ページング・モード・パラメータ指令は、システ
ム・ストレージ３０へのアクセスが、ページング・モー
ドの動作として実行されるようにする。ＣＣフィールド
１２１のピットは、指令の連鎖がホスト１１によって設
定されたことを示す。指令の連鎖は、データ処理の技術
分野で広〈実施されるように、１組の指令を相互に結合
する動作である。ＲＲフィールド１２２のピッＦは、シ
ステム・ストンフジ３０の中で読叡りの再試行がアクチ
ブであることを示す。

例えば、エラー状態が生じた時、そのエラー状態からの
回復は、読暇りの再試行ン必要とするかも知れない。Ｃ
ＭＤフィールド１２６は、ホスト１１から受取られた′
現在又は醗後の指令であって、現在システム１０の中で
処理されているもの？含む。ＣＮＬＭＡＳＫフィールド
１２４は、どのチャネル・アダプタ３２かＣＭＤフィー
ルド１２３の内容ヲコントロール３１へ送ったかを示す
。ＬＤＡＤＤＲフィールド１２５は、ホスト１１によっ
て現在選択されている論理装置のアドレスを含む。ＬＤ
ＣＢＰフィールド１２６は、現在の論理装置に関連した
ＬＤＣＢＩ／ジスタロ２を指定するポインタ（即ちアド
レス）を含む。５ＰＥＥＤフイールド１２７は、接続さ
れたチャネルのデータ速度を示す。ＲＷＲフィールド１
２８は、再試行が無効とされる前のオーバラン・カラン
Ｆを含む。

再試行に対する閾値は周知であるから、そのような動作
については詳細に説明しない。ＣＣＢＬ／ジスタロ３は
、設計要件に従って、他の制御ピッか及びフィールドを
含んでよい。

ＡＤＥＢｖジスタフ６は登録簿４３の１９のエントリイ
を含む。従って、ＡＤＥＢレジスタ７乙の説明は、登録
簿４３の説明に通じる。ＩＮＤＥＸフィールド１０７は
、現在の登録簿エントリイの論理アドレスである。この
フィールドは、各エントリイの中に自己識別データケ与
える。ＩＮＤＥＸフィールド１０７は、ＲＰＡＲＭＳ部
分８３のＤＩＲＩＮＤＥＸフィールド１１４に＠まれる
情報と同じものを含む。フィールド１〔１８は、キマッ
シュ４０中に複写されているか又は複写されるべきデー
タを含んでいるバッキング・ストア］６のアドレスを含
む。ＣＣＰフィールドは物理装置のシリンダ・アドレス
を含み、ＣＣＬフィールドは装置の論理シリンダ・アド
レスを含む。Ｈフィールドはヘッド・アドレス（即ち、
ディスクのどの表面がアクセスされるべきか）を指定し
、Ｄフィールドは装置アドレスを指定し、Ｒフィールド
はレコード番号を指定し、５ＥＣＴＯＲフイールドはセ
クタ・アドレス（即ち回転位置）を含む。

ＤフィールドはＤＡＤＤＲフィールド１１６に対応する
。上述したところから、ＬＤＣＢレジスタ６２は論理装
置のため全ての制御情報を与えるのに対し、登録簿４３
及びＡＤＥＢレジスタ７６は、論ＢＩ装置から独立して
、バッキング・ストア１６を制御するための情報馨會む
ことか分る。即ち、バッキング・ストア１６とシステム
・ス）Ｌ／−ジ３０との間で実行されるシステム１０の
動作は、全ての論理装置に対して同一である。コントロ
ール６１は、バッキング・ストア１６に対して複数のア
クセスン実現するだめ、ホスト１１とシステム・ス）Ｌ
／−ジ３０との間に存在する論理装置の分離及び接続Ｙ
達成する。ＬＩＮＫフィールド１０９は、登録簿４５に
おける各ハツシュ・クラスのエントリイン結合する。換
言すれば、ノ・ツシング手段はテーブル４５’＆介して
登録簿４６の最初のエンｔリイにアクセスする。もしそ
のエントリイが一致しなければ、同一のハツシュ・クラ
スにあり従って登録簿４６のためにテーブル４Ｆｌ：よ
って指定される第２のエントリイン結合簿４３から取出
すため、ＬＩＮＫフィールド１０９か使用される。ハツ
シュ・クラスの終りで、ＬＩＮＫフィールド１０９はオ
ール・ゼロとなり、これはノ・ツシュ又は登録簿４６の
エン［リイの連鎖の終りを示す。もしテーブル４５でオ
ール・ゼロが険ｍされると、ミスが起っている、勿論、
登録簿４３は、本発明と関連のない他のフィールドケ各
エントリイに含んでよい。

システム・ストレージ３０とバッキング・スト了１６と
の間の動作は、ホスト１１とバッキング・スト了１６と
の間の動作、及びホスト１１とシステム・ストレージ６
０との間の動作と非同期的に実行され、かつそれらと実
質的に独立している。

これｔ達成するため、１組のＦＩＦＯ（先入れ先出し）
読出待ち行列、及びＦＩＦＯ書込待書込列がＶジスタロ
７に作られる。

ｓｐｐ指令の実行は、第６図のマシン動作の図に示され
る。セット・ベージング・モードの論理ステップの１目
動比は、通路５５を介して行われる。

ステップ１４０で、ＣＣＢＶジスタロ３がアクセスされ
、ＳＰＰフィールド１２０が１へセットサれ、ＣＣフィ
ールド１２１カー０ヘセツトされ、ＲＲフィールド１２
２が０ヘセツトされる。これによって、ＣＣＢＶジスタ
ロ６は、七ツ［・ベージング・モード・パラメータ指令
を実行するため初期比される。次いで１４１で、゛ＣＣ
ＢＣＣ−ルド６６が再びアクセスされ、ＣＭＤフィール
ド１２３がＳＰＰフィールドに等しくセットされる。１
４２で、ＣＣＢレジスタ６３が再びアクセスされ、チャ
ネル・マスクが、論理装置アドレスＬＤＡＤＤＲ（第１
図のＡＣ及びＤＥＶ部分部分対応するＬＤＣＢレジスタ
６２のＣＮＬＭＡＳＫビット９１へ転送される。次に１
４６で、ＬＤＣＢレジスタ６２のポインタが発生され、
ＣＣＢレジスタ６３（７）ＬＤＣＢＰフィールド１２６
へ転送される。

上記ポインタは、ＬＤＣＢのベース・アトＶス乞論埋装
置了ドＶス（ＬＤＡＤＤＲ）で修正されたものである。

１４４で、ＳＩＯフィールド９７が検査される。もし８
ＩＯ＝０であれば、新しい指令の連鎖力τ始っており、
ステップ１４５がとられる。ステップ１４５では、ステ
ップ１４３で発生されたポインタに対応するＬＤＣＢＶ
ジスタロ２において、ＳＰＰが連鎖中の最初の指令であ
る時、ＳＩＯフィールド９７を１ヘセツトすることによ
って、スタートＩ１０が受取られたことケシステム１０
に評価させる。ＯＤＥフィールド９０がゼロへリセット
され、ＣＣＲフィールド９５がゼロへリセットされ、Ｓ
ＥＱフィールド９４カニ、セット・ページング・モード
・パラメータ指令の中で受取られた直（即ち、シーケン
シτル動作が実行されるべきか否か〕ヘセットされる。

同様に、セソ）・ページング・モシド指令によって選択
された「読出し及び放棄」のベージング・パラメータカ
ー、ＰＰＡＲＭＳ部分８１のＲＯフィールド１０１へ挿
入される。

ＳＩＯフィールド９７＝１の時、ＳＰＰ指令は連鎖中の
最初の指令ではない。その場合、１４６でＬＤＣＢＶジ
スタロ２が７クセスされ、ＣＣＲフィールド９５がゼロ
へリセットされ、ＳＥＱフィールド９４、ＲＯフィール
ド１０１、ＭＳフィールド８７がＳＰＰ指令中に表示さ
れた直へセットされる。この動作は、システム１０を受
敗られたばかりのｓｐｐ指令へ調整する。１４７でＧＯ
フィールド８５が検査され、ゲストが指令の源であるか
どうか決定されるｒ、ＧＯ＝０である時、１４８で受取
られたＳＰＰ指令のＧｏはＧＯ８５の値を決定する。換
言すれば、連鎖中でゲストはＨＯ８１３の代りに使用さ
れてよいが、ＨＯ８１３によって指示された制御とは異
った制御をシステム１０で実行するため、それ自体のダ
スト表示を除去することはできない。Ｇｏフィールド８
５が１である時、動作は実行されない。システムの統一
性ケ保つため、ＬＤＣＢＬ／ジスタに記憶されたＧＯＩ
Ｄ、ＭＳ、ＢＣＡの各フィールド力でＳＰｐ指令によっ
て変更される。それは、その指令中のＧＯフィールドが
１ヘセツトされている時のみである。

１４９では、本発明と無関連の論理ステップがプロセッ
サ３１Ｐによって実行される。次１ｃ１５６で、ＬＤＣ
Ｂｖジスタロ２が＠食され、ＳＥＱフィールド９４が能
動条件ヘセットされたかどうかが決定される。もしセッ
トされていなければ、１６０でプロセッサ３１ＰはＧＯ
フィールド８５を調べる。それは現在の指令連鎖がゲス
トラ源とするものであるかどうか調べるためである。も
しゲストが源でなければ、ＬＤＣＢレジスタ６２のＨＯ
ＩＤフィールド９８の内容は、ＳＰＰ指令中のＨＯＩＤ
の内容ヘセットされ、Ｇ、ＯＩ　Ｄフィールド８６はゼ
ロへリセットされる。換言すれば、ＨＯ８１５が、この
特定の連鎖にある指令の源である。もしＱＯフィールド
８５が１であれば、１６］で、ＢＣＡフィールド１０３
及びＧＯＩＤフィールド８６は、ＳＰＰ指令のＢＣＡ及
びＩＤフィールドにある値に従って更新される。１６２
で、ＭＳフィールド８７カー検査され、システム１０が
ゲストから受取られた仮想アドレスχ修正しようとして
いるかどうかが検査される。修正が行われるのであれば
、アクセス範囲が重要となる。従って、１６６で、ＬＤ
ＣＢのＥＸＴＥＮＴフィールドが受取られたＳＰＰ指令
の中にセットされたＥＸＴＥＮＴ直へ更新される。次に
論理通路１６６を介して、ＡＣＫプログラム５０Ｐへの
戻りカー生じ、ホスト１１から受取られたＳＰＰ指令の
実行力を成功したことが報告される。この報告は、通常
の制御ユニットの最終状況報告に続いて起る。

論理ステップ１５６でＳＥＱフィールド９４力；ｑ目動
比されていれば、１５７で受取られたブロック・カウン
ト（ＢＫ）力１ＰＰＡＲＭＳ８１のＢＣ’０ＵＮＴフィ
ールド１０２ヘセットされる。ＳＥＱフィールドｑ４が
ｑＢ目動比れている時、七ツｔ・ベージング・モード・
パラメータ指令は、現在の指令連鎖で転送されるべきブ
ロックの数馨示す修正データ？含むバイトｖ有する。１
５８で、ブロック・カウントカ；検査される。もしそれ
がゼロであれば、エラーが生じている。即ち、ゼロ・ブ
ロックの転送をホスｉ１１が指示するのは適当でない。

もしブロック・カウントがゼロでなければ、ステップ１
’６０−１６５への論理通路がとられる。

第７図は、ゲストから受取られた指令を実行する場合の
準備的７７ン動作馨示す。ＧＯ８Ｘ１７０はゲスト番号
Ｘのゲスト・オペンーテイング・システムである。シス
テム１０へ転送された指令は、通常のデコーディング手
順乞用いて、ＡＣＥプログラム５０ＰＫよってデコード
される。第７図の理解のために必要なＡＣＥプログラム
５０Ｐの部分は、ダッシュ線のボックス１７１で囲まれ
ている。そこで、１７２のブランチ動作は、ＣｃＢｖジ
スタロ６のｓｐｐフィールド１２０′ｌ￥＠食する。も
しＳＰＰフィールドがゼロであれば、ベージング・モー
ド（即ちキャッシュ４０のアクセス）は、連鎖中で使用
されない。それは、ＤＡｃ５６’ｒＡ’、″する直接ア
クセスが要求されているからである。従って、プロセッ
サ３１Ｐは、ＤＡＣブｏ　ｆ　ラム５６ＰＴａ：介する
直接の装置アクセス範囲行するため、通路１７６ンたど
る。ベージング・モードのためには、１７４で、プロセ
ッサ３１Ｐは、受敗られた指令がサーチ１０等価（ＳＩ
ＤＥ’）指令であるかどうかを＠食する。５ＩＤＥ指令
は、続いてデータ転送動作が起ることを示す。データ転
送動作でない動作については、第７図のステップは関係
がない。かくて、プロセッサ３１Ｐは論理通路１７５乞
たどる。それは、第７図の理解に無関係の指令に関して
他の動作を実行するためである。受取られた５ＩＤＥ指
令については、１７７でプロセッサ３１ＰはＬＤＣＢレ
ジスタ６２０Ｍ５フィールド８７を検査し、５ＩＤＥ指
令と共に受取られた仮想アドレスが直接に使用できるか
どうか、又はそれがゲストの特性に従って調整されねば
ならないかどうかケ決定する。論理通路１７６は、第７
図のマシン動作が、例えばＤＡＣプログラム５６Ｐ’Ｐ
ｉｆＯ動「ヒするＣＡＣプログラム６１Ｐによって、内
部的にｑ目動比され得ることを示す。ＭＳフィールド８
７がゼロである時、１８１で、ＬＤＣＢレジスタ６２が
アクセスされる。それは、ＬＤＡＤＤＲ９２からシリン
ダ・アトＶスＣＣＷ＠出丁ためである（ゲストから受取
られた論理アドレスはＣＣＨＨＲの形式を有する）。欠
いてフィールド１０４０シーク・了ドレスカ、ＬＤＡＤ
ＤＲフィールド９２のＣＣ部分に等しくされる。ＣＰＡ
ＲＭＳ部分８２のシーク拳了ドＶス・フィールドは、Ｏ
Ｐプログラム７５によって使用される。それは、ベージ
ング・モードで登録簿４３ンサーチして、その特定のア
ドレスについて、キャッシュ４０内でスペースが割振ら
れているかどうか決定するためである。１８０では、Ｌ
ＤＣＢｖジスタロ２かアクセスされ、フィールド１０４
のシーク・アトＶスカｒ、ＢＣＡフィールド１０３の内
容にＬＤＡＤＤＲフィールド９２のＣＣ部分を加えたも
のに等しくされる。これは、論理アドレスを物理アドレ
スへ調整するため、システム１０＆？：よってなされる
調整である。即ち、登録簿４３又は装置ＤＣ１における
全てのシークは物理アドレスに基いており、従って、仮
想アドレスは常にそのような物理アドレスへ調整されね
ばならない。このようにして、ゲスト・オペレーティン
グ・システム及びホスト・オペレーティング・システム
の双方は、ホスト１１の中で不適当な制御ケ生じること
なく、一連の連鎖中で混在して動作させることができる
。ステップ１８０．１８１．に続いて、１８２でプロセ
ッサ３１ＰはＬＤＡＤＤＲフィールド９２のＨＨＲ部分
ｖｓＩＤフィールド１０５へ転送する。従って、ＣＰＡ
ＲＭＳｌｆＢ分８２において、フィールド１０４のシー
ク・アドレスはＣＣ部分を含み、ＳＩＤフィールドはア
ドレスのＨＨＲ部分を含む。アドレスのＤＡＤＤＲ部分
は、依然としてＬＤＡＤＤＲフィールド９２に含まれる
。１８６で、プロセッサ３１Ｐは、受取られた指令が５
ＩＤＥ指令であるかどうかを＠食する。もし５ＩＤＥ指
令でなければ、論理通路１８４がとられ、論理通路７７
６を介して実行されたマシン動作に関連したＯＰプログ
ラム７５の機能か実行される。そのような動作は、本発
明と無関係である。５ＩＤＥ指令については、１８３で
、プロセッサ３１ＰはＡＤＥＢＬ／ジスタフ６を介して
登録簿４３を険食する。それは、フィールド１０４及び
１０５に対応したロケーションにおいて、キャッシュ４
０の領域カ了ドノスされた装置のアドレスに関連してい
るかどうか調べるためである。

これは、装置に対するＡＤＥＢンジスタ７６のフィール
ドＩＯ８にあるＨ、Ｒ，ＣＣＰの各部分ン比較すること
によって行われる。ＬＤＡＤＤＲフィールド９２にある
装置アドレスに対応するＡＤＥＢレジスタ７６のフィー
ルド１０８において、キャッシュ・ヒラ［カ起ると（即
ち、スペースが千マツシュ４Ｄの中で割当てられている
）、１８６でプロセッサ３１Ｐはキャッシュ・ヒットケ
表示し、欠いで１８７で、ゲスを番号Ｘのホスト］１と
キャッシュ４０との間でデータケ転送するため、データ
転送ケ設定する（読出しの場合でも、書込みの場合でも
）。他方、キャッシュ・ミス力て起ると、１８８でミ冬
が表示され、１８９でミス手順が設定される。そのよう
なミス手順は、バッキング・ストア１６からキャッシュ
４０への非同期的転送を含む。このミス手順の中には、
ＦｏＵＮＤ部分８０のＣＣＲフィールド９５乞設定する
ととも含まれる。ＡＣＥブロクラム５０ＰはＣＣＲフィ
ールド９５を感知し、ホスト１１ヘチャネル指令再試行
信号ン送り、システム１０がバッキング・ストア１６か
らキャッシュ４０ヘデータ馨転送してしまうまで、ホス
ト１１を待機させる。

代替方法として、バッキング・ストア１６は、既知の直
接アクセス手法を用いて、バスＺｏを介してホスト１１
から直接にアクセスされることができる。

第８図は、ゲスト・オペレーティング・システム及びホ
スト・オペレーティング・システムヲ使用する制御の流
れを示すフローチャートである。

ＨＯ８１３は、セット・ページング・パラメータ指令ｓ
ｐｐ乞使用して、ＤＡＤＤＲによって装置を指定する最
初の指令ン指令連鎖の中で与える。

］９０で、ゲスト・オペレーティング属性が、ペース・
シリンダ・アドレスＢＣＡ）ｆ用いて表示される。この
情報は、ゲスト・オペレーティング・システムから受取
られた指令ビ処理するため、ＬＤＣＢレジスタ６２に記
憶され、システム１ｏによって使用される。１９１で、
ＧＯ８Ｏ１４は最初の指令に続いて連鎖の中で５ＩＤＥ
指令を与える。このような５ＩＤＥ指令に、論理的又は
仮想的な！味で、装置アドレス及びアドレスＣＣＨＨＲ
Ｙ含む。１９２で、プロセッサ３１Ｐは、物理的な意味
でのＣＣを計算するため、受取ったｃｃをＢＣＡによっ
て修正する（ＭＤＣＣ）。次にプロセッサ３１Ｐは、１
９３で物理アドレスＭＤＣＣＨＨＲ’ｒ送るが、それは
、登録簿４６を介してキギツシュ４０にアクセスするか
、又はデータ・フロー回路６６及びアタ゛ブタ６４．３
５ンブトしてバラキンク・ストア１６にアクセスするた
めである。注意すべきは、ＨＯ８１３又はＧＯ８Ｏ１４
は、修正されたＣＣ（ＭＤＣＣ）χ発生するため、仮想
アトＶシングを使用できることである。

第９図は、受取られた放棄指令（例えは第６図の指令４
７）に関するシステム１０のマシン動作を示す。このチ
マートは、ＡＣＥプログラム５０Ｐが既知のデコーディ
ング手法ケ用いて指令を解読した後の、ＣＡＣプログラ
ム６１Ｐの動作に関する。１９５で、プロセッサ３１Ｐ
によって起動されたＣＡＣプログラム６１Ｐは、指令が
放棄指令であるかどうかχ検査する。もし放棄指令でな
ければ、通路１９６Ｙたどって他のマシン動作が実行さ
れる。放棄指令の場合、１９７でプロセッサ３１Ｐは、
受取られた指令のＡＬＬビットが１であるか０であるか
を＠食する。ＡＬＬピッ［がゼロでなければ、ゲストに
よって発生された指令は、それに許された範囲内で実行
されることができる。１９８で、アドレスされた論理装
置のＬＤＣＢｖジスタロ２におけるＢＣＡフィールド１
゜３が、放棄指令と共に受敗られたアトＶスヘ加工られ
る。この時点で、指定されたゲスト（Ｇｏ）の許された
アクセス範囲が検査される。もしアクセス範囲を超えて
いれば、ホストへエラーカ表示され、ブロックは放棄さ
れない。アクセス範囲内にあれば、範囲内にあるブロッ
クのみを放棄することができ、残りのブロックは無視さ
れる。プロセッサ３１Ｐは論理通路１９９ケたどり、２
００で登録簿４５の適当なエントリイン消去することに
よって、千マツシュ４０に記憶されたブロックを放棄す
る。次に、放棄指令の最終状況が、通常のやりかたで報
告される。もし受駿られた放棄指令の中のＡＬＬビット
が１であれば、プロセッサ６１Ｐ１″ｌ、ＧＯフィール
ド８５（第５図）を険食し、指令連鎖がゲスｔに関連し
ているかどうかが調べられる。ＨＯ８１３に関連した指
令連鎖の場合、２０６でプロセッサ３１Ｐはキャッシュ
ケ消去する。それは、登録簿４６の適当なエン［リイを
消去し、−ｖ−マツシュ中の全てのデータのアドレスｑ
目カン破壊することによって効果的になさｊ、る。最終
状況の報告は、通路２０７ンたどるＡＣＥプログラム５
０ＰＫよってなされる、ゲストに関連した連鎖指令の場
合、プロセッサ３１Ｐは、ステップ２０日で、ＬＤＣＢ
Ｌ’ジスタロ２のＧＯＩＤフィールド５６ｙａ［食する
ことによって、ゲスト・オペレーティング−システムＹ
検食する。ゲスト・オペレーティング・システムが不一
致である場合、通路２１０を介してエラーが報告される
。そのようなエラーの報告は、通常のエラー報告手順に
従うので詳細に説明しない。ＧＯＩＤフィールドが、放
棄指令中のＨＯＩＤフィールトド−１−ｒると、２０９
でプロセッサ３１Ｐは、放棄指令に先行するｓｐｐ指令
（例えば第３図の４５）が、ゲスト・オペレーティング
・システムのために範囲を指示したかどうかを検量する
。もし範囲が指示されていれば、受敗られた放棄指令は
実行されることができず、ノーオペノージョンとして処
理され、通路２１０ヶ升してＡＣＥプログラム５０Ｐへ
制御が戻され、最終状況の報告がなされる。

もし範囲がゼロでなげれば（例えば、ミニディスクの範
囲が限定されるように、範囲が限定されていれば）、２
１１で、キギツシュ４０の中に記憶されかつ限定された
範囲の中にあるデータの全てが放棄される。矢に通路２
１２がとられ、ＡＣＥプログラム５０Ｐによって最終状
況が報告される。

第１０図は、連鎖が終了した後に、ゲスト・オペレーテ
ィング・システムの制御をリセットするシステム１０の
動作ケ示す。即ち、ゲストとシステム１０との間の関係
を連鎖の終りで終了させることが望葦れるかも仰れない
。こうして、制御は常にＨＯ８１３へ戻され、システム
及びデータの統一性が確保される。２００で、プロセッ
サ３１Ｐはオペツージョンを完了し、現在ＡＣＥプログ
ラム５［］Ｐ’ｆ実行している。２２１で、連鎖の終り
（ＥＯＣＨ）が１１ｉ査される。これは、ホスＦ１１か
らの抑止アウト信号ン検食することによってなされる。

もし抑ｌ）：、アウト信号がアクチブであれば、連鎖は
継続し、ステップ２２２及び２２３はバイパスされ、論
理通路２２４によって、プロセッサ３１Ｐは、ゲスト制
御の理解に無関連の領域において、ＡＣＥプログラム５
０Ｐの実″ｆＴｗ継続させる。もし抑止アウト信号が最
終状況時点で存在しなければ、連鎖の終りが表示される
。従って、２２２で、プロセッサ３１ＰはＬＤＣＢレジ
スタ６２ヘアクセスＬ、ＳＩｏフィール）”９７（ｍ在
連鎖は生じていない）、ＣＣＲフィールド９５（連鎖の
終りであるから、チャネル指令再試行は打切られねばな
らない）がゼロへリセットされ、ＳＥＱフィールド９４
及び１００がリセットされて、ＨＯ８１３及びゲスｔｖ
ｃよって、続く連鎖の中で異った種類のデータ転送を表
示させ、ＧＯＯ１２ルド８５がリセツｔされて、システ
ムの制御がＨＯ８１３へ戻されるようにし、ＭＳフィー
ルド８７がリセッｔされて、受取られたアドレスの仮想
アドレス調整を制御できるようにし、ＥＸＴＥＮＴフィ
ールド８８がリセットされて、新しいミニディスクを限
定できるようにし、ＧＯＩＤフィールド８６がリセット
されて、続く連鎖のために新しいゲストラ選択できるよ
うにし、ＲＯフィールド１０１がリセットされて、「読
出し及び放棄」機ＮＵが除去され、新しいブロック・カ
ラントラ受取る準備として、ＢＣＯＵＮＴフィールド１
０２がリセツｔされる。次に２２３で、ＣＣＢｖジスタ
ロ６の内容が完全にリセットされる。かくて、チャネル
動作は終了する。次にプロセッサ３１Ｐは通路２２４を
たどり、本発明の理解に無関係のマシン動作を継続する
。

【図面の簡単な説明】

第１図は本発明を組込んだホスト及び周辺データ記憶シ
ステムのブロック図、第２図は第１図のシステムで使用
する直接アクセス記憶装置（ＤＡＳＤ）の記憶表面を不
丁図、第３図は第１図のシステムと関連して使用される
、チャネルによって発生された複数の周辺指令ン示す図
、第４図は図示されたハードウェア及びマイクロコード
を使用して本発明χ実施した場合の、第１図の周辺デー
タ記憶システムχ示すブロック図、第５図は第４図に示
したシステムと組合せて使用する制御データ構成を示す
図、第６図はモード設定指令について第４図に示された
システムによって実行されるマシン動作？示す図、第７
図は第４図のシステムがホストから受取ったデータ・ア
クセス指令を実行する場合のマシン動作を示す図、第８
図は第４図のシステムにおけるアドレス制御を示す図、
第９図は第４図のシステムにおいて−Ｐ−１−ッシュか
らデータを放棄する場合の監視指令に関連したマシン動
作を示す図、第１０図は第４図のシステムにおいて指令
の連鎖を実行した後のマシン動作を示す図である。１０・・・・周辺システム、１１・・・・ホスト、１２
・・・・入出力接続、１６・・・・ホスト・オベンーテ
ィング・システム（ＨＯ８）、１４・・・・仮想計算機
、１５・・・・入出カシステム（１０Ｓ）、１６・・・
・バッキング・ストア、１７・・・・ＣＰＵ、１８・・
・・論理接続手段、２０・・・・アトＶス形式、２６・
・・・ディスク、２７．２８・・・・同心円、２９・・
・・レコード記憶表面、３０・・・・システム・ストレ
ージ、６１°°°・コントロール、３２・・・・チャネ
ル・アダプタ、６３・・・・データ・フロー回路、３４
・・・・装置アダブタ（ＤＡＡ）、３５・・・・ディス
ク制御アダブタ（ＤＣＡ）、４０・・・・キャッシュ、
４３・・・・登ｅｌＬ　　４５・・・・テーブル、５ｏ
・・・・「アドレス及び指令」評価益、５６・・・・直
接アクセス・コントロールＣＤＡＣ）、６トす・キャッ
シュ・アクセス・コントロール（ＣＡＣ）、６２・・・
・論理装置制御ブロック（ＬＤＣＢ）レジスタ、７６・
・・・コントロール−ストア、７５・・・・池のプログ
ラム、７６・・・・活動登録簿エン）ＩＪイ・バッファ
ＣＡＤＥＢ）レジスタ、３１Ｐ・・・・プロセッサ、５
ｏＰ・・・・ＡＣＥプログラム、５６・・・・ＤＡＣプ
ログラム、６１Ｐ・・・・ＣＡＣプログラム、６６・・
・・チャネル制御ブロック（ＣＣＢ）レジスタ、６７・
・・・待ち行列ＣＱ）レジスタ。：　　　　　　　第４図第５図第１０図第９図

Claims

【特許請求の範囲】

ホスト・オペレーティング・システムと、ゲスト・オペ
ノーティンクーシステムと、周辺データ処理システムで
周辺指令に従って周辺動作を実行させるため、周辺デー
タ処理システムヘ周辺指令を送る手段とを含むホストと
結合して使用する周辺データ処理システムであって、受
取った周辺指令がホスト・オペレーティング・システム
を源とするかゲスト・オペレーティング・システムヲ源
とするかを表示する源表示信号を上記ホストから受取る
手段と、受敗った周辺指令がホスト・オペレーティング
・システム２源とするものと表示されたとき、受取った
周辺指令に応答してそれを解釈し、かつその周辺指令の
信号内容に従ってそれを実行する手段と、受取った周辺
指令がゲスト・オペレーティング・システムヲ源とする
ものと表示されたとき、受取った周辺指令に計容してそ
れを解釈し、かつその周辺指令の信号内容及び上記源表
示信号に従ってその周辺指令を実行する仁とにより、周
辺指令の実行範囲ヲ調節して上記ゲスト・オペレーティ
ング・システムの特性を上記ホスト内で適応させる手段
とを具備する周辺データ処理システム。