JPS58158729A - コンピユ−タ用キイボ−ド装置 - Google Patents
コンピユ−タ用キイボ−ド装置Info
- Publication number
- JPS58158729A JPS58158729A JP58027107A JP2710783A JPS58158729A JP S58158729 A JPS58158729 A JP S58158729A JP 58027107 A JP58027107 A JP 58027107A JP 2710783 A JP2710783 A JP 2710783A JP S58158729 A JPS58158729 A JP S58158729A
- Authority
- JP
- Japan
- Prior art keywords
- key
- terminal
- conversion
- shift
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
- G06F3/0238—Programmable keyboards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
、 この発明は端末装置、特にキイボードまたは端末
装置若しくはコンピータ・ホスト・システムの識別に関
するものである。
装置若しくはコンピータ・ホスト・システムの識別に関
するものである。
先行技術の説明
端末装置またはキイデートの識別は、通常は、キャラク
タ・ゼネレータ、キャラクタ・デイスプレイのだめのＩ
Ｃチップおよび／またはＡＳＣＩ Ｉ変換テーブル（ル
ック・アップ・テーブル）ＩＣチップと共にキイビード
上に配せられたハード・ワイヤによるジャンパ線の構成
によって達成されるものである。キャラクタ・ゼネレー
タ（Ｃ，Ｃ，）およびルック・アップ・テーブル（Ｌ、
Ｔ、 ）の双方はキイボードの外部に配されている。別
異の使用のために端末装置またはキイが−ドの識別の再
構成または変更をするために（即ち、英語用キイボード
の代りにフランス語用キイデートを用いること）、キイ
ビード上のジャンパ線は物理的に加除されねばならない
。また、Ｃ，Ｇ、および／またはり、Ｔ、も、描該特定
なキイボード構成と関連されているＩ 、Ｃ。
タ・ゼネレータ、キャラクタ・デイスプレイのだめのＩ
Ｃチップおよび／またはＡＳＣＩ Ｉ変換テーブル（ル
ック・アップ・テーブル）ＩＣチップと共にキイビード
上に配せられたハード・ワイヤによるジャンパ線の構成
によって達成されるものである。キャラクタ・ゼネレー
タ（Ｃ，Ｃ，）およびルック・アップ・テーブル（Ｌ、
Ｔ、 ）の双方はキイボードの外部に配されている。別
異の使用のために端末装置またはキイが−ドの識別の再
構成または変更をするために（即ち、英語用キイボード
の代りにフランス語用キイデートを用いること）、キイ
ビード上のジャンパ線は物理的に加除されねばならない
。また、Ｃ，Ｇ、および／またはり、Ｔ、も、描該特定
なキイボード構成と関連されているＩ 、Ｃ。
チップについて除去し、置換しなければならない。
このグロセスでは、相当な時間、広汎な書類およびハー
ドウェアの再整合が必要とされ、これにより、各タイプ
のキイデートについて多くのストックを必要とするもの
である。
ドウェアの再整合が必要とされ、これにより、各タイプ
のキイデートについて多くのストックを必要とするもの
である。
改良されたキイデートに要求されているものは、多種の
タイプの製品を支持するように容易に構成されうるもの
であシ、これによって、屋内およびフィールド内の双方
における特別なキイデートについてのストックを著しく
減少させるものである。
タイプの製品を支持するように容易に構成されうるもの
であシ、これによって、屋内およびフィールド内の双方
における特別なキイデートについてのストックを著しく
減少させるものである。
かくして、著しい節約および競争上の利点がもたらされ
ることとなる。
ることとなる。
この発明の目的
この発明の主な目的は、キイボード識別の新規な改良さ
れた手段を提供することにある。
れた手段を提供することにある。
この発明の別異の目的は、多様な製品ラインを支持する
ために容易に構成されうるものであ軌これによって屋内
およびフィールド内の双方において特別なキイデートに
ついてのストックを著しく減少されるようなキイボード
を提供することにある。
ために容易に構成されうるものであ軌これによって屋内
およびフィールド内の双方において特別なキイデートに
ついてのストックを著しく減少されるようなキイボード
を提供することにある。
また、この発明の目的は、簡単なキイボード構成技術を
提供することにもある。
提供することにもある。
この発明の要約
上述された諸口的は、ホスト・コンピュータ、標準的な
端末キイ？−ド、該キイボードを所定数の製品に構成す
るだめの手段、および、その構成を識別し、必要によっ
て該端末またはホスト・コンぎユータに対して状態情報
を供給する手段と共に提供することにより、この発明に
したがって達成されるものである。このことは、ホスト
・コンピータによって初めにポーリングされたあと、識
別子シーケンスを含んでいるデータ・インタフェース信
号を伝送するインタフェース手段を提供することによシ
、この発明の好適実施例にしだがって達成される。この
識別子シーケンスを受入れると、ホスト・コンピュータ
は、どのタイゾのキイボードが装着されているが、当該
キイボードがオンラインであるか、またはオフラインに
されているかのいずれであるか、および、該キイポード
が操作しているモードを知覚することとなる。
端末キイ？−ド、該キイボードを所定数の製品に構成す
るだめの手段、および、その構成を識別し、必要によっ
て該端末またはホスト・コンぎユータに対して状態情報
を供給する手段と共に提供することにより、この発明に
したがって達成されるものである。このことは、ホスト
・コンピータによって初めにポーリングされたあと、識
別子シーケンスを含んでいるデータ・インタフェース信
号を伝送するインタフェース手段を提供することによシ
、この発明の好適実施例にしだがって達成される。この
識別子シーケンスを受入れると、ホスト・コンピュータ
は、どのタイゾのキイボードが装着されているが、当該
キイボードがオンラインであるか、またはオフラインに
されているかのいずれであるか、および、該キイポード
が操作しているモードを知覚することとなる。
該キイビードの各々の特別の構成に対して特有の８ビツ
ト・コード（バイト）を割当てることによシ、該ホスト
・システムは、データ・セット・レディ信号と名づけら
れた信号を該キイボード上でトグル作用させることによ
り簡単に結合されるキイデートを任意にポーリングする
ことができる。
ト・コード（バイト）を割当てることによシ、該ホスト
・システムは、データ・セット・レディ信号と名づけら
れた信号を該キイボード上でトグル作用させることによ
り簡単に結合されるキイデートを任意にポーリングする
ことができる。
このトグル作用で、該キイポードに対して、その識別子
（ＩＤ）バイトを伝送することによって自己の識別をす
るように指令される。キイｚ−）１”上に搭載されてい
る５位置のＤＩＰスイッチは識別子バイトのための下位
５ビツト（０−４）を規定し、これに対して上位３ピツ
） （５−７）はキイビード・ファームウェアによって
プリセットされる。
（ＩＤ）バイトを伝送することによって自己の識別をす
るように指令される。キイｚ−）１”上に搭載されてい
る５位置のＤＩＰスイッチは識別子バイトのための下位
５ビツト（０−４）を規定し、これに対して上位３ピツ
） （５−７）はキイビード・ファームウェアによって
プリセットされる。
好適実施例の説明
第１図には、この発明と共に含まれているＣＲＴ端末ｌ
の全体的なブロック図が示されている。アドレス・パス
２は１６本の信号ラインＢＳＡＤＯＯ−１５を有し、ま
た、データ・パス４は８本の信号ラインＢＳＤＴ ００
−０７を有している。中央処理ユニット（ＣＰＵ）１２
は、マイクロプログラムを蓄積しているリード・オンリ
・メモリ（ＲＯＭ ） Ｉ Ｏおよび可変情報を蓄積し
ているランダム・アクセス・メモリ（ＲＡＭ ） ８と
関連してＣＲＴ端末１の操作をコントロールするもので
あり、これらは全てアドレス・パス２およびデータ・パ
ス４に対して共通に結合されている。
の全体的なブロック図が示されている。アドレス・パス
２は１６本の信号ラインＢＳＡＤＯＯ−１５を有し、ま
た、データ・パス４は８本の信号ラインＢＳＤＴ ００
−０７を有している。中央処理ユニット（ＣＰＵ）１２
は、マイクロプログラムを蓄積しているリード・オンリ
・メモリ（ＲＯＭ ） Ｉ Ｏおよび可変情報を蓄積し
ているランダム・アクセス・メモリ（ＲＡＭ ） ８と
関連してＣＲＴ端末１の操作をコントロールするもので
あり、これらは全てアドレス・パス２およびデータ・パ
ス４に対して共通に結合されている。
汎用の同期、非同期送受信端末（ＵＳＡＲＴ ） ６は
、通信ライン２６を介してリモート端末またはホスト・
ゾロセッサとＣＲＴ端末１との間で情報を伝送させる。
、通信ライン２６を介してリモート端末またはホスト・
ゾロセッサとＣＲＴ端末１との間で情報を伝送させる。
アドレス・パス２およびデータ・パス４に結合されてい
るＣＲＴ ｌ ４は陰極線管ディスプレイ上でデータ・
パス４を介して受信された情報を表示させる。
るＣＲＴ ｌ ４は陰極線管ディスプレイ上でデータ・
パス４を介して受信された情報を表示させる。
代表的な操作においては、ＵＳＡＲＴ ６は通信ライン
２６からデータを受信し、ＣＰＵ １２を中断させるこ
とによってＣＲＴ端末ｌに知らせる。ＣＰＵ ｌ ２は
ＲＯＭ １０をアドレスしてマイクロプログラムをアド
レスするようにされる。マイクロプログラムのマイクロ
命令はデータ・バス４上に現われて、該マイクロ命令を
実行するＣＰＵ １２によって受入れられる。この結果
、通信ライン２６を介してＵＳＡＲＴ ６によって受入
れられたデータはＣＰＵ ｌ ２によって特定されたＲ
ＡＭ ８のアドレス位置に蓄積され、次いで、 ＣＲＴ
ｌ ｄ内のＣＲＴスクリーン上に表示される。
２６からデータを受信し、ＣＰＵ １２を中断させるこ
とによってＣＲＴ端末ｌに知らせる。ＣＰＵ ｌ ２は
ＲＯＭ １０をアドレスしてマイクロプログラムをアド
レスするようにされる。マイクロプログラムのマイクロ
命令はデータ・バス４上に現われて、該マイクロ命令を
実行するＣＰＵ １２によって受入れられる。この結果
、通信ライン２６を介してＵＳＡＲＴ ６によって受入
れられたデータはＣＰＵ ｌ ２によって特定されたＲ
ＡＭ ８のアドレス位置に蓄積され、次いで、 ＣＲＴ
ｌ ｄ内のＣＲＴスクリーン上に表示される。
マルチプレクサ１８もまたアドレス・パス２およびデー
タ・パス４に結合されている。該マルチプレクサ１８に
は、デコーダ２０−４、マイクロプロセッサ２０−６お
よびＤＩＰスイッチ２０−８を有するキイデート２０が
結合されている。アドレス・パス２およびデータ・パス
４に対するスイッチ・ボックス２２およびスイッチ２４
も該キイポードに結合されている。テスト・スイッチ２
４は、保守操作の間にＣＲＴ端末ｌをテストするために
欧州される。キイが一ド２０は、手動でデータを入力す
る操作において使用される。ＣＰＵ ｌ ２のコントロ
ーブ・の下に、キイポード２０を介して第４レータによ
って入力されたデータはＭＵＸ ｌ ８ ｉ介してデー
タ・パス４上に現われ、ＣＰＵ ｌ ２によって特定さ
れたアドレス位置においてＲＡＭ ８に蓄積される。
タ・パス４に結合されている。該マルチプレクサ１８に
は、デコーダ２０−４、マイクロプロセッサ２０−６お
よびＤＩＰスイッチ２０−８を有するキイデート２０が
結合されている。アドレス・パス２およびデータ・パス
４に対するスイッチ・ボックス２２およびスイッチ２４
も該キイポードに結合されている。テスト・スイッチ２
４は、保守操作の間にＣＲＴ端末ｌをテストするために
欧州される。キイが一ド２０は、手動でデータを入力す
る操作において使用される。ＣＰＵ ｌ ２のコントロ
ーブ・の下に、キイポード２０を介して第４レータによ
って入力されたデータはＭＵＸ ｌ ８ ｉ介してデー
タ・パス４上に現われ、ＣＰＵ ｌ ２によって特定さ
れたアドレス位置においてＲＡＭ ８に蓄積される。
レジスタ１６は、データ・パス４を介して受入れられた
所定のデータ・ビットを蓄積するため、アドレス・パス
２を介して受入れられた、選択されたアドレスに対応す
るものである。１例として、信号ラインＢＳＡＤＯＯ−
１５を介して受入れられた１６進０８０６（２進０００
０１００００００００１１０）のアドレス構成は、デー
タ・バイト１Ｏ１６がレジスタ１６に蓄積されているデ
ータ・セット・レディ（ＤＬＲ）信号を生じさせるよう
な結果をもたらすこととなる。
所定のデータ・ビットを蓄積するため、アドレス・パス
２を介して受入れられた、選択されたアドレスに対応す
るものである。１例として、信号ラインＢＳＡＤＯＯ−
１５を介して受入れられた１６進０８０６（２進０００
０１００００００００１１０）のアドレス構成は、デー
タ・バイト１Ｏ１６がレジスタ１６に蓄積されているデ
ータ・セット・レディ（ＤＬＲ）信号を生じさせるよう
な結果をもたらすこととなる。
第２図には、キイボード・キイ・マトリクス２０−２に
おいて１６×７のマトリクスに配線された最大１１２個
のキイを有するキイデート２ｏの所定の詳細な論理が示
されている。該キイボード２゜は、Ｉｎｔｅｌ ８０４
８／８７４８マイクロプロセツサであるようなマイクロ
プロセッサ２０−６によってコントロールされる。
おいて１６×７のマトリクスに配線された最大１１２個
のキイを有するキイデート２ｏの所定の詳細な論理が示
されている。該キイボード２゜は、Ｉｎｔｅｌ ８０４
８／８７４８マイクロプロセツサであるようなマイクロ
プロセッサ２０−６によってコントロールされる。
４ラインー１６ライン・デコーダ２Ｏ−４１ｄマイクロ
プロセッサＰ２Ｏ−６の端子Ｐ２０−Ｐ２３からの４ビ
ツトの信号を受入れて、１６本の選択ラインの中の１本
を生起させてキイボード・キイ・マトリクス２０−２を
質関するようにされる。選択されたラインにおいて押圧
されたキイでＩＫのレジスタを通して適当な信号汀ない
し五が発生され、これはマイクロプロセッサ２０−６の
端子Ｐ１６ないしＰＩＯに印加される。各キイ・の押圧
の結果として、選択されたコードＹＯないしＹ６がマイ
クロプロセッサ２０−６によって受入れられ、そして、
適当なＡＳＣＩＩコードまたは別異の所望のコードが端
子ＤＢＯ−７を通してデータ・バス４上に伝送される。
プロセッサＰ２Ｏ−６の端子Ｐ２０−Ｐ２３からの４ビ
ツトの信号を受入れて、１６本の選択ラインの中の１本
を生起させてキイボード・キイ・マトリクス２０−２を
質関するようにされる。選択されたラインにおいて押圧
されたキイでＩＫのレジスタを通して適当な信号汀ない
し五が発生され、これはマイクロプロセッサ２０−６の
端子Ｐ１６ないしＰＩＯに印加される。各キイ・の押圧
の結果として、選択されたコードＹＯないしＹ６がマイ
クロプロセッサ２０−６によって受入れられ、そして、
適当なＡＳＣＩＩコードまたは別異の所望のコードが端
子ＤＢＯ−７を通してデータ・バス４上に伝送される。
デュアル・インライン・ノクツケージ（ＤＩＰ）スイッ
チＡ−Ｅ２０−８はマイクロノロセッサ２０−６の端子
ＴＯ１Ｔ１、Ｐ２７−Ｐ２５に加えられる。特定のスイ
ッチ構成は、キイビード・キイ・マトリクス２０−２の
あるキイが押圧されたときのコード出力の所定のものに
ついてキイデート２０を識別するようにされる。例えば
、この融通性はＣＲＴ端末端末具なる国に設けられると
きに必要とされるものである。
チＡ−Ｅ２０−８はマイクロノロセッサ２０−６の端子
ＴＯ１Ｔ１、Ｐ２７−Ｐ２５に加えられる。特定のスイ
ッチ構成は、キイビード・キイ・マトリクス２０−２の
あるキイが押圧されたときのコード出力の所定のものに
ついてキイデート２０を識別するようにされる。例えば
、この融通性はＣＲＴ端末端末具なる国に設けられると
きに必要とされるものである。
このことは、スイッチ２０−８の構成を変更することに
よシ、単一のキイボード設計が異なる国におけるコーデ
ィングに適合されることを″許容することとなる。この
融通性は、まだ、異なるＣＲＴ端末製品において、また
は異なるＣＲＴ端末の適用のためにキイデート２０が使
用されるときにも必要とされる。
よシ、単一のキイボード設計が異なる国におけるコーデ
ィングに適合されることを″許容することとなる。この
融通性は、まだ、異なるＣＲＴ端末製品において、また
は異なるＣＲＴ端末の適用のためにキイデート２０が使
用されるときにも必要とされる。
ＣＰＵ １２ ハＤＳＲ”（データ・セット・レディ）
信号をアドレス・バス２上で１６進０８０６を伝送する
ことによって、レジスタ１６−２ｉ付勢し、データ・パ
ス上に１６進ｌＯが書込まれるようにする。
信号をアドレス・バス２上で１６進０８０６を伝送する
ことによって、レジスタ１６−２ｉ付勢し、データ・パ
ス上に１６進ｌＯが書込まれるようにする。
マイクロノロセッサ２０−６の中断端子に印加されたＤ
ＳＲ信号（第４図参照）は、スイッチ・・ぐンク２０−
８のスイッチＡ−Ｅの状態およびオート・ライン・フィ
ードの状態そしてローカル・キイを読出して、キイビー
ド２０を検証す′るＣＰＵ １２に対して情報を伝送す
るマイクロプロセッサ・シーケンスで、適正なデータ・
コードが伝送されるようにする。
ＳＲ信号（第４図参照）は、スイッチ・・ぐンク２０−
８のスイッチＡ−Ｅの状態およびオート・ライン・フィ
ードの状態そしてローカル・キイを読出して、キイビー
ド２０を検証す′るＣＰＵ １２に対して情報を伝送す
るマイクロプロセッサ・シーケンスで、適正なデータ・
コードが伝送されるようにする。
第３図には、スイッチ２０−８の設定Ａ 、Ｂ、Ｃ。
ＤおよびＥで、ＣＲＴ端末１２とともに操作されるキイ
ボード１２が正確に指示され、まだ、オート・ライン・
フィードまだはローカル・キイが付勢されているかどう
かをＣＰＵ ｌ ２に対して指示されていることを検証
するマシン操作のフロラ・チャートが示されている。
ボード１２が正確に指示され、まだ、オート・ライン・
フィードまだはローカル・キイが付勢されているかどう
かをＣＰＵ ｌ ２に対して指示されていることを検証
するマシン操作のフロラ・チャートが示されている。
キイデート２０が、スイッチＡ、Ｂ、ＣおよびＤはオン
状態にあり、スイッチＥはオフ状態にあることによって
設定される１６進Ｃ２の識ｙ３１」数を有しているもの
とする。これは、マイクロプロセッサ２０−６の端子Ｔ
Ｏ１ＴＩ、Ｐ２７およびＰ２６を論理Ｏに、そして端子
Ｐ２５を論理ｌにセットする。
状態にあり、スイッチＥはオフ状態にあることによって
設定される１６進Ｃ２の識ｙ３１」数を有しているもの
とする。これは、マイクロプロセッサ２０−６の端子Ｔ
Ｏ１ＴＩ、Ｐ２７およびＰ２６を論理Ｏに、そして端子
Ｐ２５を論理ｌにセットする。
キイデート識別シーケンスは、データ・セット・レディ
（ＤＳＲ）信号が通信ライン２６からＵＳＡＲＴ ６に
よって受入れられたとき、またはＣＲＴ端末の・七ヮー
・アップ・シーケンスの間に、ブロック３０において開
始される。
（ＤＳＲ）信号が通信ライン２６からＵＳＡＲＴ ６に
よって受入れられたとき、またはＣＲＴ端末の・七ヮー
・アップ・シーケンスの間に、ブロック３０において開
始される。
ブロック３０において、ＣＰＵ １２はＵＳＡＲＴ ６
にその状態情報を質関し、データ・・ぐス４上でＢＳＤ
ＴＯ−７信号をデコードすることによってＤＳＲの状態
を受入れる。
にその状態情報を質関し、データ・・ぐス４上でＢＳＤ
ＴＯ−７信号をデコードすることによってＤＳＲの状態
を受入れる。
ＣＰＵ １２は、ブロック３４において、アドレス・バ
ス２上で１６進０８０６を伝送することにより、またデ
ータ・バス４上で１６進ｌＯを伝送することでＤＳＲ信
号をレジスタ１６にロードする。
ス２上で１６進０８０６を伝送することにより、またデ
ータ・バス４上で１６進ｌＯを伝送することでＤＳＲ信
号をレジスタ１６にロードする。
グロック３６において、ＣＰＵ ｌ ２はアドレス・バ
ス２上で１６進０８００を伝送して、ＭＬＩＸ ｌ ８
でキイビード２０の信号を選択するようにされる。
ス２上で１６進０８００を伝送して、ＭＬＩＸ ｌ ８
でキイビード２０の信号を選択するようにされる。
ブロック３８において、マイクロゾロセ、す２０−６の
ＩＮＴ中断端子に印加されたＤＳＲ信号で、キイポード
識別マイクロノロセッサ・シーケンスを開始するように
される。
ＩＮＴ中断端子に印加されたＤＳＲ信号で、キイポード
識別マイクロノロセッサ・シーケンスを開始するように
される。
ブロック４ｏにおいて、端子Ｐ２７．Ｐ２６およびＰ２
５に印加されたスイッチ・パンク２ｏ−８のスイッチＣ
，ＤおよびＥの状態はマイクロプロセッサ、２０−６の
アキュムレータ（図示されない）に読込まれる。
５に印加されたスイッチ・パンク２ｏ−８のスイッチＣ
，ＤおよびＥの状態はマイクロプロセッサ、２０−６の
アキュムレータ（図示されない）に読込まれる。
ブロック４２において、アキュムレータノヒット位置６
がテストされる。２進１はスイッチＤがオフであること
を指示するものであシ、これは誤り位置であって、マイ
クロプログラムはホールド状態にブランチされる。これ
はフィールド保守者を介在させるだめの信号である。
がテストされる。２進１はスイッチＤがオフであること
を指示するものであシ、これは誤り位置であって、マイ
クロプログラムはホールド状態にブランチされる。これ
はフィールド保守者を介在させるだめの信号である。
同様にブロック４４においては、アキュムレータのピッ
ト位置が２進０であるかをテストすることによりそれが
オンであるがどうかを規定するためにスイッチＣがテス
トされる。該ピット位置が２進１にあるときは、ホール
ドにブランチする。
ト位置が２進０であるかをテストすることによりそれが
オンであるがどうかを規定するためにスイッチＣがテス
トされる。該ピット位置が２進１にあるときは、ホール
ドにブランチする。
ブロック４６においてはマイクロプロセッサ２０−６の
ＴＯ端子がテストされ、一方、ブロック４８においては
Ｔ１端子がテストされて、スイッチＡおよびＢが夫々に
オンであることを指示する２進０にあるかどうががテス
トされる。２進１のときは、マイクロプログラムはホー
ルドにブランチするようにされる。
ＴＯ端子がテストされ、一方、ブロック４８においては
Ｔ１端子がテストされて、スイッチＡおよびＢが夫々に
オンであることを指示する２進０にあるかどうががテス
トされる。２進１のときは、マイクロプログラムはホー
ルドにブランチするようにされる。
！
ｆｏツク５０において、アキュムレータのピット位置５
をテストすることによってスイッチＥの位置が調べられ
る。スイッチＥがオンで、２進〇にあることは、キイデ
ート２ｏのデータ・パス４上のコード化出力はキイ・マ
トリクス２ｏ−２のキイ・ナンバが識別されることを指
示するものであシ、これは“ソフト”キイデートである
。スイッチＥがオフで、２進１にあることは、キイデー
ト２０のデータ・パス４上のコード化出力はＡＳＣＩＩ
キャラクタであって、１ハード”キイボードを指示する
ものである。この例のために、キイデート２０は６ハー
ド”であ、ｐ、 ＡＳＣＩＩキャラクタを発生させるも
のであるとされる。
をテストすることによってスイッチＥの位置が調べられ
る。スイッチＥがオンで、２進〇にあることは、キイデ
ート２ｏのデータ・パス４上のコード化出力はキイ・マ
トリクス２ｏ−２のキイ・ナンバが識別されることを指
示するものであシ、これは“ソフト”キイデートである
。スイッチＥがオフで、２進１にあることは、キイデー
ト２０のデータ・パス４上のコード化出力はＡＳＣＩＩ
キャラクタであって、１ハード”キイボードを指示する
ものである。この例のために、キイデート２０は６ハー
ド”であ、ｐ、 ＡＳＣＩＩキャラクタを発生させるも
のであるとされる。
ブロック５２において、レジスタＲＯであるマイクロプ
ロセッサ２Ｏ−６（６４Ｘ８）のランダム・アクセス・
メモリ（ＲＡＭ ） （図示されない）は、キイポード
識別キャラクタが書込まれる６ ４ Ｘ Ｓ ＲＡＭに
おけるアドレス位置である４２がロードされる。
ロセッサ２Ｏ−６（６４Ｘ８）のランダム・アクセス・
メモリ（ＲＡＭ ） （図示されない）は、キイポード
識別キャラクタが書込まれる６ ４ Ｘ Ｓ ＲＡＭに
おけるアドレス位置である４２がロードされる。
ブロック５４において、キイポード識別キャラクタＣ２
１ｓが６４ Ｘ ８ ＲＡＭのアドレス位置４２１．に
書込まれる。
１ｓが６４ Ｘ ８ ＲＡＭのアドレス位置４２１．に
書込まれる。
ブロック５６において、レジスタＲＯは３７１ｏがロー
ドされる。ブロック５８において、ストラグ・バイト９
１１６が６４ Ｘ ８ ＲＡＭのアドレス位置３７１ｏ
にロードされる。そして、ブロック６０において、レジ
スタＲＯは３８１ｏに増加される。
ドされる。ブロック５８において、ストラグ・バイト９
１１６が６４ Ｘ ８ ＲＡＭのアドレス位置３７１ｏ
にロードされる。そして、ブロック６０において、レジ
スタＲＯは３８１ｏに増加される。
決定ブロック６２でローカル・キイの状態が調べられる
。それが付勢されていないときは、ブロック６３におい
て、８Ｂ１Ｇが位置３８１ｏにロードされる。該ローカ
ル・キイが付勢されているときは、ブロック６４におい
て、８Ｃ１６が位置３８．ｏにロードされる。ＣＲＴ端
末ｌは、８Ｂ１６コードを受入れているＣＰＵ ｌ ２
によってリモート・モードにされる。
。それが付勢されていないときは、ブロック６３におい
て、８Ｂ１Ｇが位置３８１ｏにロードされる。該ローカ
ル・キイが付勢されているときは、ブロック６４におい
て、８Ｃ１６が位置３８．ｏにロードされる。ＣＲＴ端
末ｌは、８Ｂ１６コードを受入れているＣＰＵ ｌ ２
によってリモート・モードにされる。
該リモート・モーＰの間、ＣＲＴ端末ｌは通信２イン２
６に対してオンラインにされている。
６に対してオンラインにされている。
ＣＰＵ ｌ ２は、ブロック６４において８Ｃ１６コー
ドを受入れているとき、ＣＲＴ端末ｌがオフ・ライン・
モードにあるようにする。
ドを受入れているとき、ＣＲＴ端末ｌがオフ・ライン・
モードにあるようにする。
ブロック６６において、レジスタＲＯは３９．◎に増加
され、また、ブロック６８において、オート・ライン・
フィード・キイの位置が調べられる。オート・ライン・
フィード・キイが付勢されていないときは、ブロック６
９において、８Ｄ、６コードがアドレス位置３９１ｏに
ロードされる。８Ｄ１６コードを受入れたとき、 ＣＰ
Ｕ ｌ ２はキャリッジ・リターンおよびライン・フィ
ードの２個のキャラクタを伝送して、リターン・キイが
押圧されたときにＣＲＴ１４のＣＲＴディスプレイ上で
次のラインを開始させるようにする。オート・ライン・
フィード・キイが付勢されていないとき、ブロック７０
において、８Ｅ１ａコードがアドレス位置３９□。にロ
ードされる。８Ｅ１６コードを受入れて、リターン・キ
イが押圧されたときはＣＰＵ １２はキャリッジ・リタ
ーンのみを伝送するようにされる。
され、また、ブロック６８において、オート・ライン・
フィード・キイの位置が調べられる。オート・ライン・
フィード・キイが付勢されていないときは、ブロック６
９において、８Ｄ、６コードがアドレス位置３９１ｏに
ロードされる。８Ｄ１６コードを受入れたとき、 ＣＰ
Ｕ ｌ ２はキャリッジ・リターンおよびライン・フィ
ードの２個のキャラクタを伝送して、リターン・キイが
押圧されたときにＣＲＴ１４のＣＲＴディスプレイ上で
次のラインを開始させるようにする。オート・ライン・
フィード・キイが付勢されていないとき、ブロック７０
において、８Ｅ１ａコードがアドレス位置３９□。にロ
ードされる。８Ｅ１６コードを受入れて、リターン・キ
イが押圧されたときはＣＰＵ １２はキャリッジ・リタ
ーンのみを伝送するようにされる。
ブロック７２において、レジスタＲＯｉｊ：４０ｔｏ
Ｋ増加され、そして、！ロック７４において、キイボー
ド識別キャラクタＣ２１ｇはアドレス位ｔ ４２ ｔ。
Ｋ増加され、そして、！ロック７４において、キイボー
ド識別キャラクタＣ２１ｇはアドレス位ｔ ４２ ｔ。
からアドレス位置４０１．にコードされる。これは、キ
イポード識別キャラクタを１． ＣＰＵ １２に対する
あとからの転送のために適正なシーケンス内に配するよ
うにされる。
イポード識別キャラクタを１． ＣＰＵ １２に対する
あとからの転送のために適正なシーケンス内に配するよ
うにされる。
ブロック７６において、レジスタＲＯは４１１ｏに増大
され、そして、ブロック７８において、スタート・バイ
ト９０１６が位置４１１．にロードされる。
され、そして、ブロック７８において、スタート・バイ
ト９０１６が位置４１１．にロードされる。
ブロック８０において、キイポード２０からＣＰＵ １
２に転送されるべきコード・ナンバを指示するキャラク
タ５のナンバは、マイクロプロセッサ２０−６の１６Ｘ
ＢＲＡＭ内のレジスタＲ１にロードされる。
２に転送されるべきコード・ナンバを指示するキャラク
タ５のナンバは、マイクロプロセッサ２０−６の１６Ｘ
ＢＲＡＭ内のレジスタＲ１にロードされる。
ブロック８２において、位置４１１ｏに蓄積されている
スタート・コード９０．６を初めに伝送することによっ
て５コードがＣＰＵ １２に伝送され、！ロック８４に
おいてレジスタＲＯが減少され、ブロック８６において
レジスタＲ１が減少されて、そして決定ブロック８８に
おいてレジスタＲ１がＯかどうかのテストをされる。レ
ジスタＲ１に０１０が蓄積されていないときは、ファー
ムウェアはブロック８２にブランチして、 ＣＰＵ １
２に対して次のコードを伝送するようにされる。第５の
キャラクタであるストップ・コード９１□６がブロック
８２においてＣＰＵ ｌ ２に伝送され、レジスタＲ１
がブロック８６ニオイてＯｔＳに減少されたあとで、マ
イクロプログラムはブロック９０において完了される。
スタート・コード９０．６を初めに伝送することによっ
て５コードがＣＰＵ １２に伝送され、！ロック８４に
おいてレジスタＲＯが減少され、ブロック８６において
レジスタＲ１が減少されて、そして決定ブロック８８に
おいてレジスタＲ１がＯかどうかのテストをされる。レ
ジスタＲ１に０１０が蓄積されていないときは、ファー
ムウェアはブロック８２にブランチして、 ＣＰＵ １
２に対して次のコードを伝送するようにされる。第５の
キャラクタであるストップ・コード９１□６がブロック
８２においてＣＰＵ ｌ ２に伝送され、レジスタＲ１
がブロック８６ニオイてＯｔＳに減少されたあとで、マ
イクロプログラムはブロック９０において完了される。
キイデートは、上記５コード・シーケンスの伝送の間は
操作されない。
操作されない。
第５図には、“ソフト”キイボード識別子シーケンスの
タイミング図が示されている。このシーケンスでは、キ
イデートが１ソフト”変換のもの（即ちキイ位置コード
）であることがホストに対して知らされる。この変換に
おいては、オート・ライン・フィードはセットされず、
シフトおよびコントロール・キイは不活性であり、キャ
ップ・ロック・キイは活性でｌ）、そしてキイポードは
リモート・モードにある。該シーケンスはＤＳＲライン
のトグル作用でホストによって開始される。
タイミング図が示されている。このシーケンスでは、キ
イデートが１ソフト”変換のもの（即ちキイ位置コード
）であることがホストに対して知らされる。この変換に
おいては、オート・ライン・フィードはセットされず、
シフトおよびコントロール・キイは不活性であり、キャ
ップ・ロック・キイは活性でｌ）、そしてキイポードは
リモート・モードにある。該シーケンスはＤＳＲライン
のトグル作用でホストによって開始される。
このラインはおよそ１５０μ秒の間は高い状態（最小２
．４ ＶＤＣ）に留まり、次いで低い状態（最大０．４
ＶＤＣ）に戻ったあとで、少なくとも１５０μ秒の間
は変化することがない（第４図参照）。この組合わされ
た３００μ秒は、全ての情報を設定するために光分な時
間をキイデートに与える。
．４ ＶＤＣ）に留まり、次いで低い状態（最大０．４
ＶＤＣ）に戻ったあとで、少なくとも１５０μ秒の間
は変化することがない（第４図参照）。この組合わされ
た３００μ秒は、全ての情報を設定するために光分な時
間をキイデートに与える。
ＤＳＲラインが低い状態にされてから、およそ１５ｍ秒
後に、９個の２０μ秒の第１のものでパルスがストロー
ブされる。第５図においては、この場合には、データ・
ピッ）ＤＢＩ−８は１６進で９０のデータ出力を生じさ
せる。
後に、９個の２０μ秒の第１のものでパルスがストロー
ブされる。第５図においては、この場合には、データ・
ピッ）ＤＢＩ−８は１６進で９０のデータ出力を生じさ
せる。
データ・ラインは、次いで、ストローブｌのおよそ１２
ｍ秒後に生じる第２のストローブに先立って５〜１０μ
秒内に変化される。この第２のストローブはホストに対
して識別子（ＩＤ）バイトが読出されうろことを知らせ
るものである。これは第５図でＣＩとして示されている
。次続する６個のストローブでは以下の状態の読出しが
！リントされる。（ａ） オート・ライン・フィード
、（ｂ） ローカル／リモート、（Ｃ） コントロ
ール、（ｄ） キャップ・ロック、（、） 左シフ
ト・キイ、および（ｆ） 右シフ）。第９かつ最後の
ストローブでＵ、７−ケンスにおける最終バイトである
ストップ・バイト（１６進９１ ）が信号される。この
シーケンスの間には中断が生じることはなく、この期間
内に付勢されたいかなるキイでも無視される。
ｍ秒後に生じる第２のストローブに先立って５〜１０μ
秒内に変化される。この第２のストローブはホストに対
して識別子（ＩＤ）バイトが読出されうろことを知らせ
るものである。これは第５図でＣＩとして示されている
。次続する６個のストローブでは以下の状態の読出しが
！リントされる。（ａ） オート・ライン・フィード
、（ｂ） ローカル／リモート、（Ｃ） コントロ
ール、（ｄ） キャップ・ロック、（、） 左シフ
ト・キイ、および（ｆ） 右シフ）。第９かつ最後の
ストローブでＵ、７−ケンスにおける最終バイトである
ストップ・バイト（１６進９１ ）が信号される。この
シーケンスの間には中断が生じることはなく、この期間
内に付勢されたいかなるキイでも無視される。
ここで、第６図を参照して、“ハードキイポードのだめ
のタイミング・インタフェース信号について説明される
。この６ハードキイポードはＤＩＰスイッチのスイッチ
２０−８を１オフ”位置にセットすることによって明ら
かにされるものであシ、キイが−ド２０はＤＩＰスイッ
チのセット状態を分析してその識別子バイトを決定する
が、この場合には１６進のＣ２である。キイが−ド２０
は、ここで、ホス） ＣＰＵ ｌ ２による要求に応じ
てその識別子シーケンスを伝送することができるように
される。第６図の信号のタイミングは、第５図のそれと
同様である。注意されるべき例外は、キイが−ド２０の
状態をホスト１２に知らせるバイト・ナンバのみである
。必要な機能はこのタイプのキイポードにおいて内部的
に完成されるものであることから、コントロール、キャ
ップ、ロックおよびシフト・キイの機能はホストに対し
ては適用されない。これは、キイが一ドが、ホストｃＰ
Ｕ１２によって要求されたキイが−ドの状態情報よシも
、各キャラクタの真のＡＳＣＩＩコードを伝送するため
である。
のタイミング・インタフェース信号について説明される
。この６ハードキイポードはＤＩＰスイッチのスイッチ
２０−８を１オフ”位置にセットすることによって明ら
かにされるものであシ、キイが−ド２０はＤＩＰスイッ
チのセット状態を分析してその識別子バイトを決定する
が、この場合には１６進のＣ２である。キイが−ド２０
は、ここで、ホス） ＣＰＵ ｌ ２による要求に応じ
てその識別子シーケンスを伝送することができるように
される。第６図の信号のタイミングは、第５図のそれと
同様である。注意されるべき例外は、キイが−ド２０の
状態をホスト１２に知らせるバイト・ナンバのみである
。必要な機能はこのタイプのキイポードにおいて内部的
に完成されるものであることから、コントロール、キャ
ップ、ロックおよびシフト・キイの機能はホストに対し
ては適用されない。これは、キイが一ドが、ホストｃＰ
Ｕ１２によって要求されたキイが−ドの状態情報よシも
、各キャラクタの真のＡＳＣＩＩコードを伝送するため
である。
この発明の１実施例について開示し、説明してきたが、
上述された発明を具体化させるために多くの変更および
修正がなされうろこと、および、それが請求された発明
の精神および範囲内にあることは当業者に理解されうる
ところである。したがって、この発明はその全ての特許
請求の範囲によってのみ限定されるべきものである。
上述された発明を具体化させるために多くの変更および
修正がなされうろこと、および、それが請求された発明
の精神および範囲内にあることは当業者に理解されうる
ところである。したがって、この発明はその全ての特許
請求の範囲によってのみ限定されるべきものである。
第１図は、この発明のブロック図である。
第２図は、この発明の詳細な論理ブロック図である。
第３図は、この発明の識別シーケンスについてのマシン
操作のフロラ・チャートである。 第４図は、データ・セット・レディ（ＤＬＲ）信号第５
図は、′ソフト”（キイ位置コード）キイデートのため
のキイボード・インタフェースのタイミング図である。 第６図は、′ハード’ （ＡＳＣＩＩコード）キイボー
ドのためのインタフェースのタイミング図である。 ｌ・・・ＣＲＴ端末、２・・・アドレス・パス、４・・
・７” −タ・パス、６・・・同期・非同期送受信端末
（ＵＳＡＲＴ）、８・・・ランダム・アクセス・メモリ
（ＲＡＭ ）、１ｏ・・・リード・オンリ・メモリ（Ｒ
ＯＭ）、ｌ ２・・・中央処理ユニット（ＣＰＵ ）、
１４・・・ＣＲＴ、１６・・・レジスタ、１８・・・マ
ルチブレフサ（ＭＵＸ）、２０・・・キイボード、２２
・・・スイッチ、２４・・・テスト・スイッチ。 ％許出願人 ハネウェル・インフォメーション・シ
ステ掩イ六Ｊ−ｖ′ｍ＋Ｉ嘩Ｉ シーグシ人ＦＩＧ、
３ｔｄノ 頁の続き つ発 明 者 ニール・シー−バーリングトンアメリカ
合衆国６１０３２イリノイ 州フリーボード・ミドルベリ・ ロード１８５６ ）発 明 者 ドナルド・アール・クロウザイアー アメリカ合衆国６１１０３イリノイ 州ロツクフオード・アーバン・ コート１２２０
操作のフロラ・チャートである。 第４図は、データ・セット・レディ（ＤＬＲ）信号第５
図は、′ソフト”（キイ位置コード）キイデートのため
のキイボード・インタフェースのタイミング図である。 第６図は、′ハード’ （ＡＳＣＩＩコード）キイボー
ドのためのインタフェースのタイミング図である。 ｌ・・・ＣＲＴ端末、２・・・アドレス・パス、４・・
・７” −タ・パス、６・・・同期・非同期送受信端末
（ＵＳＡＲＴ）、８・・・ランダム・アクセス・メモリ
（ＲＡＭ ）、１ｏ・・・リード・オンリ・メモリ（Ｒ
ＯＭ）、ｌ ２・・・中央処理ユニット（ＣＰＵ ）、
１４・・・ＣＲＴ、１６・・・レジスタ、１８・・・マ
ルチブレフサ（ＭＵＸ）、２０・・・キイボード、２２
・・・スイッチ、２４・・・テスト・スイッチ。 ％許出願人 ハネウェル・インフォメーション・シ
ステ掩イ六Ｊ−ｖ′ｍ＋Ｉ嘩Ｉ シーグシ人ＦＩＧ、
３ｔｄノ 頁の続き つ発 明 者 ニール・シー−バーリングトンアメリカ
合衆国６１０３２イリノイ 州フリーボード・ミドルベリ・ ロード１８５６ ）発 明 者 ドナルド・アール・クロウザイアー アメリカ合衆国６１１０３イリノイ 州ロツクフオード・アーバン・ コート１２２０
Claims (1)
- 【特許請求の範囲】 （１）コンピュータ用端末としてのキイが一ドであって
、該キイデートの別異の使用のための変化を再構成し、
その新らしい構成を°識別するためのものにおいて： （ａ） 前記端末キイデートの第１の特定な構成を識
別するコードの第１の部分を発生させるための第１の手
段； （ｂ） 前記端末キイボードの第１の特定な構成を識
別するコードの第２の部分を発生させるための第２の手
段； （ｃ）該コードの前記第１および第２の部分をＩＤバイ
トに組合わせるために前記第１および第２の手段に結合
された第３の手段； （ｄ） 前記Ｉｌ）バイトを蓄積するために前記第３
の手段に結合された第４の手段；および（、） 該端
末キイが一ドの構成を識別するために一連の操作を開始
するように質問の電子的信号に応答する第５の手段； が含まれている前記キイＺ−Ｖ装置。 （２）前記キイポードに質問するために前記コンピュー
タ用端末キイが一ドに結合された第６の手段が含まれて
いる、特許請求の範囲第（１）項の装置。 （３）前記第６の手段からの質問に応答するだめに、前
記第６の手段に結合された第７の手段が含まれている、
特許請求の範囲第（２）項の装置。 （４） ライン・フィード、シフトおよびコントロー
ル・キイ、および、キャップ・ロック・キイが含まれて
おり、端末キイデートの構成を識別する一連の操作で、
“シフト”変換、即ち、ライン・フィードはセットされ
ず、シフトおよびコントロール・キイは不活性であり、
キャップ・ロック・キイは活性であり、そして、該キイ
ボードはリモート・モードにあることを識別するように
されている、特許請求の範囲第（３）項の装置。 （５） ″′ソフト”変換を識別するための゛ソフト
”変換識別信号を発生させるために前記第６の手段に結
合された第８の手段が含まれている、特許請求の範囲第
（４）項の装置。 （６）前記第６の手段に対して“ソフト”変換識別信号
を伝達するだめに前記第６の手段に結合された第９の手
段が含まれている、特許請求の範囲第（５）項の装置。 （７） 左シフト・キイ、右シフト・キイ、ローカル
およびリモート・コントロール部が更に含まれ、端末キ
イが−ドの構成を識別する一連の操作で”ハード変換、
即ちコントロール、キャップ、ロックおよびシフト・キ
イ操作が適用されないようにされている、特許請求の範
囲第（６）項の装置。 （８）゛ハード変換信号、即ち左右シフト信号、ローカ
ルおよびリモート・コントロール信号、キャップ信号お
よびロック信号を発生させるために前記第６の手段に結
合された第１０の手段が含まれている、特許請求の範囲
第（７）項の装置。 （９）゛ハード”変換信号を伝送するために前記第６の
手段に結合された第１１の手段が含まれている、特許請
求の範囲第（８）項の装置。 （＋Ｏ） 異するタイプの標準コードを発生させるだめ
の手段が含まれている、特許請求の範囲第（９）項の装
置。 （１１） ＡＳＣＩＩタイプのコードを発生させるだめ
の手段が含まれている、特許請求の範囲第（１ｏ）項の
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/352,442 US4456972A (en) | 1982-02-25 | 1982-02-25 | Keyboard identification sequence |
| US352442 | 1989-05-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58158729A true JPS58158729A (ja) | 1983-09-21 |
Family
ID=23385158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58027107A Pending JPS58158729A (ja) | 1982-02-25 | 1983-02-22 | コンピユ−タ用キイボ−ド装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4456972A (ja) |
| EP (1) | EP0088534A1 (ja) |
| JP (1) | JPS58158729A (ja) |
| KR (1) | KR840003855A (ja) |
| AU (1) | AU1129483A (ja) |
| CA (1) | CA1187195A (ja) |
| FI (1) | FI830593L (ja) |
| YU (1) | YU45783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163626A (ja) * | 1983-03-07 | 1984-09-14 | Sanyo Electric Co Ltd | キ−ボ−ド識別方式 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788657A (en) * | 1983-12-27 | 1988-11-29 | American Telephone And Telegraph Company | Communication system having reconfigurable data terminals |
| US4626830A (en) * | 1984-06-18 | 1986-12-02 | Motorola, Inc. | Membrane keyboard with identifying connectors |
| US4788659A (en) * | 1984-10-31 | 1988-11-29 | International Business Machines Corporation | Screen building to facilitate later selection of portions thereof |
| DE8802507U1 (de) * | 1988-02-26 | 1988-04-21 | Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt | Programmierbare Dateneingabevorrichtung |
| JPH0227468A (ja) * | 1988-07-15 | 1990-01-30 | Brother Ind Ltd | 文書作成装置 |
| WO1991008533A1 (en) * | 1989-11-28 | 1991-06-13 | Omron Corporation | Terminal, data processor, switching unit, interface, and keyboard the latter three connected to the former two |
| JPH06214670A (ja) * | 1991-04-29 | 1994-08-05 | Intel Corp | コンピュータ装置およびそれを初期化する方法 |
| DE69428512T2 (de) * | 1993-12-30 | 2002-05-29 | Ncr Int Inc | Konfigurationsverfahren für Rechnerperipheriegeräte |
| US5446399A (en) * | 1994-11-18 | 1995-08-29 | Varian Associates, Inc. | Method and structure for a fault-free input configuration control mechanism |
| US5600314A (en) * | 1995-07-27 | 1997-02-04 | Oliveros; Ernesto V. | Data input device and correlative encoding technique |
| US5682151A (en) * | 1995-07-27 | 1997-10-28 | Oliveros; Ernesto Vidal | Data input device and correlative encoding technique |
| KR100247341B1 (ko) * | 1996-12-27 | 2000-03-15 | 윤종용 | 리모콘을사용한전자기기의제어키잠금방법 |
| US6512467B1 (en) * | 1999-04-09 | 2003-01-28 | Sun Microsystems, Inc. | Method and apparatus for dynamically configuring device using device code |
| MXPA02000971A (es) * | 1999-08-06 | 2004-04-21 | Ideazon Inc | Teclado multi-proposito. |
| US20040169641A1 (en) * | 2003-02-28 | 2004-09-02 | Bean James J. | Method and apparatus for inputting data |
| US20040203480A1 (en) * | 2003-04-09 | 2004-10-14 | Dutton Drew J. | Configuration and management of human interface and other attached devices through bi-directional radio frequency link |
| US7310498B2 (en) * | 2003-04-09 | 2007-12-18 | Standard Microsystems Corporation | Communication protocol for personal computer system human interface devices over a low bandwidth, bi-directional radio frequency link |
| US20080005262A1 (en) * | 2006-06-16 | 2008-01-03 | Henry Wurzburg | Peripheral Sharing USB Hub for a Wireless Host |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3187321A (en) * | 1961-05-11 | 1965-06-01 | Bunker Ramo | Operator-computer communication console |
| US3697693A (en) * | 1970-03-11 | 1972-10-10 | Data Card Corp | System for maintaining the status of credit accounts |
| US3706973A (en) * | 1970-12-31 | 1972-12-19 | Ibm | Dynamic keyboard data entry system |
| US3789364A (en) * | 1972-03-17 | 1974-01-29 | Ncr | Address code terminal |
| US4200913A (en) * | 1977-04-13 | 1980-04-29 | International Business Machines Corporation | Operator controlled programmable keyboard apparatus |
| US4279021A (en) * | 1979-02-15 | 1981-07-14 | Telxon Corporation | Portable data entry apparatus including plural selectable functional configurations |
-
1982
- 1982-02-25 US US06/352,442 patent/US4456972A/en not_active Expired - Fee Related
-
1983
- 1983-02-07 CA CA000421058A patent/CA1187195A/en not_active Expired
- 1983-02-10 AU AU11294/83A patent/AU1129483A/en not_active Abandoned
- 1983-02-16 EP EP83300777A patent/EP0088534A1/en not_active Withdrawn
- 1983-02-22 JP JP58027107A patent/JPS58158729A/ja active Pending
- 1983-02-23 FI FI830593A patent/FI830593L/fi not_active Application Discontinuation
- 1983-02-25 KR KR1019830000779A patent/KR840003855A/ko not_active Application Discontinuation
- 1983-02-25 YU YU00457/83A patent/YU45783A/xx unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163626A (ja) * | 1983-03-07 | 1984-09-14 | Sanyo Electric Co Ltd | キ−ボ−ド識別方式 |
| JPH0210964B2 (ja) * | 1983-03-07 | 1990-03-12 | Sanyo Electric Co |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0088534A1 (en) | 1983-09-14 |
| FI830593L (fi) | 1983-08-26 |
| FI830593A0 (fi) | 1983-02-23 |
| CA1187195A (en) | 1985-05-14 |
| US4456972A (en) | 1984-06-26 |
| YU45783A (en) | 1986-04-30 |
| AU1129483A (en) | 1983-09-01 |
| KR840003855A (ko) | 1984-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58158729A (ja) | コンピユ−タ用キイボ−ド装置 | |
| US4807282A (en) | Programmable P/C compatible communications card | |
| EP0303138B1 (en) | Method and apparatus for controlling two or more video display devices | |
| US4047158A (en) | Peripheral processing system | |
| US4208715A (en) | Dual data processing system | |
| US3980994A (en) | Text editing and display system having text insert capability | |
| KR920013120A (ko) | 컴퓨터 시스템의 어드레싱 방법 및 장치 | |
| JPS5876932A (ja) | キ−ボ−ド走査およびインタフエ−スの方法と回路 | |
| US3706973A (en) | Dynamic keyboard data entry system | |
| US4525804A (en) | Interface apparatus for host computer and graphics terminal | |
| US4415986A (en) | Data flow control system | |
| CA1233280A (en) | System for displaying alphanumeric messages | |
| US3921139A (en) | Test system having memory means at test module | |
| EP0325884B1 (en) | Keyboard arrangement with ghost key condition detection | |
| US4371950A (en) | Peripheral control interface circuit for train printer-data link processor | |
| US3283304A (en) | Data retrieval system | |
| US4357681A (en) | Line turn circuit for data link | |
| US4404556A (en) | Bit expansion circuit | |
| US4725812A (en) | Circuit arrangement for identifying specific bit patterns, particularly bit patterns forming synchronization signals and check loop signals and appearing as serial binary signals | |
| JPH02304611A (ja) | ワイヤレスキーボード | |
| US5907718A (en) | Signal processing system for transmission of data between a keyboard and a signal processing unit | |
| EP0273749B1 (en) | Display system with fewer display memory chips | |
| CA1218163A (en) | Code control system in terminal equipment | |
| KR910006445B1 (ko) | 경보 취합 장치 | |
| WO1980000884A1 (en) | Data system |