JPS5815817B2 - デ−タシヨリシステムノ２ジストレ−ジキコウヨウノクドウソウチジヨウタイケンシユツカイロ - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明は一般的にデータ処理システムに係り、特にかか
るシステムに接続された２次ストレージ機構の駆動装置
状態検出回路（，４ｃ係る。

２次ストレージ機構とは、中央処理装置及びそのランダ
ム・アクセス・メモリ・エレメントの１体的部分ではな
いが、中央処理装置又はシステムの他のエレメントに直
結されて中央処理装置又は上記他のエレメントに依って
制御されるという様なエレメントから成るものである。

この様な２次ストレージ機構は９人容量ストレージ“エ
レメントとしても知られており、磁気テープメモリ装置
やディスク装置やドラム装置を含んでいる。

これらの２次ストレージ機構はゝ逐次アクセス・ストレ
ージ装置“とも称する。

というのはこれらの装置の１つにストアされる情報は、
全ての情報が必要であるか又はそのうちの幾つかのみが
必要であるかに関りなくゝかわるがわる“という順序で
のみ利用出来る様になり又ストアされるからである。

例えば、成るセクター内の幾つかの情報記録のうちの１
つのみが必要であるにもかかわらず、セクター毎のベー
スでディスク装置から情報を検索する事が通常の慣例と
なっている。

同様にテープ上の物理的な記録はディスク上のセクター
に類似しており、成る完全な物理的記録は例えこれが２
つ以上の関連情報記録を含んでいようとも検索される。

これらの装置はゝ直列式ストレージ装置“でもある。

直列式ストレージ装置に於いては、時間と逐次位置とが
、成る時間順序でかわるがわる現われる所与のビット、
字、ワード、又はワード群を位置定めするのに用いるフ
ァクタである。

個々のビットは時間内に逐次現われ、読み取られる。

現在のデータ処理システムに於いては２次ストレージ機
構は制御装置とこれに接続された２つ以上の駆動装置と
を含んでいる。

この制御装置はデータ処理システムからの、通常は入出
力バス上の信号に感じて作動する。

この入出力バスは中央処理装置を一緒に含んだ、システ
ム内の他のエレメントを接続している。

駆動装置は記録媒体（例えばテープや回転ディスク）、
該記録媒体を動かすメカニズム、及び記録媒体からデー
タを読み出したり記録媒体にデータをストアしたり或い
は又直列型式と並列型式との間でテープを変換したりも
する電子回路とを含んでいる。

制御装置は人出力バス上の何らかの別のシステム・エレ
メントとしてシステムのその他にも現われている。

制御装置は、行なわれるべき動作、使用さるべき駆動装
置、転送のサイズ（容量）、転送用の駆動装置のスター
ト・アドレス、及びランダム・アクセス・メモリ装置の
如きその池のシステム・エレメントのスタート・アドレ
スとに関するコマンド情報を含んだコマンドをバスを介
して受は取る。

制御装置はこの全てのコマンド情報を必要な信号に変換
して適当な駆動装置とその他のシステム・エレメントと
の間で転送を行なう。

転送自体の間には制御装置は適当な駆動装置から或いは
該駆動装置へ、入出力バス又はメモリバスから或いはこ
れらバスへデータを経路指定する。

制御装置と２つ以上の駆動装置とを相互接続する概念は
幾つかある。

２つの一般的な概念はゝラジアル“接続及びゝひな菊の
花輪“接続として知られている。

ラジアル接続に於いては、制御装置は各々の駆動装置か
らの別々で独立したバス即ちケーブルを受は入れるため
の回路を有している。

制御装置の回路がアドレッシング及び選択作用を全て行
なう。

ラジアル相互接続形態で用いられた制御装置は、各々の
駆動装置の接続に対して成る回路が含まれねばならない
ので同じ回路を幾つが含んでいなければならない。

これらの回路は全ての駆動装置接続部が使用されるか否
かにかかわりなく存在する。

この理由及び他の理由のため、ラジアル接続形態は、制
御装置の例え全部ではなくともほとんどの駆動装置接続
部が使用される様な大型の拡張性のシステムに使用する
様に限定されていた。

ゝひな菊の花輪“接続に於いては、全ての駆動装置が単
１のバスに接続される。

制御装置はバスと相互作用するだめの回路を１組だけ有
しており、ラジアル接続形態で使用するだめの制御装置
に見られる様な複数の同じ回路があるという様な事は、
このひな菊の花輪接続形態には存在しない。

駆動装置自体の回路がアドレッシング及び選択作用を行
なう。

制御装置は１つの駆動装置を作動するのに必要な回路を
含むのみであるので、システムは最大数より少な（ハ駆
動装置を含んでおり、従って不要な経費は使わなくても
よい。

従ってバスの価格が全システム価格の相当の部分となる
様な小型で安価なシステムに於いてはひな菊の花輪形態
の制御装置及び駆動装置が一般的である。

制御装置とそれに関連する駆動装置との間の相互接続の
性質に関すなくす駆動装置は通常、中央処理装置の如き
データ処理システムの別の装置に依る介在を必要とする
様な状態を検出するための成る手段を有している。

この状態のうちの成るものは適正な作動状態である。

例えば駆動装置がその電源で適正に付勢されていてこの
駆動装置が磁気ディスクである場合には、その記録媒体
が適正な回転速度で動作している事を知る事が望ましい
。

その他の状態とは不完全な作用状態であって、駆動装置
に於けるパワー損失やデータ転送中のタイミング障害の
発生の如きゝエラー“状態と称するものである。

ラジアル接続を用いたシステムに於いては、成る１つの
検出された状態が監視された事を示す様な駆動装置に依
って、単１のエラー信号が回送される。

各駆動装置は制御装置へのそれ自体の接続を有している
ので、制御装置の回路は駆動装置を容易に識別する事が
出来る。

しかしながらこの事はひな菊の花輪接続に於いては当て
はまらない。

公知の２次ストレージ機構に於いては、成るエラー信号
は制御装置で受は取られるが、これは特定の駆動装置を
識別する事は出来ない。

中央処理装置は、ポーリング作用を行ってその信号を発
した駆動装置を識別する様な割り込みルーチンを処理す
る事が必要である。

ポーリングさるべき第１番目の駆動装置のみがそれに属
する駆動装置であったとしても、２つ以上の駆動装置が
同時にエラー信号を伝送しなかったという事を保障する
ためには全ての駆動装置がポーリングされねばならない
。

これらの動作は全て相当の期間を必要とし、システムの
効率を低下する事になる。

エラー信号が終了さるべき時には効率を低下させる様な
なお別の動作が生じる。

エラーを補正して駆動装置毎のベースでエラー信号を終
わらせるか、又は駆動装置毎のベースでエラーを補正し
て全駆動装置のエラー信号を同時に終わらせるかのいず
れかが通常は必要である。

いずれの解決策に於いても成る不必要な時間遅延が与え
られてしまう。

前記の問題点は公知のひな菊の花輪接続に本来存在する
ものであって、ラジアル接続には存在しない。

しかしながらこれらの問題点は黙認されていた。

なぜならば、ラジアル接続の利点が、データ処理システ
ムが多数ある場合に生じる価格の増加という不利点を相
殺する程のものではないからである。

そこで本発明の目的は、ラジアル接続とひな菊の花輪接
続との両方の駆動装置と制御装置とに両立する駆動装置
状態検出回路を提起する事である。

本発明の別の目的は、ポーリング動作の必要性を排除し
た駆動装置状態検出回路を提起する事である。

本発明の更に別の目的は、より多くの融通性をもたらす
様に数多くの方法でリセット出来る様な駆動装置状態検
出回路を提起する事である。

本発明のなお別の目的は１．駆動装置の状態を変化する
事なくリセット出来る様な駆動装置状態検出回路を提起
する事である。

発明の概要 本発明に依れば、データ、アドレス及び制御ラインを含
む非同期駆動装置制御路は制御作用を行なう信号を転送
する。

各駆動装置は駆動装置のエラー状態やそれに関連したそ
の他の状態の存在に感じて非同期制御ラインを介してア
テンション（ａｔｔｅｎｔｉｏｎ ）信号を送出する。

制御装置は中央処理装置の如きデータ処理システムの別
の装置に割り込み、そして全駆動装置の送信器の状態を
監視するだめのコマンドを受は取る。

各駆動装置は同時に応答してその駆動装置に予約された
単１の非同期データラインにアテンション信号全接続し
、このデータライン上の信号のパターンが、その時にア
テンション信号を発している全ての駆動装置を識別する
。

この事がポーリング動作を除去する。

アテンション信号は別々に送出されるので、該信号は転
送さるべきこのアテンション信号を初めに生じた状態を
示す信号に妨害する事なく各駆動装置で終了される。

更にこのアテンション信号はシステムのクリヤ動作、駆
動装置に依る転送コマンドの受信、又はアテンション信
号の特定の１つかその群かを終了させるだめのコマンド
に感シて終らせる事が出来る。

本発明は特許請求の範囲に特に指摘されている。

本発明の上記及び他の目的並びに効果は添付図面を参照
した以下の説明に依って明かとなろう。

実施例の説明 ■、一般的説明 第１図には中央処理装置（ＣＰＵ）１０及び通常はラン
ダム・アクセス・メモリ装置である主メモリ装置１１と
を含んだデータ処理システムの一般的な編制が図示され
ている。

情報は、１例として示された駆動装置１４及び１５の様
な幾つかの駆動装置と制御装置１３とを含んだ２次スト
レージ機構へも又は該機構からも転送される。

別の２次ストレージ機構は制御装置１６及び駆動装置１
７．２０，２１を含んでいる。

この２次ストレー受機構も又、中央処理装置１０及び主
メモリ装置１１に接続されている。

上記した様にゝ駆動装置“は記録媒体と、本発明の概念
に従って該記録媒体へデータを記録したり又はデータを
読み出したりする機械的電気的成分とを含んでいる。

例えばこの記録媒体は固定又は可動ヘッドのディスクメ
モリ装置、磁気ドラムメモリ装置又は磁気テープ装置、
並びに非機械的駆動メモリ装置とを含んでいる。

記録媒体から導出されたタイミング信号は通常はデータ
転送と記録媒体の運動とを同期させる。

代表的な駆動装置は駆動装置の動作を制御したり監視し
たりするための制御、状態、エラー及びその他のレジス
タを含んでいる。

制御装置１３又は１６は第１図に示す様に中央処理装置
１０から物理的門′コ分離して配置してもよいし中央処
理装置の１体的部分であってもよい。

これらの制御装置は中央処理装置と駆動装置との間のゝ
インターフェイス“とじて働く。

これら制御装置は中央処理装置１０又は主メモリ装置１
１のいずれかとデータを交換するだめの回路を含んでい
る。

制御装置１８又は１６のバッファレジスタは、１方では
制御装置と主メモリ装置１１との間の、他方では制御装
置と駆動装置との間の通常は別々である転送速度を補償
する。

駆動装置は幾つかの異った形態の装置バスに依って制御
装置に接続される。

例えば制御装置１６が駆動装置１７のみに接続されてい
る場合には、この構成体はゝ１駆動装置“形態と称する
。

実際には第１図に示す様に、駆動装置１７，２０及び２
１が装置バス２２に依って相互接続されており、該バス
２２け成る駆動装置から次の駆動装置へと接ながれてい
る。

これはゝひな菊の花輪“形態の１例である。

装置バス２３及び２４はゝラジアル“形態に駆動装置１
４及び１５を各々接続している。

駆動装置１４は装置バス２５に依って制御装置１６にも
接ながれ、駆動装置１４は従って１２制御装置−１駆動
装置“形態である。

本発明がこれらの全ての形態に適用されるという事は以
下の説明より明かであろう。

システムの利用者が独自の特定形態を決定する。

駆動装置１４が成る型式の磁気ディスクメモリ装置であ
る場合には、駆動装置１５はそれと同一の型式の別の装
置、別の型式の磁気ディスクメモリ装置、又は磁気テー
プもしくは磁気ドラム装置、或いは又その他の型式の逐
次アクセスメモリであってもよいという事も明かであろ
う。

更に駆動装置１７゜２０及び２１は、制御装置１３やそ
の他いずれの駆動装置をも何ら変形せずに制御装置１３
に直結する事が出来る。

この様に交換出来るという事とそれに依って生じる融通
性とは、駆動装置がそれに属するデータ処理システムや
装置バスに接続されるにもかかわらず、装置バス２２，
２３，２４及び２５の各々が本発明に依って信号を転送
するための標準の対応導体の組を含んでいるために生じ
るものである。

新しい駆動装置が開発されて、記録密度の高いテープや
ディスクの如きストレージ媒体が改良されたり或いは又
ストレージ媒体が新しいものにされたりした時には、駆
動装置自体を標準の信号の組に従かわせる事のみが必要
であって、新しい制御装置の開発は不要である。

新しい駆動装置はこれを接なぐデータ処理システムの型
式と無関係である。

第２図及び第３図には種々の型式のデータ処理システム
が示されている。

データ処理システムの性質は駆動装置自体に何ら影響を
与えない。

これらの２つのデータ処理システムは何ら本発明の部分
を形成するものではないが、これらが種々の型式のシス
テムであるという事は本発明が２次ストレージ機構を提
起するという融通性を強調するものである。

同様にデータ処理システムの特定例は本発明の詳細な説
明の理解を容易にする。

第２図には２つの別々のデータ路を含んだデータ処理シ
ステムが図示されている。

このシステムは入出力装置、処理装置、及びメモリ区分
とに分かれている。

メモリバス３０は第１中央処理装置（ＣＰＵ）３１を例
えばコアメモリ３２、コアメモリ３３並びに高速（ｆａ
ｓｔ）即ち非持久メモリ３４とを含んだメモリ区分に接
続している。

入出力バス３６は中央処理装置３１をテレタイプライタ
８７、カードリーダ４０及びペーパーテープパンチ装置
４１の如き幾つかの入出力装置に接続している。

メモリバス３０及び入出力バス３６は制御、アドレス及
びデータ信号を２つの方向で保持する。

各バスの信号は直列伝送とは区別される並列で転送され
る。

中央処理装置３１はメモリ区分と２次ストレージ機構と
の間のデータの転送を制御する事も出来る。

第２図に於いては、この２次ストレージ機構は装置バス
４６に依ってひな菊の花輪形態に制御装置４５に接続さ
れた駆動装置４２．４３及び４４を含んでいる。

本発明によれば、制御装置４５は該装置内の非同期駆動
装置制御路に依って処理さるべき制御情報を入出力バス
３６を介して受は取る。

制御装置４５内の同期データ路はメモリバス３０へ或い
は又図示した様に第２メモリバス４７ヘデータを転送す
る。

従って２次ストレージ機構とメモリ区分との間の転送は
入出力バス３６と中央処理装置３１とを最小限に使用す
るだけで出来る。

というのはデータが制御装置４５を介してメモリ区分へ
直接転送され得るからである。

第２図に示す様に、第２中央処理装置５０は入出力バス
５１を介して別の入出力装置５２に接続されている。

中央処理装置５０はバス５３を介してメモリ区分にも接
続されており、このバス５３は中央処理装置５０が、２
次ストレージ機構に依ってメモリ区分に供給されるデー
タを含んだ中央処理装置３１と共通に、メモリ装置３２
，３３及び３４を使用出来る様にする。

上記した様に、これは別々の入出力装置とメモリバスと
を持ったデータ処理システムの１例である。

作動中、中央処理装置３１は駆動装置４２にストアされ
た成るプログラムを必要とする事がある。

メモリ区分にすでに含まれている第２のプログラムは、
駆動装置４２の如き特定の駆動装置、駆動装置内のスタ
ート位置（例えばディスクメモリ装置内のトラック及び
セクタ番号）、及び公知技術に於いて知られているその
他の必要な情報とを識別するためにバス３６を介して制
御装置４５にコマンドを転送するのに必要な命令を含む
。

制御装置４５がこの様な命令を受は取ると、該制御装置
は駆動装置４２からのデータを検索しそしてそのデータ
をメモリバス４７に直接的に転送し、中央処理装置３１
もしくは中央処理装置５０に依ってストレージしたり次
々と使用したりする。

システムエレメントを相互接続するための共通バスを使
用したシステム内でもこれと同様の転送が生じる。

この様なシステムは第３図に示されており、中央処理装
置（ＣＰＵ）６０及び高速共通バス６１を含んでいる。

該バス６１はアドレス、データ及び制御導体を含んでい
る。

該バス６１は中央処理装置６０を入出力装置６２と、２
つの２次ストレージ機構と組合わされた制御装置６３及
び６４とに並列に接続している。

第３図のシステムはバス６１に接続された主メモリ装置
６５を含んでいる。

データ転送は、この主メモリ装置６５と、装置バス６８
及び６９に依ってラジアル形態に制御装置６３に接続さ
れた駆動装置者々６６及び６７のいずれかとの間、或い
は又主メモリ装置６５と、装置バス７１に依って制御装
置６４に１．駆動装置形態で接続された駆動装置７０と
の間でバス６１を介して行なわれる。

これらの転送は中央処理装置６０が割込みルーチンを行
なう必要なくバス６１を介して行なわれる。

制御装置６３は、バス６１と同一である別のバスγ２用
の別の接続を有している。

該バス７２は１１デユアル・ポー） Ｉ＋主メモリある
主メモリ６５の第２の部分に接続されている。

このバス７２は高速メモリ７３にも接続されており、該
メモリ７３は専用バス７４を介して中央処理装置６０に
接続されている。

このデータ処理システムでは、中央処理装置６０はバス
６１を介して制御装置６３にコマンドを転送する事が出
来る。

次いで制御装置６３は駆動装置６６の如き成る駆動装置
を準備し、装置バス６８の駆動装置制御路を介して制御
情報を転送する事に依って作動させる。

次いでデータは装置バス６８の同期データ路を通り、制
御装置６３を介し、そしてバス６１へ通過するか又はよ
り効果的な作動としてはバス７２を介してメモリ６５又
は７３へ直接通過するかのいずれかである。

入出力装置６２の様な別のところへ転送が行なわれる場
合には、データはバス６１を介して通過する。

第２図の装置バス４６及び第３図の装置バス７１の各々
を通る信号は同一のものである。

これは制御装置４５．６３及び６４が各々の装置バス接
続部に於いて同一の回路を有しているという事を意味す
る。

これらの制御装置間の相異点として必要な事は、データ
処理システムのバスへの接続の必要性だけである。

駆動装置が装置バスにのみ接続されており且つ全ての装
置バスが同一であるので、駆動装置回路はいかなる特定
システムとも無関係である。

もちろん別々のデータ処理システムは８ビット乃至３６
ビツト或いはそれ以上の範囲の別々の語長を有している
。

制御装置又は駆動装置の回路変形はこれらの別々の語長
に適応する様に行なう事が出来る。

この点については基本的な１８ビット語の使用を考慮す
れば充分である。

１８ビット語を使用した中央処理装置に対しては変形は
不要である。

その他のデータ処理システムに対して３６ビツト語を与
えるためには、制御装置は単に１８ビット語を対に接な
ぐ事を必要とするのみである。

データ処理システムの語長が駆動装置の語長のまさしく
倍数でない場合には別の構成を使用する事が出来る。

■、装置バス 制御装置と駆動装置との間の相互作用を理解するために
は、まず初めに装置バスに現われる特定信号とその各々
の実行する作用とを検討する事が有用である。

装置バスは信号の相称と共に第４図に示されており、こ
の記憶機構はワイヤ又はワイヤ群並びにこれらが送る信
号とを識別するものである。

各々の装置バスは同一の構造を有している。駆動装置制
御区分８０はデータセット８１、アドレスセット８２及
び制御セット８３に分かれた導体を含んでいる。

データセット８１内には、制御装置とその各々の駆動装
置のいずれかとの間に制御及び状態の情報を送るための
２方向性制御データ（ＣＤ）ワイヤ８４と２方向性制御
データパリテイ（ＣＰＡ）ワイヤ８５とがある。

２方向性ＣＰＡワイヤ８５はパリティビットを送る。

制御情報は駆動装置の動作を制御するコマンドを含んで
いる。

これらのコマンドの幾つかはデータ転送を開始し、そし
てＲＥＡＤ （読み取り）、’ＷＲＩＴＥ（書き込み）
及びＷＲＩＴＥ ＣＨＥＣＫ（書き込みチェック）のコ
マンドを含んでいる。

その他のコマンドは可動ヘッドディスク駆動装置のヘッ
ドの位置決め、磁気テープ駆動装置のテープの巻き取り
、又は駆動装置のレジスタのクリヤの如き制御動作を開
始する。

アドレスセット８２内には１駆動装置選択（ＤＳ）ワイ
ヤ８６とレジスタ選択（Ｔ（Ｓ）ワイヤ８７とがある。

このＤＳワイヤ８６は制御装置からＤＳ信号を送り、制
御又は状態情報を次に転送する駆動装置を選択するため
の情報を与える。

制御装置はＲ８信号も伝送する。

ＤＳ信号に依って識別された駆動装置内では、Ｒ８信号
が、転送に属するべき特定のレジスタを決定する。

制御セット８３は制御装置−駆動装置転送（ＣＴＯＤ）
ワイヤ９０を含んでいる。

制御装置がこのＣＴＯＤ信号（即ち論理１信号レベル）
を与える時には、これに続くデータセット８１を介して
の転送は制御装置から選択された駆動装置の選択された
レジスタへと行なわれる。

このＣ，ＴＯＤ信号が与えられないと（即ち論理赤信号
レベルであると）、転送は選択された駆動装置のレジス
タから制御装置へと行なわれる。

要求（ＤＥＭ）ワイヤ９１及び転送（ＴＲＡ）ワイヤ９
２は非同期タイミング信号を送る。

特に制御装置は制御情報の転送を開始するためにワイヤ
９１にＤＥＭ信号を出す。

選択された駆動装置は制御情報を受は取った事か、又は
状態情報を利用出来るという事かを示すためにＴＲＡ信
号を送る。

本発明に依れば、駆動装置はこれが制御装置及び中央処
理装置６０との成る相互作用を必要とする時には全１駆
動装置に対して共通である単１のＡＴＴＮワイヤ９４に
ＡＴＴＮ信号を送出する。

通常は制御装置はデータ処理システムに割り込む事に依
って応答する。

ワイヤ９５のＩＮＩＴ信号はストレージ機構のリセット
信号として働く。

このＩＮＩＴ信号を受は取ると、駆動装置は直ちにその
動作を終了し、全てのエラー状態をクリヤしそして制御
装置及びシステムを更に別の動作に利用出来る様になる
。

第４図に示した同期データ区分１００は制御装置と駆動
装置との間に高伝送速度でデータのブロックを送る。

これらのデータ・ブロックは、制御区分８０を介して生
じた開運転送で制御装置とその各々の駆動装置とに以前
に送られたＲＥＡＤ。

ＷＲＩＴＥ及びＷＲＩＴＥ−ＣＨＥＣＫコマンドに感じ
て送られる。

データ区分１００はブロック伝送を開始したり終わらせ
たりする制御信号のリンクとしても働く。

データセット１０１の２方向性溝通ワイヤはデータ自体
を送るデータワイヤ１０２とデータパリティ（ＤＰＡ）
ワイヤ１０３とを含んでいる。

制御セット１０４は５ＣＬＫワイヤ１０５及びＷＣＬＫ
ワイヤ１０６とを含んでいる。

駆動装置は記録媒体から導出されたタイミング信号を用
いて５ＣＬＫワイヤ１０５に５ＣＬＫ信号を発生し、デ
ータが制御装置へ移動する時にデータワイヤ１０２とＤ
ＰＡワイヤ１０３とからのデータの読み取りを同期させ
る。

データが駆動装置にストアさるべき時には、制御装置は
５ＣＬＫ信号を受は取りそしてＷＣＬＫ信号を駆動装置
に送り返す。

このＷＣＬＫ信号は駆動装置の記録媒体にデータを書き
込む事を制御する。

ＲＵＮ信号はデータ転送の開始と転送の全期間とを制御
し、このＲＵＮ信号はＲＵＮワイヤ１０７に現われる。

制御装置は、駆動装置制御区分８０を介して駆動装置に
以前に転送されたコマンドに基いてデータ転送を開始す
るためにこのＲＵＮ信号を発する。

その後、駆動装置の回路がこのＲＩＪＮ信号を用いて転
送を終了する時間を決定する。

駆動装置に依ってワイヤ１１０に伝送されるＥＢＬ信号
は“ブ冶ツク“の終りを合図する。

転送がこのＥＢＬ信号の終りに終了した場合にはＲＵＮ
信号は与えられない。

さもなくばその転送動作は次の＋１ブロツク１１を介し
て続く。

これに関連してＩ′ブロックＩ′という語は磁気テープ
メモリ装置に与えられている従来的な意味を持っており
、磁気ディスクメモリ装置に従来的に適用されている＋
１セクタ１１という語に等しい。

従ってこの説明に於いては、１１ブロツク１１は一般的
な意味で、成る１つの単位として送られるべきデータビ
ットの便宜的に大きさ定めされた群を指すのに用いる。

同期データ区分１００のワイヤ１１１はエクセプション
（異議（ＥＸＣ））信号を送るための２方向性ワイヤで
ある。

駆動装置がこのＥＸＣ信号を伝送する時には、伝送中に
成るエラーが生じたという事である。

この信号は転送中の最後のＥＢＬ信号が終わるまで与え
られたままである。

一方、制御装置からのＥＸＣ信号は、駆動装置が成るコ
マンドに感じて実行していたいかなる作用をも終了する
様にせしめる。

占有（ＯＣＣ）ワイヤ１１２もある。

成る駆動装置が同期データ区分１００を介してデータ転
送を行なう事を開始する時には、その駆動装置はＯＣＣ
信号を制御装置に伝送する。

この信号はこの制御装置に接続された駆動装置がデータ
の転送で使用中であるという事を明確に示す。

装置バスに現われる信号を理解すれば、制御装置の回路
を一般的に説明する事が出来る。

まず初め第５図の同期データ路について考えると、デー
タ区分１００（第４図参照）が制御装置の監視する全て
の駆動装置に接続されるので、成る制御装置に接続され
た成る１つの駆動装置のみが所与の時間にＲＥＡＤｌＷ
ＲＩＴＥ又はＷＲＩＴＥ−ＣＨＥＣＫのコマンドに応答
するという事は明らかである。

データ転送はシステムバス１２０と装置バス１２１との
間を通過する。

このシステムバスは第２図のメモリバス３０でもよく又
第３図のバス６１又は７２のいずれかでもよい。

第４図のワイヤを相称するのに用いられた参照番号は全
ての装置バスが同一であるので第５図乃至７図の対応ワ
イヤに適用される。

ＷＲＩＴＥコマンドに感じてのシステムバス１２０から
の入りデータ、又はＲＥＡＤやＷＲＩＴＥ−ＣＨＥＣＫ
コマンドに感じての装置バご、１２１のデータ区分１０
１からの入りデータは入力バッファ１２２に負荷されて
蓄積機構１２３へ転送される。

この蓄積機構１２３が一杯であると、第１番目に入れら
れるワードは出力バッファ１２４に負荷される。

一般的に１２６で相称されたデータ路制御回路は装置バ
ス１２１に転送して駆動装置に転送するか、又はシステ
ムバス１２０に転送シてデータ処理システムの指定され
た位置に転送するかのいずれかを行なう。

制御装置は、駆動装置からデータを受は取るか又は制御
装置へ転送さるべきデータをストアするかのメモリ位置
を識別するための適当なアドレス信号を発生するのに必
要な回路も含んでいる。

皿、駆動装置制御路 代表的な駆動装置制御路は第６図及び７図に示されてい
る。

第６図に示された制御装置は１１０−カッ−レジスタと
称する幾つかのレジスタを含んでいる。

これらのレジスタは次のものを含んでいる。

■、制御装置の作動状態情報を受は取ってストアし、且
つ又コマンドを受は取るための制御及び状態レジスタ１
３３及び１３４； ２、駆動装置制御路への接続部１２４（第５図参照）を
有し、診断及びその他の目的のシステム制御の下で内容
が検索される出カバソファ１２４； ３、転送さるべきワード数をストアし、転送される時の
各テープワードをカウントしそして転送が完了する際に
駆動装置を不能化するワードカウンタレジスタ１３６；
及び ４、システムバス１２０に接続された成る位置のアドレ
スをストアし、データを送受するバスアドレスレジスタ
１３７゜ 第７図は、説明のための代表的な駆動装置として固定ヘ
ッドディスクメモリ装置を図示したものである。

か＼る駆動装置は１ノモート１ルジスタと称する次の様
なレジスタを含んでいる。

■、制制御び状態レジスタ１３３（第６図参照）に類似
した制御レジスタ１４０にして、コマンド及び他の制御
情報をストアし、このレジスタ１４０と制御及び状態レ
ジスタ１３３とで１つのレジスタと考える事が出来、そ
の段が制御装置とこれに接続された各駆動装置との間で
配分される様な上記制御レジスタ１４０； ２、無エラー状態ビット及びサマリー（ｓ ｕｍｍ ａ
ｒｙ）エラービットをストアし、１つのビット位置が例
えば駆動装置がレディ状態にあるか否かを示す様な状態
レジスタ１４１； ３、エラー情報をストアするためのエラーレジスタ１４
２にして、他の駆動装置はか＼るレジスタを２つ以上含
んでもよい様な上記エラーレジスタ１４２； ４、診断及び保守動作に有用な情報をストアするための
保守レジスタ１４４； ５、アテンションサマリー（ａｔｔｅｎｔｉｏｎ ｓｕ
ｍ−ｍａｒｙ）レジスタ１４５の段にして、駆動装置が
ＡＴＴＮ信号を発生したか否かを示すその１つの段を各
駆動装置が有しており、このレジスタ１４５の個々の段
が駆動装置の各々の間に配分されていると考えられ得る
様な上記レジスタ１４５の段； ６、転送が開始される駆動装置のトラック及びセクタの
番号をストアするための所望のトラック及びセクタ・ア
ドレスレジスタ１４６； ７、駆動装置の性質に関する情報をストアするための駆
動装置型式レジスタ１４７；及び ８、ディスクの実際の回転位置に関する情報をストアす
るための予見レジスタ１４８゜ 固定ヘッド又はその他の型式の駆動装置に含まれるその
他のレジスタは次のものを含んでいる。

１、駆動装置のシリアルナンバーの１部又は全部を表示
するためのシリアルナンバーレジスタ；及び ２、 エラー補正コードを有し、ＥＣＣパターンバース
トの位置及びパターン目体をストアするための駆動装置
の・ＥＣＣ位置及びパターンレジスタ。

駆動ヘッド磁気ディスクメモリ装置は通常次のものを含
んでいる。

■、可動ヘッドディスクメモリ装置のヘッドの食い違い
量をストアし、ヘッダ情報又はエラー補正の回路の可能
化を制御するための情報をもストアするオフセットレジ
スタ； ２、到達さるべきシリンダ（ｃｙｌｉｎｄｅｒ ）アド
レスをストアするための所望のシリンダアドレスレジス
タ；及び ３、ディスクシリンダに関するディスク上の実際のヘッ
ド位置をストアするための現在のシリンダアドレスのレ
ジスタ。

これらのレジスタは駆動装置制御路の動作と関連してよ
り充分に説明する。

本発明によって構成された２次ストレージ機構の制御装
置及び駆動装置の動作は全て、制御装置（第６図）及び
駆動装置（第７図）内のこれらレジスタにストアされた
情報の制御の下で行なわれる。

例えば記録媒体とメモリ装置との間のデータ転送は中央
処理装置が幾つかの項目の情報をローカル及びリモート
レジスタに転送する事を必要とする。

転送に属するべき駆動装置の識別は制御及び状態レジス
タ１３４（第６図）に負荷される。

次いでこのレジスタ１３４はそれに対応する装置選択信
号を発生する。

バスアドレスレジスタ１３７は初期メモリアドレスを受
け、ワード・カウントレジスタ１３６は転送さるべきブ
ロックに於けるデータ・ワード数を決定する数（通常は
２の補数）を受は取る。

制御及び状態レジスタ１３４が駆動装置の情報を含むと
、その駆動装置（第７図）の特定リモートレジスタへ更
に別の転送が行なわれる。

トラック及びセクタアドレスはトラック及びセクタアド
レスレジスタ１４６に負荷される。

ディスクが可動ヘッドディスクである場合には、別の情
報がオフセット及び所望のシリンダレジスタに負荷され
る。

行なわれるべきファンクションに関するなお別の情報が
制御レジスタ１４０に負荷される。

明らかな様に、これらの転送の各々は装置バス１２１の
制御区分８０から駆動装置のレジスタへ情報を負荷する
ための動作を含んでいる。

従ってそれらの動作は°“書き込み“′動作と相称され
る。

成るレジスタの内容を検索して駆動装置及び制御装置の
状態を調べる（即ち′読み取り“１動作を行なう）事も
時には必要である。

例えば状態レジスタ１４１は駆動装置が使用中であるか
どうかを示すＤＲＹビット位置を含んでいる。

予見レジスタ１４８はディスクの実際の位置を決定する
ために読み取られる。

ローカルレジスタ又はリモートレジスタへ或イは又それ
から転送が行なわれるべき時には、アドレス信号及び転
送制御信号が第６図に示すシステムバス１２０に現われ
、この転送制御信号はその転送が読み取り動作か又は書
き込み動作かを含む事を示す１組の方向制御信号を含ん
でいる。

例えば米国特許第３，７１０，３２４号に開示された転
送制御信号はＣＯ及びＣＩ方向制御信号を含んでいる。

米国特許第３．３７６．５５４号に開示されたＣ０ＮＩ
及びＣ０Ｎ０信号も同じファンクションを行なう。

情報がレジスタに移動さるべき時には、情報は、特定シ
ステムの特性に基づき、アドレス及び転送制御信号がア
ドレス及び転送制御ラインに現われると同時に又はその
わずか後にシステムバスのデータラインに現われる。

制御装置（第６図）の受信器１５０はバッファ回路を含
みそしてアドレス信号及び方向制御信号をアドレス回路
１５１に通過させる。

各々のレジスタはアドレス信号で指定される専用のアド
レスを有しておりそしてアドレス回路１５１はこのアド
レス信号を用いて、アドレスが制御装置のレジスタのも
のであるか又は関連駆動装置のレジスタのものであるか
を示す。

従ってこれらの信号は、指定されたレジスタがローカル
レジスタであるか又はリモートレジスタであるかそして
アドレス回路１５１が対応ｒ、 ｏ ＣＡ■ｉ信号を発
生するか又はＲＥＭＯＴＥ信号を発生するかを絶対的に
示すものである。

アドレス回路１５１からのレジスタ選択信号（Ｒ８’）
はレジスタ選択デコーダ１５２及び装置バス制御回路１
６０へ通過する。

Ａ、ローカル転送 制御装置のレジスタが選択さるべきであるという事をア
ドレス信号が示す場合（即ちアドレス回路１５１がＬＯ
ＣＡＬ信号を発生する場合）には、デコーダ１５２はロ
ーカルレジスタと転送の方向とを選択する信号を次々に
発生する。

デコーダ１５２からの各１′導体１１は実際には２本の
ワイヤであり、そのうちの１方のワイヤは書き込み動作
に対応しそして他方のワイヤは読み取り動作に対応する
。

従ってデコーダ１５２は成るワードカウントがワードカ
ウンタレジスタ１３６にストアさるべき時には” ＷＣ
ｉ ｎ ”選択信号を発生する。

ワードカウンタレジスタ１３６の内容を読み取るために
は、デコーダは” ＷＣＯｕ ｔ ”選択信号を発生す
る。

バス１２０からの池の転送制御信号は、通常はアドレス
信号の発生に続く成る期間遅延されて、デコーダ１５２
を可能化して適当な選択信号を発生させ且つ又アドレス
タイミング回路１５５を可能化する。

これらの転送信号は第２図のシステムのＤＡＴＩ 、Ｄ
ＡＴＯ，Ｃ０ＮＩ又はＣ０Ｎ０信号であるか又は第３図
のシステムのＭＳＹＮ及び５ＳＹＮ信号かである。

アドレスタイミング回路１５５は、アドレス回路が到来
アドレスを有効化してＶＡＬＩＤ信号を発した場合に第
１同期信号に感じて、遅延されたＤＥＶＳ’ＥＬ信号を
発生する。

このＤＥＶＳＥＬ信号はタイミング回路１５６を付勢す
る。

このタイミング回路１５６はデコーダ１５２からの信号
が発生した後にＲＥＧＳＴＲパルスを送出し、そして書
き込み動作に於いては制御データワイヤ１５４の情報を
選択されたローカルレジスタに負荷する。

タイミング回路１５６はＤＥＶ ＳＥＬ信号を装置バス
制御回路１６０にも接続してシステムバス１２０に別の
転送制御信号を発生させ、転送が完了した事を示す（か
かる信号がシステム動作に必要である時に）。

ワードカウンタレジスタ１３６の内容を読み取るために
は、例えばアドレス及び転送制御信号がデコーダ１５２
にＷＣｏｕｔ選択信号を送出させる。

該信号はマルチプレクサ１６２への１人力であり、該マ
ルチプレクサはワードカウンタレジスタ１３６か又はバ
スアドレスレジスタ１３７かのいずれかの出力をＢＵＳ
ｌと相称された中間バスに選択的に接続する。

特にマルチプレクサ１６２は、バスアドレスレジスタ１
３７からの出力とテ゛コーダ１５２からのＢＡｏｕｔ信
号とを受は取るアントゲ−Ｎ ６３ ；並びにワードカ
ウンタレジスタ１３６の出力とデ゛コーダ１５２からの
ＷＣｏｕｔ信号とを受は取るアンドゲート１６４とを含
んでいる。

オアゲート１６５はアンドゲート１６３と１６４との選
択された信号をＢＵＳ Ｉバスに接続しそしてドライ
バ１６６を介してシステムバス１２０へ接続する。

マルチプレクサ１６２は単に略図的に示されている。

実際の回路では、アンドゲートがレジスタ１３７及び１
３６の各々の各ビット位置に組合わされている。

ＢＡｏｕｔ及びＷＣｏｕｔ信号は各レジスタに組合わさ
れたアンドゲートを全部可能化する。

第６図に示された駆動装置制御路はマルチプレクサ１７
０及び１７２をも含んでいる。

マルチプレクサ１７０は、出力バッファ１２４か又は受
信器１７１を介して装置バスから接続された駆動装置か
のいずれかの信号をデコーダ１５２からの０Ｂｏｕｔ又
はＣＤｏｕｔ信号に感じてＢＵＳ Ｉ／＜スに選択的
に接続する。

デコーダ１５２からのＣ８−１ｏｕｔ及びＣＳ ２ｏｕ
を信号は、マルチプレクサ１７２がレジスタ１３３か
又はレジスタ１３４かのいずれかの出力を選択してＢＵ
Ｓ Ｉバスに接続する様にマルチプレクサ１７２を制
御する。

ローカルレジスタからの制御情報を読み取る一方、装置
バス制御回路１６０は、システムが必要とするならば、
転送が完了した事を示す別の同期制御信号を送出しても
よい。

ＲＥＧ ＳＴＲ信号が終りそして任意の同期制御信号
が現われると、制御装置及びシステムは転送を完了する
（即ち選択されたローカルレジスタは読み取られた事に
なる）。

情報をローカルレジスタに負荷する段階も同様である。

この場合アドレス回路１５１からの方向制御信号は書き
込み動作を示す。

従ってマルチプレクサではなく選択されたレジスタの入
力導体がデコーダ１５２に依って付勢される。

新しい情報がワードカウンタレジスタ１３６にストアさ
るべき時には、デコーダ１５２はＷ Ｃｉ ｎ信号を発
生する。

ストアさるべき情報は、第４図の制御データワイヤ８４
と等価なバス１５４に現われる。

ＲＥＧＳＴＲ信号とＷ Ｃｉ ｎ信号との一致はワード
カウンタレジスタ１３６を負荷する。

通常は、デコーダ１５２からの選択信号とタイミング回
路１５６からのＲＥＧ ＳＴＲ信号とは各々のレジス
タの入力ゲート回路に直接印加される。

しかしながら第６図にはゲート回路１７３が示されてい
てその出力はレジスタ１３６と駆動装置ワードカウンタ
レジスタ１７４とに印加される。

該レジスタ１７４は制御装置と駆動装置との間に転送さ
れるワード数をストアする。

第６図に示す様に、このレジスタはＢＵＳ、Ｉバスには
接続されておらず、従ってその内容は読み取る事が出来
ない。

従ってローカルレジスタへの又はローカルレジスタから
の制御情報の転送は、２つの説明されたシステムの入出
力バスか又は共通バスかに接続された別の装置の同様の
レジスタへの又はそれからの同様の情報の転送と同じシ
ーケンスを用いる。

転送がリモートレジスタを含む場合には、制御装置は適
当なリモートレジスタを含む様に制御情報を径路指定し
なければならない。

制御情報は制御装置をも通過するが、この制御装置は更
に、指定されたレジスタとの各転送を制御しなければな
らない。

Ｂ、リモート転送 システムバス１２０上のアドレスが駆動装置のレジスタ
を指定する場合には、アドレス回路１５１はＲＥＭＯＴ
Ｅ信号を発生し、該信号は装置バス制御回路１６０に印
加される。

この信号に感じて装置バス制御回路１６０はＲ８’信号
がアドレス回路１５１から出力ドライバ１６１へと通過
出来る様にする。

制御及び状態レジスタ１３４からのＵＮＩＴ ５ＥＬ
ＣＴ信号と方向制御信号も又このドライバ１６１の入力
である。

ＶＡＬＩＤ信号の付随した有効アドレスとシステムバス
１２０からの転送同期信号との発生は、前記した様にＤ
ＥＶ ＳＥＬ信号とＲＥＧ ＳＴＲ信号とを生じる。

このＤＥＶ ＳＥＬ信号は、装置バスのドライバ１６
１に対する出力がＲ８’信号、ＵＮＩＴ ５ＥＬＥＣ
Ｔ信号及び方向制御信号を各々Ｒ８信号、ＤＳ信号及び
Ｃ，Ｔ Ｏｎ信号として装置バス１２１の制御セット８
３のワイヤに接続出来る様にする。

更に、ＲＥＧＳＴＲ信号は制御回路１６０にＤＥＭＡＮ
Ｄ信号を発生させ、該信号は可能化された出力ドライバ
１６１をＤＥＭ信号として通過する。

さて第７図を参照すれば、各駆動装置の１駆動装置選択
デコーダ１７５は到来するＤＳ信号を駆動装置選択スイ
ッチ１７６からの信号と比較してこのＤＳ信号がこの特
定の駆動装置を識別しているかどうかを決定する。

もし識別していれば、デコーダ１７５は導体１７７に可
能化信号を発生してレジスタ選択デコーダ１８０と制御
区分タイミング装置１８１とを作動化する。

このレジスタ選択デコーダ１８０はＲ８信号を受けそし
てそれに感じて信号を発生し、該信号は駆動装置内の選
択きれたレジスタ例えはレジスタ１４０，１４１゜１４
２．１４４，１４５，１４６，１４７又は１４８に接続
される。

これらの選択信号はタイミング装置１８１からの次々の
タイミング信号を可能化して転送を行なう。

タイミング装置１８１はバス１２１からＤＥＭ及びＣＴ
ＯＤ信号をも受は取り、そして駆動装置が制御情報をデ
ータセット８１に移動させるか又はデータセット８１の
データがストアされるかした時にＴＲＡ信号をバス１２
１に転送する。

再び第６図を参照すれば、装置バス制御回路１６０は上
記ＴＲＡ信号を受は取って、レジスタ選択デコーダ１５
２からのＣＤｏｕｔ信号に感じて受信器１７１を介して
データを通過させるか又はそのデコーダがＣＤ１ｎ信号
を発していた場合にはドライバ１８２を不能化するかの
いずれかである。

更に、この制御回路１６０は前記で説明した任意の同期
信号を発生しで、システムと制御装置との間の転送を制
御する事が出来る。

従って、デ：Ｉ−ダ１５２は各々のリモートレジスタ転
送の間にＣＤ１ｎ又はＣＤｏｕｔ信号を発生する。

これらのリモートレジスタ転送は第６図の制御装置と第
７図のレジスタとの間の信号転送に関して読み取り及び
書き込み動作を詳細に説明する事に依ってより理解され
るであろう。

（１）読み取り動作 第８図はリモートレジスタの制御情報を読み取るのに必
要な段階のフローチャートを示しそして第９図はその信
号のタイミングを示すものである。

段階２００並びに第９Ａ、９Ｂ図は、時刻ｔ１に於いて
第６図に示した出力ドライバ１６１から装置バス１２１
へ適当な値のＤＳ。

Ｒ８及びＣＴＯＤ信号を送出する過程を示す。

制御装置に接続されたいずれかの駆動装置との以前の転
送でＴＲＡ信号が送出された場合には、制御装置は段階
２０１で示された様にそれが終了するまで待たされる。

この期間の終了に於いては、段階２０２及び第９Ｄ図は
装置バス制御回路１６０と出力ドライバ１６１とがＤＥ
Ｍ信号を時刻ｔ２に於いて装置ノ々スに接続する事を示
す。

さて第６．７．８及び９図に参照すれば、制御装置から
のＤＳ、Ｒ８１及びＣＴＯＤワイヤ上の信号は時刻ｔ３
に於いて駆動装置に到着しく第９Ｆ図参照）、ｔｌ乃至
ｔ３の期間はバス信号の伝搬遅延を示す。

時刻ｔ２からの同様の遅延の後、ＤＥＭ信号は時刻ｔ４
に於いて駆動装置で受は取られ（第９Ｈ図参照）、制御
区分タイミング装置１８１に段階２０３で示された様に
ＣＴＯＤ信号を負荷（即ちスｌ−ローグ）せしめる。

駆動装置選択デコーダ１７５はその駆動装置が選択され
た駆動装置であるかどうかをすでに決定している。

ＤＳ信号がそめ駆動装置を示さない場合には（段階２０
４参照）、段階２０５で駆動装置はＲＳビットがアテン
ションサマリーレジスタ（０４レジスタ）を示している
かどうかを決定する。

アテンションサマリーシステム以外のレジスタが示され
たがＤＳビットが駆動装置を選択しないならば、その駆
動装置に於いては段階はそれ以上進まない。

アテンションサマリーレジスタがアドレスされた場合に
は、後述する様にＡＴＡ信号が送出される（段階２０６
参照）。

ＤＳ信号が第７図の１駆動装置を識別するとすれば、制
御区分タイミング装置１８１は段階２０７及び第９Ｇ図
に示した様に時刻ｔ５に於いて選択されたレジスタから
の情報をバス１２１の制御データラインに負荷する。

同時に制御バスパリティ回路１８３はＣＰＡワイヤ８５
に負荷されるパリティビットを発生し、装置１８１は第
９１図に示す様に時刻ｔ５に於いてＴＲＡ信号を伝送す
る。

制御装置が第９Ｃ及び９Ｂ図に示した様に時刻ｔ６に於
いて制御情報及びＴＲＡ信号を受は取ると、装置バス制
御回路１６０は直ちにＤＳ。

Ｒ８及びＣＴＯＩ）信号を不能化する（第９Ａ及び９Ｂ
図並びに段階２１０参照）。

短期間遅延の後、装置バス制御回路１６０は時刻ｔ７に
於いて受信器１７１を開放して、装置バス１２１からの
制御情報及びパリティ信号をマルチプレクサ１７０及び
ドライバ１６６を介してシステムバス１２０に負荷する
（段階２１１参照）。

システムが制御情報を受は取ると、制御回路１６０はＤ
ＥＭ信号を終わらせ（第９Ｄ図及び段階２１４参照）、
７駆動装置はＤＥＭ信号のこの遷移（第９Ｈ図参照）を
感知して、ＴＲＡ信号（第９１図及び段階２１５）、制
御データ及びパリティ信号を終わらせる。

制御装置が時刻ｔｉｏに於いてＴＲＡ信号の終了を感知
すると（第９Ｅ図参照）、転送は完了する（段階２１６
参照）。

明かな様に、第６図の受信器１７１に於ける制御情報は
時刻ｔ６乃至時刻ｔｌｏで有効化される（第９Ｃ図参照
）。

従ってＴＲＡ信号はシステムバス１２０と装置バス１２
１とに於ける動作を同期するのに用いる事が出来る。

第８図を参照すれば、制御装置が段階２０２でＤＥＭ信
号を放出したとすれば、該制御装置は応答期間を調時し
始める。

これは段階２１７及び２２０で示されている。

所定の期間が終了する前に駆動装置がＴＲＡ信号を送出
した場合には、期間調時動作は段階２１７で終わる。

ＴＲＡ信号を送出しなければ、制御装置はこの期間の終
わりに、アテンションサマリーレジスタ１４５から読み
取られているかどうかを決定する（段階２２１参照）。

読み取られていなければ、駆動装置はどれも応答せずそ
して存在していない駆動装置が指定されたことになる。

従って段階２１１は段階２２２へ分枝し、制御装置は制
御及び状態レジスタ１３４（第６図）の後述するＮＥＤ
ビット位置をセットする。

アテンションサマリーレジスタ１４５がアドレスされた
場合には段階２２１は段階２２３へ分枝し、データセッ
ト８１の情報は段階２１４でＤＥＭ信号が終了する前に
全て送出される。

駆動装置から情報を転送中に（段階２１１参照）パリテ
ィエラーが段階２１２で発見された場合には、段階２１
３は状態及び制御レジスタ１３３のＭＣＰＥビット位置
をセットせしめる。

（２）書き込み動作 第１０図は制御情報をリモートレジスタに書き込むため
のフローチャートを示し、第１１図はそれに対応するタ
イミング図である。

制御装置が制御情報を書き込むためのコマンドを受は取
った時には（段階２２５）、この制御装置はＤＳ 、Ｒ
８及びＣＴＯＤ信号を制御情報ラインにそしてパリティ
信号を制御区分８０の適当なワイヤに転送する。

これは段階２２６に於いて生じ、第１１Ａ、１１Ｂ、及
び１１Ｃ図に示された時刻ｔ１に相当する。

制御情報は、前記した様にＤＥＶ ’ＳＥＬ信号に感じ
る装置バス制御回路１６０からのゲート信号の制御の下
で、第６図に示されたドライバ１８２を通過する。

制御信号は出力ドライバ１６１を通過する。

制御装置に接続されたいずれかの駆動装置との以前の転
送に依るＴＲＡ信号がなお送出されている場合には、制
御装置は段階２２７で示され且つ又読み取り動作に関し
て説明した様にその信号が終了するまで待たされる。

時刻ｔ２に於いては、制御装置は段階２２８で示す様に
ＤＥＭ信号を装置バス１２１に伝送し、これは第１１１
）図に示されている。

段階２３０、２３１ 。２３２、及び２３３は第８図の
段階２０３゜２０４．２０５及び２０６と類似している
。

データセット８１の制御情報は時刻ｔ３に於いて駆動装
置に到着しく第１１Ｆ図参照）、ＤＥＭ信号は時刻ｔ４
に到着する（第１１Ｇ図参照）。

これらの信号に感じて、駆動装置の制御区分タイミング
装置１８１（第７図）は段階２３４及び第１１Ｈ図の時
刻ｔ５に於いて制御情報を指定されたレジスタにそして
ＣＰＡ信号をパリティ回路１８３に負荷する。

段階２４０及び２４１に於いては、パリティ回路１８３
はエラーが存在してエラーレジスタ１４２のＰＡＲビッ
ト位置をセットする場合にはパリティエラー信号を与え
る。

時刻ｔ５に於いては、駆動装置はＴＲＡ信号をも送出し
く第１１Ｈ図参照）、該信号は時刻ｔ６に於いて制御装
置に到着する（第１１Ｅ図参照）。

これに感じて装置バス制御回路１６０はドライバ１８２
及び出力ドライバ１６１をターンオフし、第１１Ａ、１
１Ｂ、Ｉ ＩＣ図に示す様に時刻ｔ６に於いて装置バス
上の制御装置からのＤ’ＥＭ信号を含む（第１１Ｄ図）
全ての信号を終了させる事に依って制御装置と駆動装置
とを事実上切り離す。

時刻ｔ７に於いては、第１１Ｆ図は、制御装置即ちデー
タセット８１からの制御情報及びパリティ信号がＤＥＭ
信号と同様に駆動装置で終わるという事を示している。

従って時刻ｔ７に於いては駆動装置はＴＲＡ信号を終ら
せ（第１１Ｈ図）そして制御装置は時刻ｔ８に於いてこ
のＴＲＡ信号終了を感知する（第１１Ｅ図）。

これが書き込み動作を完了し、そして別のサイクルを開
始させる。

さて第１０図を参照すれば、制御装置が段階２２８でＤ
ＥＭ信号を送出した後、制御装置は読み取り動作と同様
に応答期間の調時に開始する。

段階２４４，２４５，２４６及び２４７は第８図の段階
２１７，２２０，２２１及び２２２と同様である。

アテンションサマリーレジスタ１４５が負荷される場合
には、後述する時間切れ期間の終わるまで情報は制御デ
ータワイヤに保たれる。

次いで制御装置は、段階２４２で制御情報を除去して段
階２４３で動作を完了する事に依って書き込み動作を終
了する。

Ｃ，ローカル及びリモートレジスタ 制御装置のローカルレジスタ及び駆動装置のリモートレ
ジスタは制御又は状態の情報をストアする。

ワードカウンタレジスタ１３６の如き成るレジスタはワ
ードカウンタの如き情報の成る項目を含んでいるので、
全てのビット位置即ち段は相互に関係している。

その池のレジスタは１つ以上のレジスタ群に種々の情報
をストアする。

例えば、制御及び状態レジスタ１３３は特別の状態を示
す成る段と、転送に関するエラーが生じた事を示す別の
段とを有している。

全ての段が相互に関係している様なレジスタは、データ
が該レジスタからシステムに依って検索され得る様にの
み構成される（即ち読み取りのみのレジスタ）か、又は
データがシステムに依って上記レジスタで変更されたり
検索されたりされ得る様に構成される（即ち読み取り／
書き込みレジスタ）かのいずれかである。

前者の種類のレジスタは第１２図及び１３図のレジスタ
の説明項の右側にある十文字記号に依って示されている
。

独立した段を含むレジスタに於いては、各々の段はその
ゲータが検索されるのみである（即ち読み取りのみの段
）か又は検索されたり変更されたりする（即ち読み取り
／書き込み段）かのいずれかに構成される。

段の上にある十文字記号はその段が読み取りのみの段で
ある事を示す。

ローカル及びリモートレジスタの以下の説明に於いて行
なわれるビット位置即ち段の特定の指定は、ただ単に説
明の目的としてのものである。

その池の指定を行なう事も出来る。

更に、成る定められた段及び鼓膜の示す情報は除去され
てもよくそして別の情報を示す別の段は交換されたり、
加えられたりしてもよい。

（１）制御及び状態レジスタ１３３ 制御及び状態レジスタ１３３は多段即ち多ビツト位置レ
ジヌクである。

成る段は制御装置内に置かれそして池の段は各駆動装置
内に置かれる。

制御装置の段が第１２図に示されている。かかる段の１
つはＳＣ段であり、鼓膜は（１）転送に関するエラーが
生じた（即ちＴＲＥビット装置がセットされた）事、（
２）前記した様なリモートレジスタの読み取り動作中に
パリティエラーが検出されたためにＭＣＰＥビット位置
がセットされた事、又は（３）制御装置に接続された成
る駆動装置が制御セット８３（第４図）のワイヤ９４に
ＡＴＴＮ信号を発生した事を示す様にセットされる。

制御装置は、制御セット８３のワイヤ９５のシステムリ
セット（ＩＮＩＴ）信号か、制御及び状態レジスタ１３
４のＣＬＲビット位置をセットする制御装置クリヤ信号
か、又は駆動装置にＡＴＴＮ信号を送出させる状態の補
正かに感じてこのＳＣビット位置をリセットする。

この段は制御装置自体に配置される。ＴＨＥ段はレジス
タ１３３の読み取り／書き込み段である。

このＴＨＥ段は、制御及び状態レジスタ１３４の成る段
に依って合図される転送に関するエラーの発生か、又は
制御セット１０４のワイヤ１１０及び１１１上のＥＸＣ
信号とＥＢＬ信号との同時印加かに感じてセットされる
。

このＴＲＥ段は前記で説明したＩＮＩＴ信号及びＣＬＲ
信号に依ってリセットする事が出来る。

更にシステムはローカルレジスタの書き込み動作に依っ
てこのＴＲＥビット位置をクリヤする事が出来る。

前記で示された様に、制御装置はデータセット８１（第
４図）のワイヤ８５上のパリティ信号をチェックする。

パリティエラーが検出されると、ＭＣＰＥビット位置が
セットされる。

このＭＣＰ Ｅ’段は読み取りのみの段である。

ＩＮＩＴ及びＣＬＲ信号は共にこの段をクリヤせしめる
。

ローカルレジスタの書き込み動作も又この段をクリヤす
る。

ＰＳＥＬビット位置は同期データ路が２つのシステムバ
スのいずれかに選択的に接続され得る時に用いられる。

このビット位置は、選択されたシステムバスが制御デー
タ路に接続されたバスでもある場合にクリヤされる。

この段がセットされると、データは池のシステムバスに
径路指定される。

ＩＮＩＴ又はＣＬＲ信号か、ローカルレジスタ書き込み
動作かのいずれかがこの段をクリヤして、制御データ路
に接続されたシステムバスの間の接続をもとに戻す。

第１２図に示された制御及び状態レジスタ１３３は読み
取り／書き込み段であるＡ１７及Ａ１６ビツト位置を含
んでいる。

これらのビット位置は、アドレスが位置を専用的に識別
するのに充分でない場合にバスアドレスレジスタ１３７
の内容を増補する事が出来る。

ＩＮＩＴ又はＣＬＲ信号か、ローカルレジスタ書き込み
動作かのいずれかがこれらの２つのビット位置をクリヤ
する事が出来る。

ＲＤＹビット位置は制御装置の同期データ路の状態を示
し、そして読み取り／書き込みレジスタ段から成る。

このＲＤＹビット位置は、パワーが印加された時であっ
て同期データ路を介しての各転送動作が完了した時にセ
ットされる。

ＧＯビットがセットされた状態でレジスタ１３３にデー
タ転送ファンクションが受は取られると、ＲＤＹ段はリ
セットされる。

ＩＥビット位置はローカルレジスタの書き込み動作に依
ってセットされて、制御装置を、ＲＤＹ又はＡＴＴＮ信
号の印加に感じて、システムバス１２０に接続されたシ
ステムに割り込ませる事が出来る。

このビット位置は、色々なエラー状態や動作の終了に感
じて池の制御装置回路に割り込み信号を発生させる事が
出来る。

このビット位置はシステム割り込み回路が割り込みを認
めたり又はＩＮＩＴやＣＬＲ信号に感じたりする時にリ
セットされる。

ローカルレジスタの書き込み動作がこの段をリセットす
る場合には、制御装置はシステムに割り込む事が出来ず
、保留されている割り込みはいずれも取り消される。

幾つかのＦＵＮＣＴＩＯＮ信号は駆動装置が実行すべき
特定の動作を示すものである。

これらの信号はその対応レジスタ段が駆動装置内に配置
されていても制御装置に依って受は取られる。

これらの信号はデータ転送に含まれる色々なファンクシ
ョンを定める。

レジスタ段はＩＮＩＴ又はＣＬＲ信号に依ってクリヤさ
れる。

ＦＵＮＣＴＩＯＮビットに依って定められたＤＲＩＶＥ
ＣＬＥＡＲ動作は段をクリヤせしめる。

代表的なＦＵＮＣＴＩＯＮ信号は、前記した様なＲＥＡ
Ｄ。

ＷＲＩＴＥ及びＷＲＩＴＥ−ＣＨＥＣＫ動作か又はデー
タ転送を行なわずに駆動装置の特定領域を探捜する５Ｅ
ＡＲＣＨ動作かを生じる。

レジスタ１３３のＧＯビット位置がセットさると、駆動
装置はＦＵＮＣＴＩＯＮビットに依って識別された動作
を行なう。

ＩＮＩＴ信号はこのＧＯビットをクリヤしそしてコマン
ドに感じてのいかなる動作をも不能にする。

ＧＯビットは同期データ路を介しての動作が完了した時
にはクリヤされる。

ＧＯビットのセツティングは以下で説明する様に種々の
エラー状態ビット位置をリセットする事が出来る。

（２）制御及び状態レジスタ１３４ 制御及び状態レジスタ１３４の段は全て制御装置内に配
置される。

個々のレジスタ段は制御装置の動作及び状態、特に、存
在するかもしれないエラー状態を反映する。

ＤＬＴビット位置はかかる段の１例であって、該ビット
位置は制御装置が書き込み又は読み取り動作中に同期デ
ータ路を介して適正な時間にデータワードを各各供給又
は受は入れ出来ない時にセットされる。

２ポ一ト動作に於いては、システム１３３のＰＳＥＬ段
がセットされると、第２のシステムバスに於けるＩＮ、
ＩＴ倍信号該第２バス上で転送が次いで生じるならばＤ
ＬＴ段をセットする。

ＤＬＴ段がセットされる時にはレジスタ１３３のＴＲＥ
段がセットされる。

ＷＣＥビット位置は、ＷＲＩＴＥ−ＣＨＥＣＫ動作中で
あって、駆動装置からの記録されるデータがシステムの
メモリ位置の対応ワードと整合し゛ない時にセットされ
る。

この段はレジスタ１３３のＴＲＥ段をセットする。

ＵＰＥビット位置は、同期データ路を通るＷＲＩＴＥ又
はＷＲＩＴＥ−ＣＨＥＣＫコマンドに感じてのデータ転
送中であって、システムバス１２０上でパリティエラー
が検出された時にセットされる。

ＴＲＥはかかるパリティエラーに感じてもセットされる
。

ＮＥＤビット位置は不存在な駆動装置を示し、そして第
８図及び１０図を参照して説明したように制御装置に依
ってセットされる。

このビツト位置もＴＩ（Ｅ段をセットせしめる。

制御位置に依って指定されたシステム位置が存在しない
場合には、制御装置は不完全な転送動作を感知し、それ
によってＮＥＭビット位置及びＴＨＥ段をセットする。

システムがＲＥＡＤ、ＷＲ，ＩＴＥ又はＷＲＩＴＥ−Ｃ
ＨＥＣＫコマンドを送出し然して制御装置がすでに別の
転送に属している時には、制御装置はレジスタ１３４の
ＰＧＥビット位置をセットする。

これはＴＲＥ段をセットせしめる。駆動装置の所定の時
間内にデータ転送コマンドに応答しない時には、制御装
置はＭＦＸ及びＴＲＥビット位置をセットする。

ＭＰＥ及びＴＲＥビット位置は、ＲＥＡＤ又はＷＲＩＴ
Ｅ−ＣＨＥＣＫコマンドに感じての装置バスを介しての
転送中に制御装置がパリティエラーを検出する場合にセ
ットされる。

レジスタ１３４の前記の全ての段は４つの手順のうちの
いずれか１つに依ってクリヤすることが出来る。

第１に、システムセット信号がこれるの段をクリヤする
。

第２にシステムがクリヤコマンドを出して後述する様に
ＣＬＲビット位置をセットすることができる。

第３にシステムが、データ転送動作を示すＦＵＮＣ’Ｉ
’ＩＯＮビットの組合せをレジスタ１３３に負荷してＧ
Ｏビット位置をセットすることが出来る。

最後に、成るワードがレジスタ１３３に負荷されてＴＲ
Ｅビット位置をクリヤすることが出来る。

更に、ＵＰＥ及びＭＸＦビット位置はローカルレジスタ
書き込み動作を導入することに依って直接クリヤするこ
とが出来る。

レジスタ１３４のＯＲ，及びＩＲビット位置は診断動作
に用いられ、同期データ路の各々出力バッファレジスタ
１２４又は入カバツファレジスク１２２が空である場合
にセットされる。

システムリセット信号、ＣＬＲビットをセットするロー
カルレジスタ書き込み動作、又は各バッファの情報を読
み取るための動作のいずれかがＯＲ段をクリヤするか又
はＩＲ段をセットする。

データ路を介しての転送中に偶数パリティコード化か又
は奇数パリティコード化かのいずれかを使用することが
望ましいことがしばしばある。

制御及び状態レジスタ１３４のＦＡＴビット位置は偶数
パリティコード化及びデコードを生じる様にセットされ
、そして奇数パリティ動作を生じるようにリセットされ
る。

ローカルレジスタ書き込み動作がこの段の状態を変更す
る。

通常、バスアドレスレジスタ１３７は各転送中に増加即
ち変更されてシステム位置を次々に識別する。

レジスタ１３４のＢＡＩ段はローカルレジスタの書き込
み動作中に制御装置がデータ転送に含まれないならばセ
ットされて増加ステップを禁止することが出来る。

この状態はＲＤＹ段がセットされる時に示される。

システムリセット信号か又はＣＬ Ｒ信号かのいずれか
がこのＢＡＩ段をクリヤすることが出来る。

ＵＯ２乃至ＵＱＯビット位置はローカルシステムの書き
込み動作中に情報を受は取る。

これらの段はシステムリセット信号か又はＣＬＲ信号か
に感じてクリヤされる。

転送が開始されると、これらの段は転送を妨害すること
なく変更され得る。

（３）ワードカウンクレジスク１３６ ワードカウンタレジスタ１３６は最初に、初期ワードカ
ウント即ちデータ転送に含まれるべきワード数をストア
する。

ストアされた数は通常は実際のワードカウントの２の補
数であり、カウンタであるところのこのレジスタは制御
装置とシステムとの間の同期データ路を通るワードの各
転送中に増加される。

このレジスタ１３６がＺＥＲＯ（雰）に達すると（即ち
このレジスタがオーバーフローしてＣＡ、ＲＲＹ（桁上
げ）を与えると）、要求された転送は終了する。

このレジスタ１３６はローカルレジスタ書き込み動作に
依り該レジスタ１３６にＺＥＲＯ値を転送することによ
ってのみクリヤすることが出来る。

（４）バスアドレスレジスタ１３７ データが検索されたり又は同期データ路を介してデータ
が送り込まれたりするようにシステム内の位置はこのバ
スアドレスレジスタ１３７に依って識別される。

レジスタ１３３のＡ１６及びＡ１７ビツト位置上記した
ようにこの情報を増加する。

このレジスタ１３７は、転送動作に含まれる次々のワー
ドに対応する次々の位置を識別するために、各々のデー
タワード転送に感じて増加されるカウンタである。

システムリセット信号か又はＣＬＲ信号かのいずれかが
このレジスタ１３７をクリヤする。

（５）データレジスタ１３５ 物理的レジスタがないとしても、データレジスタ１３５
は主として診断目的のためにアドレスされる。

第１２図にはこのレジスタが示されているが物理的なレ
ジスタは存在しない。

特に、このデータレジスタがローカルレジスフ書き込み
動作中にアドレスされ、そしてＩＲ倍信号蓄積機構１２
３がいっばいでないことを示す場合には、制御データワ
イヤ８４上の情報は入力バッファ１２２（第６図参照）
に負荷される。

この状態は０Ｂｉｎ信号に依って示される。

一方０Ｂｏｕｔ信号は、データレジスタ１３５がローカ
ルレジスタ読み取り動作中にアドレスされそしてＯＲ信
号がデータの存在を示す場合に発生される。

この０Ｂｏｕｔ信号は出力バッファ１２４の情報をシス
テムバス１２０に負荷せしめる。

（６）制御レジスタ１４０ さて略図形態で駆動装置の代表的なレジスタの編制を含
んでいる第１３図を参照すれば、制御及び状態レジスタ
１４０は制御及び状態レジスタ１３３に関して前記で説
明したＦＵＮＣＴ−ＩＯＮ及びＧＯビットをストアする
。

レジスタ１３３が負荷されると、制御装置はリモートレ
ジスタ書き込み動作を生じてＦＵＮＣＴＩＯＮ及びＧＯ
ビットを指定された駆動装置の対応段に負荷する。

ＤＶＡ段は、駆動装置が動作出来る時にセットされ、そ
して鼓膜は読み取りのみの位置である。

（力 状態レジスタ１４１ 状態レジスタ１４１は駆動装置の状態を含んでいる。

このレジスタ１４１のいかなるビット位置の内容も１駆
動装置内の監視回路のみに従属するだけである。

このレジスタは制御装置に依って負荷する事は出来ない
。

このレジスタ１４１内に於いては、ＡＴＡへット位置と
ＥＲＲビット位置とが関連している。

ＥＲＲビット位置はエラーレジスタ１４２のいずれかの
段がセットされた時にセットされる。

このＥＲＲビット位置のセットは次いで駆動装置のＡＴ
Ａビット位置をセットするが、このＡＴＡビット位置は
５ＥＡＲＣＨコマンドに感じる動作が完了した時にもセ
ットされる。

システムリセット信号か又はＣＬＲ信号かのいずれかが
ＡＴＡ及びＥＲＲ段をクリヤする。

後述する様にアテンションサマリーレジスタ１４５の対
応位置をクリヤしたり、又はローカルレジスフ書き込み
動作を用いて、ＧＯビット位置をセットする様な新しい
コマンドを駆動装置に転送したりする事に依ってもこの
ＡＴＡ段をクリヤする事が出来る。

これらの２つの方法はエラーインジケータ自体はクリヤ
しない。

５ＥＡＲＣＨコマンドに感じる動作が進行中の時には、
ＰＨ１段がセットされる。

シーク動作は、明かな様に、可動ヘッドディスクメモリ
又はこれと等価な装置に対してのみ適用出来る。

動作が完了するとこの段はクリヤされる。

更にレジスタ１４１を参照すれば、ＭＯＬ及びＤＲＹ段
は駆動装置が動作状態にある場合にセットされる。

即ち、ＭＯＬ段は駆動装置のパワーがオンであってディ
スクやドラムの如き連続運動媒体の場合には該媒体がそ
の速度に達した時にセットされる。

ＤＲＹ段は１駆動装置がコマンドを受は入れる事は出来
るが動作状態にはない事を示すためにセットされる。

このＤＲＹビット位置はＧＯビット位置がセットされる
様なデータ転送コマンドに感じてクリヤされる。

ＭＯＬ段のいかなる状態変化も駆動装置のＡＴＡ段をセ
ットさせる。

ＷＲＬ段は、所望のトラック／セククレジスク１４６の
アドレスが、書き込み動作に対して保護されるトラック
を識別する時にセットされる。

さもなくばこの致はクリヤされる。ＬＢＴビット位置は
、駆動装置の最も高いセクタ（即ち１′最終＋＋セクタ
）へ又はそれからのデークセッＮ０Ｉ（第４図）を介し
ての転送に応答してセットされる。

この段はシステムリセット信号又はＣＬＲ信号か、レジ
スタ１４６への新アドレスの転送か、又は駆動装置のク
リヤかのいずれかに依ってクリヤする事が出来る。

（８）エラーレジスタ１４２ さてエラーレジスタ１４２を参照すれば、ＤＣＫビット
位置は、駆動装置内の回路がＲＥＡＤ又はＷＲＩＴＥ−
ＣＨＥＣＫ コマンドに感じこのデータセット１０１を
介しての読み取り動作中にエラーを検出した時にセット
される。

駆動装置の電源電圧が保安レベル以下に下がつた場合に
はＵＮＳ段がセットされ、鼓膜は電源電圧が最小の保安
レベルより上である場合にのみリセットされる。

データ転送動作中には、駆動装置内の回路は媒体上のイ
ンデックスマークを監視する。

成る数（例えば３ケ）のインデックスマークがデータ転
送コマンドの後に通過しそしてＲＵＮ信号がなお不存在
である場合には、０２１段がセットされて制御装置が故
障であることを示す。

ディスク装置の場合には、上記数のインデックスマーク
の通過はディスクが３回収上回転したことを意味する。

ディスクが２度回転する内に５ＥＡＲＣＨコマンドが終
了しなければ駆動装置の故障が生じてＯＰＩ段も又セッ
トされる。

インデックスパルス即ちクロックパルスの追加や減損の
如き伺らかのタイミング障害の発生はＤＴＥ段をセット
せしめる。

レジスタ１４１のＷＲＬビット位置がセットされそして
書き込み動作が試みられると、駆動装置はＷＬＥ段をセ
ットする。

存在しないアドレスを所望のトラックアドレスレジスタ
１４６に負荷するリモート転送は駆動装置にＩＡＥ段を
セットさせる。

ＡＯビット位置は、ディスクの最後のトラックの最後の
ブロックが読み取られた時に制御装置のワード力ウンク
レジスタ１３６が転送が終了したことを指示しない場合
にセットされる。

同期データ路か又は非同期制御路かのいずれかに於いて
パリティエラーが検出された時には、エラーレジスタ１
４２のＰＡＲ段がセットされる。

レジスタ１４０のＧＯビット位置がセットされそしてシ
ステムが制御及び状態レジスタ１４ａ１エラーレジスタ
１４２又は所望のアドレスレジスタ１４６を負荷しよう
とする場合には、ハ払段がセットされる。

レジスタ選択（Ｒ８）信号が指定の駆動装置のレジスタ
を識別しない時には、駆動装置はＩＬＲ段をセットする
。

駆動装置が実行できない様な動作を定めるＦＵＮＣＴＩ
ＯＮビットはＩＬＦビット位置をセットせしめる。

エラ一段は状態が検出される際に直ちにセットされる。

これは成る場合にはシステムの即時割込みや完全な転送
の終了に於ける割り込みを生じる。

いずれの場合にも駆動装置が適当な時刻にＡＴＴＮ信号
を与えて割り込みを開始する。

ＵＮＳ段を除けば、その池の段はシステムリセット信号
やＣＬＲ信号に依って又はレジスタ１４３を指定するリ
モートレジスタ書き込み動作に感じてクリヤされる。

更に、レジスタ１４，０に送られるＤＲＩＶＥ ＣＬ
ＥＡＲコマンドコードは指定された駆動装置の対応段を
クリヤする。

（９）保守レジスタ１４４ 保守レジスタ１４４は機構動作の分析を容易にするため
の色々な診断動作に使用される。

このレジスタ１４４は例えば、駆動装置のタロツクパル
スを模擬するのを助成するＷＲＣＬＫビット位置即ち位
置上フタ又はブロックパルスを模擬するのを助成するＳ
Ｐビット位置、及びその池の同様のビット位置を含んで
いる。

通常はこの保守レジスタはＤＭＤビット位置をも含んで
いて、該ビット位置がセットされた時には駆動装置を保
守動作モードか診断動作モードにする。

（１０）所望のトラック／セクタアドレスレジスタ４６ トラック／セクタレジスタ１４６に於いては、ＴＲＡＣ
Ｋ ＡＤＤＲＥＳＳ及び５ＥＣＴＯＲＡ’ＤＤ−ＲＥ
ＳＳビット位置は各・々転送に含まれるべきディスクの
トラックとセクタを識別する。

固定ヘッド装置に於いては、ＴＲＡＣＫ ＡＤＤＲＥ
ＳＳビットは特定のヘッドを識別する。

このレジスタ１４６は次々のセクタ及びトラックが転送
に含まれる様に次々のセクタ信号に依って増加される。

特定の駆動装置に対して許容された最後のトラック及び
セクタアドレスが識別されると、状態レジスタ１４１の
ＬＢＴ段がセットされる。

このレジスタ１４６の内容は、システムリセット信号又
はＣＬＲ信号かＤＲＩＶＥ ＣＬＥＡＲコマンドかに
感じてリセットされる。

駆動装置型式レジスタ１４７は駆動装置の性質を識別す
るための所定値を含んでいる。

このレジスタ１４７は例えばセクタアドレッシングを使
用しない駆動装置を示すＮＳＡビット位置か、ディスク
ではなくてテープの駆動装置を示すＴＡＰビット位置か
を含んでもよい。

ＭＯＨビット位置はディスクが可動ヘッドディスクであ
るかどうかを示し、７ＣＨビット位置はテープ装置に於
いてテープが７チヤンネルを有しているか９チヤンネル
を有しているかを示す。

ＤＲＱ段は駆動装置が２つの制御装置を接続するという
ことを示す。

時には所与の駆動装置がスレーブ駆動装置を有してもよ
くそしてＳＰＲビット装置はかかる駆動装置の存在を示
すことが出来る。

ＤＲＩＶＥ ＩＤビット位置は駆動装置の型式及び主
な変化を識別してもよい。

（１υ 予見レジスタ１４８ 予見レジスタ１４８は、読み取り／書き込みヘッドの下
を現在通過するセクタのセクタアドレスＣＵＲＲＥＮＴ
５ＥＣＴＯＲ段に含むカウンタである。

５ＥＣＴＯＲＦＲＡＣＴＩＯＮ段はヘッドを通過したセ
クタの小部分を識別するために周期的に増加される。

この情報はディスクの呼出し時間を減少してディスクの
転送速度を改良するのに用いることが出来る。

第１３図に示された残りのレジスタは第６図に示したよ
うな固定ヘッドディスク装置の動作には不要である。

しかしながらこれらのレジスタは他の駆動装置の動作に
有用であり、該池の駆動装置に組み込むことができる。

（１２）駆動装置シリアルナンバーレジスタ２５０例え
ば取り外し出来るディスクを持った駆動装置や磁気テー
プ駆動装置には駆動装置シリアルナンバーレジスタ２５
０を含むことが望ましＧ）。

このレジスタの内容は駆動装置が通常の動作中であるか
又は保守動作中であるかを識別する。

この内容は２進化１０進法で記録される。０３）エラー
補正コードレジスタ２５１及び２５２第１３図に示した
ＥＣＣ位置及びＥＣＣパターンレジスタ２５１及び２５
２のファンクションは前記で説明した。

これらのレジスタをエラー補正コードの駆動装置と共に
使用することは公知である。

位置及びパターンは各々のレジスタに直接ストアされる
。

これらはリモートレジスタ読み取り動作に依って読み取
られる。

（１４）オフセットレジスタ２５３ 第１３図にはオフセットレジスタ２５３も示されている
。

ＴＩＭＩＮ’Ｇ ＭＡＲＧＩＮ及びＡＭ’Ｐ ＮＡ
ＲＧＩＮビット位置は色々な動作のためのタイミング及
び振巾のずらしを与えるのに有用である。

ＥＣＩビット位置がセットされそして１駆動装置がエラ
ー補正コードファンクションを有する場合には、このフ
ァンクションは禁止される。

同様にＨＣＩビット位置のセツティングはヘッダ比較回
路を禁止する。

０ＦＦＳ−ＥＴビット位置は媒体上の読み取り／書き込
みヘッドの位置決めの増分を与えるための実際上のずら
しの値を含んでいる。

（１５）所望の及び現在の一シリンダアドレスレジスタ
２５４及び２５５ 可動ヘッドディスクメモリ装置に有用な２つの別々のレ
ジスタは所望のシリンダアドレスのレジスタ２５４と現
在のシリンダアドレスのレジスタ２５５とである。

駆動装置は所望のシリンダアドレスレジスタ２５４で識
別されたトラックにヘッドを移動し次いでこのレジスタ
２５４の内容を現在のシリンダアドレスレジスタ２５５
に転送するこのレジスタ２５５は実際のヘッドの位置を
識別し、そして例えばヘッドを現在の位置から別の位置
へ移動するのに必要な相対的時間を決定するのに有用で
ある。

（１，６） アテンションサマリーレジスタ１４５各
駆動装置の状態レジスタ１４１は前記したようにＡＴＡ
段を含んでいる。

鼓膜の情報はレジスタ１４１が識別されたリモート読み
取り動作中にデータセット８１に転送される。

各駆動装置の各ＡＴＡ段は夫々のリモートアドレスを有
するアテンションサマリーレジスタ１４５の段である。

即ち、レジスタ１４５内に於いては各段の位置（即ちＡ
ＴＡ段の出力を受は取る制御データワイヤ８４のワイヤ
）と駆動装置との間に一致があり、各ＡＴＡ段はアテン
ションサマリーレジスタが読＾取られる場合にはそれ専
用のワイヤに接続される。

エラーレジスタ１４１のいずれかの段がセットされると
、その対応ＡＴＡ段はセットされる。

これは駆動装置が共通ＡＴＴＮワイヤ９４にＡＴＴＮ信
号を出すことが出来るようにし、それによってシステム
動作を割り込ませることが出来る。

これに続く割り込みルーチンの第１番目の動作の１つは
アテンションサマリーレジスタ１４５を読み取ることで
ある。

この読み取り動作は後で詳細に説明する。

読み取り動作が終了すると、システムはどの駆動装置が
ＡＴＡ信号を発したかが正確にわかりそしてポーリング
動作が介在することなく各々のエラーレジスタ又はその
池のレジスタの読み取りを直ちに開始することができる
。

全ての割り込み駆動装置が働いてしまうと、各ＡＴＡ段
を夫々リセットすることが必要である。

これは第１０図に示したものと同様の書き込み動作、Ｉ
ＮＩＴ信号、又はＤＲＩＶＥ、ＣＬ−ＥＡＲコマンドに
依って行われる。

Ｄ、駆動装置状態検出回路 第１４図に示す様に、本発明に依って形成された駆動装
置状態検出回路は装置バスの制御区分８０の色々な導体
に接続されている。

各駆動装置に見られるこの回路は制御レジスタ１４０、
状態レジスタ１４１及びエラーレジスタ１４２からの信
号に応答する。

駆動装置状態検出回路の中心部はフリップ−フロップ３
００であり、該フリツプーフ田ノブはＡＴＡ信号を発生
しそして状態レジスタ１４１のＡＴＡ段として働く。

このフリップ−フロップ３００からの信号は第１４図の
駆動装置状態検出回路が後述する様に導体９４にＡＴＴ
Ｎ信号を発生出来る様にする。

第１４図に示すエラーレジスタ１４２は複数個のフリッ
プ−フロップ段から成る。

これらの段をセットするための状態は上記で説明した。

これらの段をセットするための回路は示されていない。

というのは該回路は本発明の部分ではなく又か＼る回路
は公知のものだからである。

いずれか１つの段のセツティングはオアゲート３０１に
ＥＲＲ信号を発生させ、該信号は状態レジスタ１４１の
内容を検索するのにリモートレジスタ読み取り動作が用
いられた場合に感知される。

更にＥＲＲ信号は、ＥＢＬ信号を導体１１０に送出する
際にはアンドゲート３０２がＡＴＡフリップ−フロップ
３００をセット状態にクロック出来る様にする。

エラーレジスタ１４２が転送に関連したエラーを監視す
るので、ＡＴＡフリップ−フロップ３００は完全なデー
タブロックがこの実施例に転送された後にのみエラー状
態に感じてセットされる。

制御レジスタ１４０が作動化転送コマンドを受ける時に
は、デコーダ３０３はＴＲＡＮＳ信号を発生する。

レジスタ１４０のその池の全ての状態に対しては、イン
パーク３０４はアンドゲート３０５を可能化する。

従ってＴＲＡＮＳ信号の不在とＡＴＡ信号の存在とはア
ンドゲート３０５がＡＴＴＮ信号をＡＴＴＮワイヤ９４
に送出できる様にする。

この時駆動装置にはそれ以上の作用は生じない。

第１５図にはこのＡＴＴＮ信号に感じる制御装置の回路
が示されている。

これは割り込み回路であって、図示された実施例に於い
ては特に第３図の中央処理装置と共に使用される。

この回路は第第６図の制御路にある。

ＡＴＴＮ信号が導体９４で受は取られると、オアゲート
３１０はＳＣ信号が送出し、該信号は制御及び状態レジ
スタ１３３（第１２図）の対応段の状態設定をする。

その池の無関係な状態も前記した様にＳＣ信号を発生す
る。

通常は、アントゲ−１−３１１は不能化されており、従
ってインパーク３１２はラッチ３１４をセット状態に保
持する。

別のアンドゲート３１３はアンドゲート３１１に依って
不能化されている。

制御及び状態レジスタ１３３のＩＥ及びＲＤＹ段がセッ
トされた場合には、ＳＣ信号の作動化状態へのシフトは
、アンドゲート３１１及び３１３を付勢して割り込み要
求信号を発生させる。

ラッチ３１４は、アンドゲート３１１が付勢されてアン
ドゲート３１３が付勢状態のま５である時には割り込み
シーケンスが終了するまでセット状態のまＸである。

割り込みシーケンスが終了すると、ラッチ３１４はリセ
ットされて後述する様にアンドゲート３１３を不能化す
る。

５ＡＣＫフリップ−フロップ３１５及びＢＳＹフリップ
−フロップ３１６が共にリセットされた場合には、アン
ドゲート３１３はアントゲ−１−３１７を付勢してＢＲ
倍信号発生させ、該信号はバス６１の対応導体に接続さ
れる。

中央処理装置６０（第３図）の優先割り込み回路はその
後ＢＧパルスを発生する。

ＢＧ（ｉｎ）導体で受は取られるこのＢＧパルスの先端
は、制御装置がＢＲ倍信号送出した場合には、ＧＲＡＮ
Ｔフリップ−フロップ３２０がインバータ３１９を介し
てアンドゲート３１３からこのＢＲ倍信号受は取るので
このＧＲＡＮＴフリツプーフ田ノブ３２０をセットしな
い。

これはＳＣ信号を阻止する。

制御装置がＢＲ倍信号発していない場合には、フリップ
−フロップ３２０はセットされそしてインパーク３２５
及びアンドゲート３２６がこのフリップ−フロップ３２
０をＢＧパルスの後端でリセット出来る様にし、それに
依って、このＢＧパバスをＢＧ（ｏｕｔ）導体を介して
バス６１へ転送させて別の制御装置に伝送される。

制御装置がＢＲ信号送出しそして該信号を送出し続ける
とすれば、インパーク３２１は別のアンドゲート３２２
を可能化し、従ってＢＧ倍信号先端はＢＧパルスが遅延
回路３２３を通過した後に５ＡＣＫフリップ−フロップ
３１５をセットさせる様に状態設定する。

それに依って生じる５ＡＣＫ信号は、肯定応答信号であ
り、バス６１の５ＡＣＫ導体に伝送される。

５ＡＣＫフリップ−フロップ３１５のセツティングはア
ンドゲート３１７を不能化してＢＲ低信号終わらせもす
る。

更に、５ＡＣＫフリップ−フロップ３１５がセット状態
にあれば、ＢＳＹフリップ−フロップ３１６はクロック
入力を受は取る際にセット状態となる様に状態設定され
そしてアンドゲート３２４は可能化される。

ＢＧパルスが終わると、インパーク３２５はアンドゲー
ト３２７へ１可能化入力を与える。

それより前の転送が終了されてしまうかその後に終了さ
れるかした場合には、バス６１の５ＳＹＮ及びＢＳＹ導
体からの５ＳＹＮ及びＢＳＹ（ｉｎ）導体上の５ＳＹＮ
及びＢＳＹ信号は共に不作動となる。

次いでインバータ３３０及び３３１は可能化されたアン
ドゲート３２７を付勢してＢＳＹフリップ−フロップ３
１６ヘクロツク入力を発生し、それに依ってこのフリッ
プ−フロップをセットし且つアンドゲート３２４を付勢
して５ＡＣＫフリップ−フロップ３１５をリセットする
。

ＢＳＹフリップ−フロップ３１６がセットされると該フ
リップ−フロップはＢＳＹ信号をＢＳＹ（ｏｕｔ）導体
に発生してバス６１のＢＳＹ導体に伝送し且つ又このＢ
ＳＹ思号はインバータ３３１を介してアンドゲート３２
７を不能化する。

更に、ＢＳＹフリップ−フロップ３１６からの信号はベ
クトル発生器３３２が第３図のＣＰＵ６０に依って使用
するためのバス６１のデータ導体にデータを送出できる
様にする。

同様にＢＳＹフリップ−フロップ３１６からの信号はア
ンドゲート３３３を可能化する。

割り込みが終了しそしてベクトル発生器３３２からのデ
ータが受は取られてしまうと、バス６１の対応導体に５
ＳＹＮ信号が現われる。

この信号はアンドゲート３３３を付勢する。

それに依って生じる出力はラッチ３１４をリセットしそ
してそれによりＧＲＡＮＴフリップ−フロップ３２０の
次次に受は取るＢＧパルスの通過を状態設定する。

第３図のＣＰＵ６０は所定の割り込みルーチンに対する
アドレスとしてベクトル発生器３３２からのデータを使
用する。

このルーチンは、制御装置に、アテンションサマリーレ
ジスタ１４５と状態レジスタ１４１とＥＲＲ信号が作動
化状態であればエラーレジスタ１４２（第７図及び１３
図）とに対するリモートレジスフ読み取りコマンドを送
出する。

■、 アテンションサマリーレジスタの読み取り制御装
置がアテンションサマリーレジスタ１４５を読み取るた
めのコマンドを受は取ると、第６図に示した回路は幾つ
かの信号を発生しそしてこれらの信号は出力ドライバ１
６１から装置バス１２１へ、特にその制御区分８０へ転
送される。

ＣＴＯＤ信号が与えられない場合は転送が駆動装置から
制御装置へと行なわれる事を示す。

全てのＡＴＡフリップ−フロップ３００の状態が監視さ
れている時にはＤＳ信号は何ら意味を持たない。

選択はＲ３信号に依って行なわれる。

この特定の説明に於いては、アテンションサマリーレジ
スタはＲ８信号に依って値“ｌ ｏ ４８１“で識別さ
れる。

第８図及び１６図に示す様に、ＣＴＯＤ及びＲ８信号は
時刻ｔｌ（第１６Ａ及び１６Ｂ図）に装置バス１２１（
第６図）に現われ、これは段階２００で示されている。

時刻ｔ２に於いては、制御装置はＤＥＭ信号を送出する
（段階２０２及び第１６Ｅ図）。

第１４図を参照すれば、Ｒ８及びＣＴＯＤ信号は時刻ｔ
３に受は取られ、ＤＥＭ信号は時刻ｔ４にＤＥＭワイヤ
９１に受は取られる（第１６Ｇ及び１６Ｉ図）。

ＤＥＭ信号は遅延パルス発生器３４０に通過し、そして
デコーダ３４２に接続される５ＴＲＯＢＥパルス形態の
出力信号を発生する。

該デコーダは第１６図の時刻ｔ３で受は取ったＲ８信号
をデコードし、そしてＤＳ信号が自分の装置を示さない
様な駆動装置に対する動作を段階２０５へ分枝させる。

第１４図を参照すれば、２つの低順位Ｒ８信号はインパ
ーク３４３及び３４４を介してアンドゲート３４５へと
通過し、該アンドゲート３４５は又別のＲ８信号とイン
バータ３４６を通過するＣＴＯＤ信号とを受は取る。

アンドゲート３４５が付勢される時には、該アンドゲー
トはＲＤＡＴＴＮ ＳＵＭ信号を発生する。

このＲＤ ＡＴＴＮ ＳＵＭ信号が作動化されると
、アンドゲート３５０は駆動装置のＡＴＡフリツプーフ
田ンプ３００がセットされる場合に付勢される。

このアンドゲート３５０が付勢されると、デコーダ３５
１が可能化されてＣＤワイヤ８４に信号をクロックする
。

デコーダ３４２及びデコーダ３５１は共にＤＳ ５Ｗ
ＩＴＣＨ信号を受は取る。

これらのＤＳ ５ＷＩＴＣＨ信号は各駆動装置に対し
て定められているものであり、成る駆動装置を制御装置
に接続された他の駆動装置に関して特定的に識別する様
な数で各駆動装置を識別するものである。

例えば、いずれか１つの制御装置に接続された駆動装置
が１０゛１で始まる数で示されるとすれば、スイッチの
セツティングとそれに依って生じるＤＳ ５ＷＩＴＣ
Ｈ信号とはデコーダ３５１が対応ＣＤワイヤにＯＮＥ信
号を発生させる事が出来る様にする。

従ってデコーダ３５１は、ＤＳ ′５ＷＩＴＣＨ５ＷＩ
ＴＣＨ信０１ Ｉ＋を有していてアンドゲート３５０が
付勢される場合にはＣＤワイヤ８４の１＋ ０１ ＩＩ
ワイヤにＯＮＥ信号を発生する。

これらの信号は第１６図に示す様に時刻ｔ５に於いてＣ
Ｄワイヤ８４に送出される。

第８図を参照すれば、Ｒ８信号が値“＋ ０４８１！を
有していてアテンションサマリーレジスタ１４５が読み
取られるべきである事を示す時には、制御装置は駆動装
置からのＴＲＡワイヤ９２のＴＲＡ信号には応答せず（
第１６Ｊ及び１６Ｆ図参照）、従って段階２２０は段階
２２１へ分枝する。

第６図の装置バス制御回路１６０は時刻ｔ７に装置バス
１２１から受信器１７１を介してデータをゲートから入
れる（第１６Ｃ図参照）。

これが生じると、第６図の制御装置は段階２１４（第１
６Ｅ図）に示す様にＤＥＭ信号を否定し、これはワイヤ
９２のＴＲＡ信号を終了せしめる。

前記した様に、データはシステムバス１２０を介して中
央処理装置又はデータ処理システムの別の装置に直接伝
送される。

その結果、データ処理システムの受は取る数字はどの１
駆動装置がＡＴＴＮ信号を発生したかを正確に示す。

再び第１４図を参照すれば、エラー状態に加えて駆動装
置の池の状態も駆動装置がＡＴＴＮ信号をワイヤ９４に
発生する事の出来る様にさせる。

例えば、駆動装置がコマンドを受は入れる事が出来且つ
又駆動装置パワーがオンであるという事をＤＲＹ及びＭ
ＯＬ信号が示す場合には、アントゲ−）３５２は単安定
マルチバイブレーク３４９がパルスを発生する事の出来
る様にし、該パルスはオアゲート３５３を通過してＡＴ
Ａフリップ−フロップ３００を直ちにセットする。

或いは又５ＥＡＲＣＨ：］マントに感じた動作が進行中
である時には、ＰＩＰ信号が伝送される。

インバータ３５４はこのＰＩＰ信号をフリップ−フロッ
プ３５５に接続して、このＰＩＦ信号が不作動化された
時にフリップ−フロップ３５５をセットする。

それに依って生じたフリップ−フロップ３５５からの信
号はオアゲート３５３を通過してＡＴＡフリップ−フロ
ップ３００をセットし、且つ又遅延回路３５６を通過し
てフリップ−フロップ３５５をリセットする。

各駆動装置のＡＴＡフリップ−フロップを含むアテンシ
ョンサマリーレジスタを中央処理装置が読み取った後は
、該中央処理装置は各駆動装置に関してリモート読み取
り動作を行ってアテンション信号の正確な発生原因を決
定する。

通常は各々の適当な１駆動装置の状態レジスタ１４１の
データが検索される。

これが行なわれる時には、第１４図のデコーダ３４２へ
の到来信号はＲＤ ＳＴ倍信号発生させ、該信号は状
態レジスタ１４１が第１３図に示す全ての段からの信号
をＣＤワイヤ８４に接続してデータ処理システムに転送
して戻す事が出来る様にする。

第１３図に示す状態レジスタ１４１の解析がＥＲＲ状態
以外の状態によってＡＴＡフリップ−フロップ３００が
セットされることを示す場合には、エラーレジスタ１４
２を読み取る必要はない。

ＥＲＲ信号が作動化された場合には、データ処理システ
ムは別の読み取り動作を行なってエラーレジスタ１４２
の状態を確かめる。

この場合、デコーダ３４２はＲＤ ＥＲＲ信号を発生
し、該信号は出力ゲート３６０がエラーレジスタ１４２
の各段の出力をＣＤワイヤ８４に接続する事の出来る様
にする。

これらの読み取り動作中は、デコーダ３４２に印加され
るＤＳＳＷＩＴＣＨ信号は導体８６上のＤＳ信号と比較
されて、アドレスされた駆動装置のみが応答する事の出
来る様にする。

この状態検出回路の成る１つの効果はＡＴＴＮ信号を終
らせる事が出来るという方法である。

例えば、第６図の出力ドライバ１６１がＩＮＩＴ信号を
発生する場合には、第１４図に示す導体９５へのこのＩ
ＮＩＴ信号の発生は、オアゲート３６１（該ゲートはパ
ワー信号ＰＯＷＥＲＵＰにも応答する）が、エラーレジ
スタ１４２を構成する個個のフリップ−フロップを含む
駆動装置の多数のフリップ−フロップをリセットする事
の出来る様にさせる。

更に、このＩＮＩＴ信号は別のオアゲート３６２を通過
してＡＴＡフリップ−フロップ３００をリセットする。

いかなる駆動装置も、ＧＯビット位置がＯＮＥを含む様
にして転送コマンドを制御レジスタ１４０に負荷する事
に依ってこのＡＴＴＮ信号を終わらせる事が出来る。

か５る作動化転送コマンドが転送された時には、Ｒ８信
号が値Ｉ＋ ００１＋を有しているので、インバータ３
６３，３６４及び３６５はアンドゲート３６６を付勢す
る。

ワイヤ９０のＣＴＯＤ信号は書き込み動作中に与えられ
る。

ＤＥＭ信号がアンドゲート３６７を付勢する時には、そ
れに依って生じる信号はオアゲート３６２を通過してフ
リップ−フロップ３００をリセットする。

ＡＴＡフリップ−フロップ３００をリセットする更に別
の方法はアテンションサマリーレジスタの内容を変える
事である。

ＯＮＥ信号を転送する制御データワイヤに対応するいか
なるＡＴＡフリップ−フロップもそれに依ってリセット
される。

この動作は第１０図に示した流れと第１７図のタイミン
グとを変更する。

制御装置がアテンションサマリーレジスタ１４５（第１
３図）の内容を変えるためのコマンドを受は取った時に
は、第６図の出力ドライバ１６１はＩｆ （） ４８Ｉ
ｆの値を持ったＲ８信号を送出し且つＣＴＯＤ信号を導
体９０に与える。

これは時刻ｔ１に行なわれる（第１７Ａ及び１７Ｂ図参
照）同時に、ドライバ１８２はデータ信号をＣＤワイヤ
８４に接続して、ＡＴＡフリツプーフ田ンプ３００がリ
セットさるべきである様な駆動装置を識別する（第１７
Ｃ図参照）。

時刻ｔ２（第１７Ｄ図）及び段階２２８に於いては、制
御装置はＤＥＭ信号を導体９１に送出する。

この場合、インバータ３６３及び３６４からの信号とイ
ンバータ３６５への入力信号とは、アンドゲート３７０
への５つの可能化信号のうちの３つを与える。

ＣＴＯＤ信号は又時刻ｔ３にアンドゲート３７０に依っ
ても受は取られる。

時刻ｔ４（第１７Ｈ図）に於いては、ＤＥＭ信号は導体
９１で受は取られそしてアンドゲート３７０を付勢して
マルチプレクサ３７１を可能化する。

このマルチプレクサ３７１は又ＣＤワイヤ８４からのデ
ータ信号とＤＳ ５ＷＩＴＣＨ信号とを受は取る。

このＤＳ ５ＷＩＴＣＨ信号は与えられた（即ち０Ｎ
Ｅ）信号を送るＣＤワイヤ８４の成る導体を選択する。

選択された導体が付勢された場合にはマルチプレクサ３
７１はオアゲート３６２を付勢しそしてＡＴＡフリップ
−フロップをリセットする。

特にアンドゲート３７０からの信号は時刻ｔ５にデータ
をストローブさせる（第１７Ｇ図）。

駆動装置内のこれらの動作は第１０図の段階２３２及び
２３３に示されている。

それ以上の動作は生じないが、遅延パルス発生器３４０
はＴＲＡ信号を発生する（第１７Ｉ図）。

然し乍ら制御装置は、Ｒ８信号が値Ｉ＋ ０４ Ｉｆを
有する時には時刻ｔ６に於りてＴＲＡ信号の受信に応答
しない（第１７Ｅ図）。

第１０図に示す様に、段階２４６は段階２４２へと分枝
し、時刻ｔ７にＣＤ信号を不能化する（第１７Ｃ図）。

次いでＤＥＭ信号は時刻ｔ７に終わり（第１７Ｄ図）、
書き込み動作は通常のリモートレジスタ書き込み動作と
して終了される。

前記の説明は、特定的に識別されたデータ処理システム
に使用する特定の制御装置−駆動装置形態に関するもの
である。

特定的に識別されたデータ処理システムに使用するため
の色々な回路に対して数多くの変更が為され得るという
事は明かである。

同一な又は等価な信号や等価なタイミングシーケンスを
生じるための色々な回路に対しても数多くの変更が為さ
れ得るという事も明かであろう。

然し乍ら第１４図に示す回路は、本発明に依って構成さ
れた制御装置がいかにして公知システムに勝る効果を発
揮するかという事を示すものである。

先ず第１に、ＡＴＡフリップ−フロップ３００のセツテ
ィングは全ての、駆動装置に対して共通な単１の導体９
４にアテンション信号を発生する。

この事は、全ての駆動装置が共通の導体に単１の信号を
発生した公知のひな菊の花輪接続に於ける類似信号と等
価である。

然し乍ら、本発明の別の見地に依れば、各Ａ’ＴＡフリ
ツプーフロツプ３００の状態がＣＤワイヤ８４で読み取
られるので、ひな菊の花輪接続であってもポーリング動
作は不要である。

上記ワイヤは別の目的にも使用されるので、これらのワ
イヤが著しく余計な費用となる様な事はない。

それに依って生じるデータはアテンション信号を発した
各駆動装置を専用的に識別する。

従って中央処理装置は、例え駆動装置がひな菊の花輪接
続形態に接続されていても、ラジアル接続形態での等価
信号に感じたのと同様にアテンション信号に感じる事が
出来る。

別のクリヤ方法も又、特にプログラマに対しては利点を
与える。

これらの方法のうちのいずれか１つの方法、或いはその
全てか又はその幾つかの組合せを使用する事が出来る。

例えＡＴＡフリップ−フロップ３００がリセットされて
も、ＡＴＡ信号の発生原因はなおも決定され得る。

というのは、エラーレジスタ１４２の段又はＥ’ＲＲ，
ＰＩＰ。

ＭＯＬ又はＤＲＹ信号の源がいずれもリセットされない
からである。

本発明の状態検出回路の利点の代表例は、特定例を参照
する事に依って明かである。

データ転送は駆動装置１とデータ処理システムとの間で
同期データ路を介して行なわれるとみなす。

同様に、駆動装置２はすでにＳ ＥＡＲＣＩ（コマンド
を受は取っていて状態レジスタ１４１のＰ Ｉ’ Ｐ段
はセットされているものとする。

駆動装置２がその指定の位置に達すると、該駆動装置は
直ちにその事実を認める事が重要である。

従って本発明に依れば、ＰＩＰ信号は不作動状態になり
そしてＡＴＡフリップ−フロップ３００をセットして導
体９４にＡＴＴＮ信号を発生させる。

中央処理装置は状態レジスタ１４１を読み取り、ＰＩＰ
ビット位置がもはやセットされていない事を決定し、そ
してリモートレジスタ動作を用いて駆動装置２のＡＴＡ
ビット位置をクリヤする。

これは駆動装置１からの又は該駆動装置へのデータ転送
で最小のインターフェイスを生じる。

従って本発明に依れば、状態検出回路はラジアル接続と
ひな菊の花輪接続とに両立し且つポーリング動作の必要
性を排除した回路となる。

この状態検出回路に依って発生されたアテンション信号
を終わらせる特定の方法は３つ説明された。

アテンション信号は、割り込みを行なうのに必要な情報
を含んだ他の段及びレジスタを妨害する事なく終わらせ
る事が出来る。

この事は、プログラマがこれらの信号に対する応答をス
ケジューリングするのに非常に融通性を持つのでプログ
ラマの仕事を相当簡単化し、そして記録装置が割り込み
の要求をした後にアテンション信号を終わらせる事が出
来る様にする。

従って、特許請求の範囲は本発明の精神及び範囲に含ま
れるあらゆる変更及び変形をも含むものとする。

【図面の簡単な説明】

第１図は本発明を使用するのに適用されるデータ処理シ
ステムの一般化したブロックダイヤグラム；第２図は第
１図に示したデータ処理システムの成る型式のブロック
ダイヤグラムであり、別々のメモリと入出力バスとがシ
ステム内のエレメントを接続した図；第３図は第１図に
示したデータ処理システムの別の型式のブロックダイヤ
グラムであり、単１のバスがシステム内の全エレメント
に対して共通である事を示す図；第４図は本発明に依る
１駆動装置と制御装置との間の相互接続バスを示す図；
第５図は第２図又は３図に示したシステムに接続する様
に用いた時の制御装置の同期データ路を示すブロックダ
イヤグラム；第６図は第２図又は３図に示したシステム
に接続する様に用いた時の制御装置の非同期な駆動装置
制御路を示すブロックダイヤグラム；第７図は本発明に
依って構成された駆動装置のブロックダイヤグラム：第
８図は第７図に示したレジスタの情報を検索するための
動作のフローチャート；第９図は第８図に対応するタイ
ミングチャート；第１０図は第７図に示したレジスタに
情報をストアするための動作のフローチャート：第１１
図は第１０図に対応するタイミングチャート；第１２図
は制御装置に使用するレジスタの編制を示す図；第１３
図は、駆動装置に使用するレジスタの編制を示す図；第
１４図は本発明に依って構成された代表的な駆動装置状
態検出回路の詳細な回路図；第１５図は第１４図の回路
と相互作用するための代表的な制御装置回路の詳細な回
路図；第１６図は第１４図の回路からの情報を検索する
ためのタイミングチャートを示す図；及び第１７図は第
１４図の回路の情報をストアするためのタイミングチャ
ートである。 ８０・・・・・・制御区分、８１・・・・・・データセ
ット、８２・・・・・・アドレスセット、８３・・・・
・・制御セット、１００・・・・・・データ区分、１０
１・・・・・・データセット、１０４・・・・・・制御
セット、１２０・・・・・・システムバス、１２１・・
・・・・装置バス、１２２・・・・・・入力バッファ、
１２３・・・・・・蓄積機構、１２４・・・・・・出力
バッファ、１２６・・・・・・データ路制御回路、１３
３，１３４・・・・・・制御及び状態レジスタ、１３６
・・・・・・ワードカウンタレジスタ、１３７・・・・
・・バスアドレスレジスタ、１４０・・・・・・制御及
び状態レジスタ、１４１・・・・・・状態レジスタ、１
４２・・・・・・エラーレジスタ、１４４・・・・・・
保守レジスタ、１４５・・・・・・アテンションサマリ
ーレジスタ、１４６・・・・・・アドレスレジスタ、１
４７６、。 ・・・駆動装置型式レジスタ、１４８・・・・・・予見
レジスタ、１５１・・・・・・アドレス回路、１５２・
・・・・・レジスタ選択デコーダ、１６０・・・・・・
装置バス制御回路、１６１・・・・・・出力ドライバ、
１７５・・・・・・１駆動装置選択デコーダ、１８０・
・・・・・レジスタ選択デコーダ、１８１・・・・・・
制御選択タイミング装置、２６２・・・・・・駆動装置
制御回路、２６３・・・・・・駆動装置送り機構及び媒
体、２７０・・・・・・シフトレジスタ、２７３・・・
・・・データバッファ、２７４・・・・・・同期バスパ
リティ回路、２７５・・・同期バス制御回路、３００・
・・・・・ＡＴＡフリップ−フロップ、３４０・川・・
遅延パルス発生器、３４２・・・・・・デコーダ。

Claims (1)

1. 【特許請求の範囲】 １２次ストレージデジタルデータ機構に使用される制御
   装置（第１図の１３及び１６；第５図及び第６図）への
   接続に用いられ、そして第ルジスタ（第７図及び第１３
   図の１４５）及び第２レジスタ（第７図、第１３図及び
   第１４図の１４０を含む駆動装置（第１図の１４，１５
   ，１７，２０及び２１；第７図；第１４図）にして、上
   記デジタルデータ機構は、少くとも１つの駆動装置と、
   上記制御装置と駆動装置とを相互接続するバス（第１図
   の２２，２３，２４及び２５；第４図）とを含んでおり
   、該バスは、アドレスライン（第４図の８２）、データ
   ライン（第４図の８１）及び制御ライン（第４図の８３
   ）を含んでおり、該制御ラインは、上記制御装置に接続
   されたすべての駆動装置に対して共通なアテンションラ
   イン（第４図の９４）を含んでおり、上記制御装置は、
   上記バスを介して駆動装置に、上記第ルジスタの内容を
   検索する信号、上記第ルジスタの内容を変更する信号及
   び作動化転送コマンド（ＷＲＩＴＥ、ＷＲＩ Ｔ…（：
   ＨＥＣＫ、ＲＥＡＤ）を含むコマンドを上記第２レジス
   タへ転送する信号とを送出するための手段（第６図の１
   ６１、１８２ ）を含むような駆動装置において、 Ａ、アテンション信号を送出する手段（第７図の２７５
   ；第１４図の３０５）； Ｂ、上記駆動装置の所定の状態に応答して上記駆動装置
   の送出手段を可能化する手段（第１４図の３００）； Ｃ，バスのアテンションラインにアテンション信号を接
   続する手段（第７図の９４；第１４図のＡＴＴＮライン
   ）： Ｄ、上記制御装置からの信号に応答して上記第ルジスタ
   の内容を検索し、そしてアテンション信号を所定の対応
   データラインに接続する手段にして、制御装置に接続さ
   れた各駆動装置は別別の所定のデータラインにアテンシ
   ョン信号を接続し、それによって各駆動装置とデータラ
   インとの間を連絡させるような手段（第１４図の３４２
   、ＲＤ ＡＴＴＮ ８０Ｍライン、３５０及び３５
   １）；及び Ｅ、１ 上記制御装置からの信号に応答する第１クリ
   ヤ手段であって、所定の対応データラインの信号に応答
   して上記第ルジスタの内容を変更する第１クリヤ手段（
   第１４図の３７１゜３７０及び３６２）、及び １１ 上記第２レジスタに転送される作動化転送コマ
   ンドに対応して上記制御装置からの信号に応答する第２
   クリヤ手段（第１４図の１４０゜３０３、ＧＯライン、
   ３６１及び３６２）、を含み上記送出手段を不能化する
   ための手段；を備えることを特徴とする駆動装置。 ２ 上記送出手段がアテンション信号を送出するための
   双安定回路（第１４図のＡＴＡフリップフロップ３００
   ）を含み、該双安定回路がセット及びリセー／）状態を
   有し、上記可能化手段が上記双安定回路をセットしそし
   て上記不能化手段が上記双安定回路をリセットするよう
   になっており、更に、 バスを介してデータをブロックで転送する手段（第７図
   の２７３及び２７５；第４図、第７図及び第１４図のＥ
   ＢＬ信号１１０）、 データ転送中の所定の状態の発生を記録するエラーレジ
   スタ（第７図、第１３図及び第１４図の１４２）、及び 各ブロックが転送された後に終了信号を送出する手段（
   第７図の２７５；第４図、第７図及び第１４図のＥＢＬ
   信号１１０）、を備え；上記可能化手段が、 上記エラーレジスタに接続され、転送中の所定のエラー
   状態の発生に応答してエラー信号を送出する手段（第１
   ４図の３０１ ）、及び エラー信号及び終了信号の発生に応答して上記双安定回
   路をセットしそれによってアテンション信号を送出する
   手段（第１４図のフリップフロップ３００のＣ人力に接
   続された３０２及びフリップフロップ３００の０人力へ
   の（＋１）人力を含むことを特徴とする特許請求の範囲
   第１項記載の駆動装置。 ３ 駆動装置、バス及び制御装置が、中央処理装置（第
   １図の１０）を含むデータ処理システムに接続するだめ
   の２次ストレージ機構を構成し、上記制御装置が上記デ
   ータ処理システムへ又は該システムから制御、アドレス
   及びデータ信号を受けたり送ったりするように接続（第
   ６図のシステムバス１２０への接続）され；上記制御装
   置が、各駆動装置の上記第ルジスタの内容を検索するだ
   めの信号を送出する手段（第６図の１６１）、駆動装置
   の上記第２レジスタの内容を変更するだめの信号を送出
   する手段（第６図の１６１及び１８２）、及び 作動化転送コマンドを含むコマンドを各駆動装置の上記
   第２レジスタに転送するだめの信号を送出する手段（第
   ６図の１６１及び１８２）、を含んでおり；上記駆動装
   置の各々が、 上記制御装置からの信号に応答して上記第ルジスタの内
   容を検索し、そして所定の対応データラインにアテンシ
   ョン信号を接続する手段にして、制御装置に接続された
   各駆動装置は別別の所定のデータラインにアテンション
   信号を接続し、それによって各駆動装置とデータライン
   との間を連絡させるような手段（第１４図の３４２．３
   ５０及び３５１）、及び 上記制御装置からの信号に応答する第１クリヤ手段であ
   って所定の対応データラインの信号に応答して上記第ル
   ジスタの内容を変更する第１クリヤ手段（第１４図の３
   ７０，３７１及び３６２）と、上記第２レジスタへ転送
   される作動化転送コマンドに対応して上記制御装置から
   の信号に応答する第２クリヤ手段（第１４図の１４０，
   ３０３゜ＧＯライン、３６７及び３６２）とを含み上記
   送出手段を不能化する手段を含むことを特徴とする特許
   請求の範囲第１項記載の駆動装置。