JPS5815807B2

JPS5815807B2 - 受信用非同期デ−タバッファ

Info

Publication number: JPS5815807B2
Application number: JP56163373A
Authority: JP
Inventors: ウエルズ・ノウルズ・レイモンド; ウオルター・ビクター・チヤチヤルスキー
Original assignee: JENERARU DEETAKOMU IND Inc
Current assignee: JENERARU DEETAKOMU IND Inc
Priority date: 1981-10-14
Filing date: 1981-10-14
Publication date: 1983-03-28
Also published as: JPS57201930A

Description

【発明の詳細な説明】本発明は、調歩式データ送受を扱い、それぞれのチャネ
ル毎に、データ伝送中に空きスロットが生ずれば、そこ
に該チャネルの制御用データを自動的に挿入し、伝送媒
体からみればチャネルごとに１つのデータ源だけが存在
するようにした、キャラクタでインクリーブした時分割
多重システム用非同期データバッファに関する。

時分割で用いらするコンピュータなどの、多くの実用デ
ータ通信において、種々の二次的データ例えば、スーパ
バイザ、ステータス制御信号、チャネル確認試験信号を
も伝送する必要がある。

従来技術では、複数チャネル中の１チヤネルを二次的デ
ータの伝送尋問に割当てることが広く行なわれていた。

これが不経済であることを別にしても、この方式には、
各チャネル源がそれに接続した受信端への個別制御をし
ないという重大な不利があった。

本発明の目的はこの様な問題のない、調歩式データ送受
を扱う、キャラクタでインクリーブした時分割多重シス
テム用の受信用非同期データバッファを提供することに
ある。

上記目的を達成するために本発明に係るシステムにおい
ては、送、受信側にそれぞれプログラマブル非同期デー
タバッファを設け、各チャネルごとに、送信側では、デ
ータ伝送用スロットに空きが生じた際、そのスロットに
、そのチャネルの制御用データを自動的に挿入して伝送
させ、受信側ではチャネル制御用データを本来の伝送デ
ータから分離して制御に用いるようにし、伝送媒体から
みれば、それぞれのチャネルに対しデータ源は１つだけ
しか存在しないようにした。

このようにするだめに、調歩式データの通常のスタート
、ストップパルスを取去り、それぞれに判然とした識別
用の指示ビットをつけて送出し、受信時にはこの指示ビ
ットによって通常の信号データと、チャネル制御用デー
タとの区別を確認して分離する。

受信側では、更にディジタルフィルタと、それによる多
段階比較によって、誤差混入を防止したチャネル制御デ
ータの伝達が確保されるようにした。

以下図面によって本発明を更に詳細に説明する。

第１図は、本発明に係る単一チャネルの１対をなす送、
受信用非同期データバッファの協同動作を説明する単純
化したブロック図である。

実際のシステムでは、チャネル毎に１対ずつのこの様な
非同期の送信用および受信用データバッファが、複数対
組合わされて、多重チャネルで、キャラクタでインクリ
ーブした時分割多重データ伝送システムになっている。

説明を簡単にするため、協働している時分割同期マルチ
プレクサ及び高速伝送モデムは図示せず、説明もしない
。

図中、１００は、例えばテレタイプやパンチカード装置
などからのディジタル−次データと、デイジクルニ次デ
ータを受入れる入力手段を有する送信用非同期データバ
ッファである。

本明細書中で「二次データ」とは、オペレータの指令に
応じて、割当てられたチャネルの時間スロット中に本来
の（一次）データが送られていない時に随時、当該チャ
ネルのデータバッファによって挿入される各種スーパバ
イザや試験制御信号よりなるものと定義する。

この図中のデータバッファ１００はチャネルＡ（ＣＨ”
Ａ” ）に対するもので、図中、ＰｒＤＴは一次データ
、５ＴＳＰＤＴＩＮはスタートストップデータ（調歩式
データ）入力、ＳＣＤＴは二次制御データ、なお受信
側の５ＴＳＰＤＴｏｕｔは調歩式データ出力、ＵＵＤＴ
ＳＲＢは更新ストローブを示す。

チャネルへのデータキャラクタは、一次でも二次でも、
データバッファ１００中の一時記憶から各フレーム期間
中に最低１回キャラクタバーストとして同期マルチプレ
クサ１０２によって線１１０経由で移動させられる。

この同期マルチプレクサ１０２は読出しバーストタイミ
ング信号を線１１１経由で図示の如く出している。

チャネルＡのデータキャラクタは、他のこの様なデータ
バッファからのデータキャラクタとインクリーブされて
複合データ流として高速伝送モデム０５を介して伝送さ
れるＯ受信側では、複合データ流は同期デマルチプレクサ１０
３によって、１フレームずつ、その成分データキャラク
タに分離される。

チャネルＡのデータキャラクタ及び同期バーストタイミ
ング信号は線１１２．１１３によって受信用非同期デー
タバッファ１０４に送られ、このバッファは該チャネル
の一次データと二次データを識別、分離し、各データキ
ャラクタをそれぞれ正しい受信端へ送る。

第２図は、二次データキャラクタと共にインクリーブさ
れた一次データキャラクタ、及び付随−次、二次指示ビ
ットを有する時分割多重フレームの説明例を示す。

一次、二次指示ビットそれぞれにより行なわれる特定の
識別作用については、以下、第３〜６図によって一層詳
しく述べる。

第２図に示す様に各フレームＦＲは、一般に、複数個の
時間スロット１〜に１及びフレーム同期用に、例えば７
ビツトのバー力（Ｂａｒｋｅｒ）コードヲ送ルのに用い
られる１つのフレームチャネル時間スロットよりなる。

図中、ＦＲ８ｙｎｃＣＨはフレーム同期用チャネル（例
えば７ビツトバＣＲ８Ｌ＃１、ＣＨＩはキャラクタスロ
ット＃１、チャネル１（６ビツト）、ＣＲ８Ｌ＃２、Ｃ
Ｈ２はキャラクタスロット＃２、チャネル２（８ビツト
）、ＣＲ８Ｌ＃３、ＣＨ３はキャラクタスロット＃３、
チャネル３（９ビツト）、・・・・・・ＣＲ８Ｌ＃には
最終チャネル用のキャラクタスロット＃Ｋを示し、この
場合、ＣＨＩばＢａｕｄｏｔ６ビツト（データ５ビツト
）用、ＣＨ２（／ｉＩＢＭ８ビット（データ７ビツト〕
用、ＣＨ３はＡＳＣＩＩ９ビット（データ８ビツト）用
というように、各データキャラクタ時間スロットは、そ
れに割当てられたチャネルにデータを入力する特定機で
用いられるキャラクタのビット数を丁度収容するように
プログラムしておくと都合がよい。

しかし本発明の非同期データバッファは、すべてのデー
タスロットの時間長さを等しくして動作させてもよい。

どちらの場合の動作でも、本発明の特徴である判然とし
た保護された指示ビットを挿入二次データキャラクタに
付加して用いるが、こうすると当該二次データキャラク
タを非常に確実に識別できるようになハその時間スロッ
トまたは同一フレーム内の他のどの時間スロット中での
一次データキャラクタの伝送に対しても干渉、中断を生
じない。

第２図中の＊印は指示ビット（ＩＤＢ）を示す。

一次データキャラクタ伝送は、どのキャラクタの場合で
も、始めにスペース（ＳＰ）指示ビット２００八〜２０
０Ｋを挿入し、それにそれぞれの特定データビットが続
くようにすることによって簡単に一次データキャラクタ
であると判定できる。

割当てられた時間スロットとなった際に、調歩式データ
がデータ源またはデータバッファから得られない場合は
、第２図のＣＲ８Ｌ＃３、ＣＨ３に例示する如く、その
スロットに、最初にマーク（ＭＫ）指示ビット２００Ｃ
，４つのプログラム可能なディジタル制御ビット（ＩＮ
ＤＥＰ、Ｃｏｎｔ、）２００ＣＢ、及び固定様
式埋草スペースビット（ＦＦＦＩＬ−８ＰＢ）２２０を
有する二次制御データキャラクタが自動的に挿入される
。

もしなお残シビット位置があれば固定様式埋草マークピ
ット（ＦＦＦＩＬ、ＭＫＢ）２３４で埋め、照合用とす
る（このビット数は、その空きスロットがＡＳＣＩＩ用
なら３、ＩＢＭ用なら２、Ｂａｕｄｏを用の時はな
い）。

指示ビットの開用により得られる大切なシステムとして
の利益は、このシステムはすべての調歩式コードに対し
てわかりやすいという事実である。

第３図に示す受信用非同期データバッファ１０４ば、入
力線１１２で同期デマルチプレクサ１０３により与えら
れた一次データのキャラクタバーストと二次データのキ
ャラクタバーストとを分離し一次データキャラクタを該
チャネルの受信端３００へ、二次データキャラクタをそ
の所期の出力部３０１へ送達する。

受信用データバッファ１０４中の論理回路は、人って来
る各キャラクタを、第２図に示した様に、その最初の指
示ビットがスペースであるかマークであるかによって、
一次データキャラクタ又は二次データキャラクタとして
巧みに識別する。

受信用データバッファは５つの主要部分よりなる。

すなわち、タイミング制御カウンタ３１１とＦＦ３１２
を備えた入力レジスタ３１０；キャラクタ長マトリクス
３１３及び３１４；データキャラクタの人力レジスタか
ら出力レジスタ３２５または二次データレジスタ３３０
のいずれかへの転送を制御するアンドゲート３２０及び
３２１；および出力レジスタ及びそれに結合された、シ
フトクロックカウント制御（ＳＦＴＣＬＫ−ＣＴＣＬ）
３２６、ＦＦ３２７、アンドゲート３２９つきクロッ
ク発生器（ＣＬＫ−ＧＥＮ）３２８などを含むタイミン
グ制御部である。

入力レジスタ３１０ば、そのシステムで用いられる最長
入力キャラクタに適合する長さＮの直列シフトレジスタ
である。

アンドゲート３２０又ｕ３２１からオアゲート３４６及
び遅延素子３４１経由で供給される共通プリセットは、
入力レジスタの全ステージを論理゛１″にセットする。

図示の如く、各ステージＩＲＩ〜ＩＲ’Ｎの実際の出
力が出力レジスタ３２５と二次データレジスタ３３０の
双方に対する入力として供給される。

受信データキャラクタに付随するマークは論理Ｉ＋１
１１として、スペースは論理＋１０１１として、移し入
れられる。

ＦＦ３１２は、当該チャネルに対して存在するデータビ
ット数と１ビツトの和（すなわちデータビットと１つの
指示ビットの和）の数に対応するＩＲステージに論理“
０″が存在する時はセットされる。

第２図について述べた様に、一次データキャラクタの第
１ビツト（指示ビット）は常にスペースＳＰ（論理ｕＯ
ｎ）として、また二次データキャラクタの第１ビツト
は常にマークＭＫ（論理゛１°゛）として送出される。

ＦＦ３１２からのＩＲが一杯になったという上記信号は
、入力レジスタ３１０が、出力レジスタ３２５へ、そし
て結局キャラクタ長マｌ−ＩＪクス３１４経由で出力部
３００へ転送すべき一次データキャラクタを持っている
ことを示す。

キャラクタ長マトリクス３１３，３１４は多種の幅を持
つ２人力のアンド・オアゲートよりなる。

ゲート幅は、そのシステムに存在する種々のキャラクタ
長の一次データキャラクタの人力の数に対応する。

各２人力アンドゲートの一方の入力は、固定しである内
部源または受信側デマルチプレクサの如き外部源から入
力部３５０へ供給されるキャラクタ長制御信号ＣＲＬ−
ＣＯＮＴである。

マトリクス３１３に対しては、各２人力アンドゲートへ
の第２人力は、所望キャラクタ長に相当する適当なＩＲ
ステージ出力（１〜Ｎ）である。

こうして論理１１０１１が第２人力としてキャラクタ長
制御信号と同時に現われると、マトリクス３１３はセッ
トされ、ＩＲが一杯になったという信号がアンドゲート
３２００１人力として与えられる。

アンドゲート３２０への第２人力は入力レジスタ３１０
が複合データキャラクタで一杯になっていることを示す
カウンタ３１１（２−Ｎ−ＣＴ）のＴ＋ＮＩＴカ
ウント出力によって供給される。

アンドゲート３２０の第３人力は、出力レジスタ３２５
が空きの時にＦＦ３２７によって供給される。

アンドゲート３２０への３人力がすべて供給された時は
、一時データキャラクタの入力レジスタ３１０から出力
レジスタ３２５への転送が生じる。

アンドゲート３２０の出力は入力レジスタ３１０とカウ
ンタ３１１とに遅延されたプリセット信号を与え、また
並列転送を可とする信号を出力レジスタ３２５に与える
のである。

並列転送を可とする信号は、各レジスタ段への並列入力
に存在する論理状態（１１１Ｉ＋又は’ｏ”）を各該当
段へ伝え、その結果、出力レジスタ３２５の各ステージ
の実際の出力（ＯＲ１〜０ＲＮ）が出力信号として得ら
れるようになる。

クロック発生器（ＣＬＫ−ＧＥＮ）３２８はＦＦ３２７
がセットされると動作し、出力レジスタへ送信機への一
次データの入力速さと同じ速さで、シフトクロックパル
スを与える。

シフトクロックパルスは、またシフトクロツク力τクン
ト制御（ＳＦＴＣＬＫ−ＣＴＣＬ）３２６へも入力とし
て与えられ、このカウント制御３２６は、そのシステム
内の特定−次データキャラクタに関連するデータビット
数とストップパルス数最小値の和に一致スるように、出
力レジスタに与えられるシフトパルス数を決定する。

図示の如く、ストップ長制御パルス（ＭＩＮ、５ＴＬ−
ＣＯＮＴ）が、局部の固定したストラップ又は外部の同
期デマルチプレクサなどから、その入力部３６０を経て
、シフトクロックカウント制御３２６へ与えられる。

同様にキャラクタ長制御信号（ＣＲＬ−ＣＯＮＴ）が入
力部３５０へ供給さ１て、キャラクタデータビット数を
定め、またカウント制御３２６が上記条件のそれぞれを
満たす最小所要カウント後にＦＦ３２７へリセット信号
を与えるのを制御するように用いられる０人力レジスタ
３１０から二次データレジスタ３３０への二次データキ
ャラクタの転送は、カウンタ３１１がアンドゲート３２
１へＮカウント出力信号を送り、かつＩＲが一杯になっ
た信号がまだ生じていない時に実行される。

この様な状況下では、アンドゲート３２１はＦＦ３１２
のゼロの出力によって活性化され、並列転送を可とする
信号が二次データレジスタ３３０に与えられて入力レジ
スタ３１０から二次データレジスタ３３０への各二次デ
ータの転送が可能となる。

ゲート３２１の出力は、また端子３７０へ、第４，５図
に示すディジタルフィルタでストローブ信号として用い
るために送られる。

前述の説明から、本発明では、チャネル源から一次デー
タキャラクタが得られない時には、常に、割当てられた
チャネルの時間スロットへ二次制御パルスを挿入し、つ
ぎにこの二次データを一次データから分離して別の出力
部に導き、個別チャネルに対し所望のスーパバイザ動作
や試、験制御動作に用いるという極めて有用な操作が行
なわれることがわかる。

本発明の更に他の特徴として、そのチャネルの本来のデ
ータ伝送を誤って中断する恐れのある試験などを行う前
に、挿入された二次ディジタルデータの識別確認をする
だめの非常に信頼すべき方法と手段が採用されている。

二次データを明確に識別するのに利用する保護方法の手
順が第４図に示してあり、この方法を実行するためのデ
ィジタルフィルタを説明する論理図が第５図に示しであ
る。

第４図に示す様に、誤り防止は、二次データキャラクタ
のビットの３つに分れた独立したチェックによって行わ
れる。

第１に、マーク指示ビット２００Ｃ（第２図参照）の存
在が、第４図中の４００で示すようにチェックされる。

第２に、あらかじめ割当てた固定様式部分２３４，２２
０（第２図参照）の存在が第４図中の４０１で示すよう
にチェックされる。

もし最初の２つのチェック結果が肯定的ならば、二次デ
ータキャラクタは第１バツフアＲ１内に保持され、挿入
された制御ビット２０００Ｂが２度引続き伝送されて来
たものを４０２で比較した結果が肯定的な時だけ、前記
キャラクタは作動用に最終レジスタＲ２へ送られる。

所望の３段階確認比較を行う一実施手段が第５図に示し
である。

二次データ指示ビット（マーク）の存在を確認する第１
段階は第３図に示した受信用データバッファ本体ですま
され、アンドゲート５０５の１人力へ、ストローブ信号
として端子３７０経由で与えられる。

出力部３０１から受入れた二次データキャラクタ（Ｓｃ
ＤＴｏｕｌ）の固定部分（ｐｉｘＰｏｒｔ）は、ア
ンドゲート５０１〜５０３へ入力として与えられた固定
部分参照値（固定様式の１″又は０″に対応する）と比
較される。

キャラクタの固定様式部分の相関関係はアンドゲート５
０４を出力させ、その出力がストローブ信号と一緒にア
ンドゲート５０５の入力として存在することがアンドゲ
ート５０７に第１バツフアレジスタ５０６（Ｒ，）への
入力（を可とする）信号を出させる。

こうして二次データビットはレジスタ５０６（Ｒ，）
に転送され、このレジスタの実際の出力は、同じ二次制
御ビットが次回に伝送されて来たものと、アンドゲート
５１０，５１１゜５１２の回路の作用により比較され、
この回路の出力はアンドゲート５１３の入力として供給
される。

もし比較結果が肯定的ならば（すなわちすべてのプログ
ラムされた制御ビットが等しいならば）、アンドゲート
５１４が出力し、レジスタ５０９（Ｒ２）へ入力（を可
とする）信号が線５１５経由で与えられ、前記制御ビッ
トはレジスタ５０９（Ｒ，）に入力さ耗、その正しい出
力が指定された試験または制御動作を所望通り実行する
ために出力される。

所望の試験動作の中には該チャネルによる正常なデータ
伝送を中断する恐れのある自動試験動作を含むこともあ
るので、誤差防止を行うことの重要性は当業者には良く
わかる筈である。

前記の如く二次データキャラクタの実施様式は少なくと
も１つのスペース（ＳＰ）２２０（第２図参照）を含む
。

二次データキャラクタ中を通じてすべてマークＭＫを伝
送することは禁止された条件なので、これは自動的に検
出され警報器５２１を鳴らす。

第５図に示すように、タイマ５２０が線５１５を介して
入力信号により周期的にリセットされなければ、タイマ
５２０は警報器５２１を動作させる。

各チャネルに対する二次データ制御信号は、同じ個々の
チャネルの論理回路の大部分によって扱われ、複合デー
タ流中の一次データと同じ時間スロットにより伝送さす
ることによって、非常に有用な確認試験が行われる。

例えば、１対の二次データ入力（完全二重システムにお
いては、それぞれの方向に１人力が送られる）を、時分
割多重システムの１つのチャネルの速い終端でループに
して送り返させ、二次データの正しい往復伝送を観察す
ること番こよって、チャネル自体の動作の極めて信頼性
の高い確認試験を手近の端末で行うことができる。

非常に重要なのは、試験が一次データの伝送を何等妨害
し々いで行われることであり、また試験が二重システム
のどちらの端部からも唯一つの二次データ制御信号をそ
れぞれの方向に用いることによって実行できることは意
義のあることである。

第６図は、本発明に係る方法と装置による、実際運用中
のチャネルの確認試験動作の説明図である。

簡単なブロック図で示すように、１チヤネルは、二次デ
ータ人力Ｘ１試験スイツチ６０６、試験指示う゛／プロ
０５を有する東端６０１と、指示ランプ６０４に接続さ
れた二次データ出力Ｘと試験スイッチ６０７を有する西
端６０２よシなる。

終端６０２の二次データ出力ｆｌＸ１１は抵抗Ｒ２
によシ入力゛ＹＩ＋に接続され、東端では終端６０１の
二次データ出力１１Ｙ１１は抵抗Ｒ２を介して入力
１１ＸＩ＋に接続されている。

終端の試験スイッチ６０６゜６０７がそれぞれ゛遠隔”
（ＲＭＴ）位置にある時は、二次データは各終端で抵抗
Ｒ２によるループにして送り返される。

チャネル動作は、どちらの終端からでも、運用を妨げる
ことなく、試１験スイッチ（６０６又は６０７）をただ
゛オン゛’ｆ■ＨＩ）位置にするだけで確認できる。

どちらかの一端でスイッチを操作すると、その終端での
フィードバックを乗り越えて信号がチャネルを通って送
られ、それがスイッチ操作していない終端でループにし
て送り返され、戻って来て指示ランプを点灯する。

運用中の確認試験は、試験スイッチ（すなわち６０６又
は６０７）を瞬時゛°オフ゛’（ＶＬＯ）に入れたのち
正規の非活性化°′遠隔″位置に戻すことによって止め
られる。

本発明に係る装置と方法は上記実施例に限定されること
なく、請求の範囲から逸脱しないで種々変形できること
は明らかである。

以上説明したように本発明によれば、時分割多重システ
ムでデータ伝送中に、それぞれのチャネルの時間スロッ
トに差出データの空きが生じた際そこに該チャネルの制
御用データを自動的に挿入して伝送媒体からみればチャ
ネル毎に１データ源だけが存在するようにし、しかも受
信側では本来の伝送データと制御用データとを正確に識
別できるので、データ伝送が全く防害されない。

【図面の簡単な説明】

第１図は本発明に係る時分割多重伝送系中の１チヤネル
の送、受信用非同期データバッファの説明用ブロック図
、第２図は一次データキャラクタと二次データキャラク
タとを含む時分割多重フレームの説明図、第３図は本発
明に係る受信用非同期データバッファの機能ブロック図
、第４図は伝送されて来た二次データキャラクタを明確
に誤りなく識別する方法の流れ図、第５図は第４図に示
した方法を実行するディジタルフィルタ装置の機能説明
図、第６図は本発明に係る方法と装置による、データ伝
送中のチャネルの確認試験動作の説明図である。１００・・・・・・送信用非同期データバッファ、１０
２・・・・・・同期マルチプレクサ、１０３・・・・・
・同期デマルチプレクサ、１０４・・・・・・受信用非
同期データバッファ、２００ＣＢ・・・・・・ディジタ
ル制御ピッ１−１２２０・・・・・・固定様式埋草スペ
ースビット、２３４・・・・・・固定様式埋草マークピ
ット、３１０・・・・・・入力レジスタ、３１１・・・
・・・カウンタ、３１３３１４・・・・・・キャラクタ
長マトリクス、３２５・・・・・・出力レジスタ、３２
６・・・・・・シフトクロックカウント制御、３２８・
・・・・・クロック発生器、３３０・・・・・・二次デ
ータレジスタ、５０６．５０９・・・・・・レジスタ、
５２０・・・・・・タイマ、５２１・・・・・・警報器
、６０１・・・・・・東端、６０２・・・・・・西端、
６０６，６０７・・・・・・試験スイッチ、ＣＨ・・・
・・・チャネル、ＰｒＤＴ・・・・・・一次データ
、５ＯＤＴ・・・・・・二次データ、５ＴＳＰ、ＤＴ・
・・・・・歩調式データ、Ｓ・・・・・・送信端、Ｒ・
・・・・・受信端、ＦＲ・・・・・・フレーム、ＣＲ・
・・・・・キャラクタ、ＳＬ・・・・・・スロット、Ｓ
Ｐ・・・・・・スペース、ＭＫ・・・・・・マーク、■
ＤＢ・・・・・・指示ビット、ＦＦＦＩＬ・・・・・・
固定様式埋草、ＳＰＢ・・・・・・スペースビット、Ｍ
ＫＢ・・・・・・マークビット、ＣＲＬ・・・・・・キ
ャラクタ長、ＢＲ８Ｔ・・・・・・バースト、■Ｒ・・
・・・・受信側入力レジスタステージ出力、ＯＲ・・・
・・・受信側出力レジスタステージ出力、５ＦＴＣＬＫ
・・・・・・シフトクロック、ＣＴＣＬ・・・・・・カ
ウント制Ｎ、ＦｉＸＰｏｒｔ・・・・・・固定部、
Ｒｅｆ・・・・・・参照値、ＥＲＰＲＴ・・・・・・無
誤差、ＲＭＴ・・・・・・遠隔。

Claims

【特許請求の範囲】１人って来る一次および二次データキャラクタを順次
受入れ蓄えるだめの入力レジスタと；調歩式データキャ
ラクタ受信端末に送達すべき一次データキャラクタを蓄
えるための出力レジスタと；スーパバイザ及び制御試験
端子に送達すべき二次データキャラクタを蓄えるだめの
二次データレジスタと；蓄えられた第１指示ビツトに応
じて一次データキャラクタ入力の出力レジスタへの転送
制御信号を生ずるために前記入力レジスタに結合された
第１回路手段と；筒長指示ビットを識別して二次データ
キャラクタ入力の二次データレジスタへの転送制御信号
を生ずるために前記入力レジスタに結合された第２回路
手段と；前記−次データキャラクタを前記入力レジスタ
から前記出力レジスタへ転送すべき信号が発生した時そ
の転送を行うために前記第１回路手段に反応する手段と
：前記二次データキャラクタを前記入力レジスタから前
記二次データレジスタへ転送すべき信号が生じた時その
転送を行うために前記第２回路手段に反応する手段と；
を備え、第１指示ビツトにより識別される一次データキ
ャラクタと、第２指示ビツトにより識別される二次デー
タキャラクタとが混ざり合ったチャネルデータを受は入
れる受信用非同期データバッファ。２人って来る一次および二次データキャラクタを順次
受入れ蓄えるだめの入力レジスタと；調歩式データキャ
ラクタ受信端末に送達すべき一次データキャラクタを蓄
えるだめの出力レジスタと：スーパバイザ及び制御試験
端子に送達すべき二次データキャラクタを蓄えるだめの
二次データレジスタと；蓄えられた第１指示ビツトに応
じて一次データキャラクタ入力の出力レジスタへの転送
制御信号を生ずるために前記入力レジスタに結合された
第１回路手段と；第２指示ビツトを識別して二次データ
キャラクタ入力の二次データレジスタへの転送制御信号
を生ずるために前記入力レジスタに結合された第２回路
手段と；前記−次データキャラクタを前記入力レジスタ
から前記出力レジスタへ転送すべき信号が発生した時そ
の転送を行うために前記第１回路手段に反応する手段と
；前記二次データキャラクタを前記入力レジスタから前
記二次データレジスタへ転送すべき信号が生じた時その
転送を行うために前記第２回路手段に反応する手段と；
よりなる本体部分、および、この本体部分の前記二次デ
ータレジスタに結合され、前記第２回路手段が生ずる信
号を二次データキャラクタの第１確認制御信号として利
用し、更に；二次データキャラクタの固定理草ビットを
固定ディジタル参照値と比較し、同一と判定すれば第２
確認制御信号を発生するための第２ディジタル比較手段
と；１つの二次データキャラクタの前記複数のコード化
した制御ビットの、引続いて伝送されて来たものを比較
して、同一と判定すれば第３確認制御信号を発生するだ
めの第３ディジタル比較手段と；前記第１．２．３確認
制御信号が生じた時に、受入れた二次データキャラクタ
を無誤差出力端子に転送するだめの前記第２回路手段お
よび第２、第３ディジタル比較手段に反応する回路手段
と；を備えた二次データキャラクタの誤認定防止用ディ
ジタルフィルタ手段よりなる受信用非同期データバッフ
ァ。