JPS58156228A - パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タ - Google Patents
パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タInfo
- Publication number
- JPS58156228A JPS58156228A JP58019538A JP1953883A JPS58156228A JP S58156228 A JPS58156228 A JP S58156228A JP 58019538 A JP58019538 A JP 58019538A JP 1953883 A JP1953883 A JP 1953883A JP S58156228 A JPS58156228 A JP S58156228A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- digital converter
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本＊ａは広帯域音声信号を一連ＯＩＩ々のコードノ々ル
スに変換する方法及び装置に係り、籍に、仁のような信
号を、ノイズ及び歪の少ないコードノ譬ルスに変換する
方法反び手段に係る。
スに変換する方法及び装置に係り、籍に、仁のような信
号を、ノイズ及び歪の少ないコードノ譬ルスに変換する
方法反び手段に係る。
情味を含む連続的１ｋｍ号を送信するのではなく、規則
的な―々Ｏ時間間隔で信号をサンプリングしそして変調
信号のサンプルを周期的なパルス列の形層て成る選択さ
れた媒体を経て送信し、これを後で復調すれば充分であ
ることが実証されている。
的な―々Ｏ時間間隔で信号をサンプリングしそして変調
信号のサンプルを周期的なパルス列の形層て成る選択さ
れた媒体を経て送信し、これを後で復調すれば充分であ
ることが実証されている。
音声縁の回路やテレックス回路の場合には、比較的雑音
裕度が大きく、一つ以上の信号源からのノ譬ルスをイン
ターレースするととＫよりマルチデレクス作動が容ＪＩ
Ｋされ、然も長い送信回路では再生式中継器によって・
母ルスを容易に再整形できるといつ九多象の利点がある
ため、これまでにも色々な・譬ルス変関方法が利用され
ている。実際上、ニュース通信社ではノＩルス変調器／
復関器（モデム）が使用されて−る。
裕度が大きく、一つ以上の信号源からのノ譬ルスをイン
ターレースするととＫよりマルチデレクス作動が容ＪＩ
Ｋされ、然も長い送信回路では再生式中継器によって・
母ルスを容易に再整形できるといつ九多象の利点がある
ため、これまでにも色々な・譬ルス変関方法が利用され
ている。実際上、ニュース通信社ではノＩルス変調器／
復関器（モデム）が使用されて−る。
最近まで、ノ々ルス繰返し数は信号源の最大周波数の少
なくともコ倍であると一つ要件によって、周波数上限が
約ダにＨｚの音声級通信、テレタイプ及びデータ回路へ
のノ臂ルス変飼曇の利用が制約を受けてきた。ナノ秒と
いう時間で状腸を変えることのできる部品が入手できる
ようＫなつ九ことにヨリ鳥速比較器やデシタル−アナロ
グコンバータ（ＤＡＣ）が作られているが、これまでの
ところはノイズ中歪があるために１広帯域の音声情報や
音楽情報を高忠実度でデジタル再現する上で妨げとなっ
ている。
なくともコ倍であると一つ要件によって、周波数上限が
約ダにＨｚの音声級通信、テレタイプ及びデータ回路へ
のノ臂ルス変飼曇の利用が制約を受けてきた。ナノ秒と
いう時間で状腸を変えることのできる部品が入手できる
ようＫなつ九ことにヨリ鳥速比較器やデシタル−アナロ
グコンバータ（ＤＡＣ）が作られているが、これまでの
ところはノイズ中歪があるために１広帯域の音声情報や
音楽情報を高忠実度でデジタル再現する上で妨げとなっ
ている。
本発明は、ノイズの少ない＾速デジタルーアナログコン
バータ手段を用いるととにより広帯域の音声信号をデジ
タル化する装置に係る。
バータ手段を用いるととにより広帯域の音声信号をデジ
タル化する装置に係る。
従って、本発明の目的は、所定の割合で音声電気−信号
を周期的にサンプリンダし、サンプリング時Ｏｔ声信号
を正確Ｋｌｌわす多ピットの一進数を形成する方法及び
装置を提供・することである。
を周期的にサンプリンダし、サンプリング時Ｏｔ声信号
を正確Ｋｌｌわす多ピットの一進数を形成する方法及び
装置を提供・することである。
本発明の別の目ｉは、故実され九多ビットのデジタル−
アナログコンバータと、制御ユニットと、構成された信
号を入力信号と比較してこれらが１歇した時に多ビツト
ワードを形成する比較ユニットとを組合わせて用いると
とＫより、所望０２進ワードシーケンスを作り出すこと
である。
アナログコンバータと、制御ユニットと、構成された信
号を入力信号と比較してこれらが１歇した時に多ビツト
ワードを形成する比較ユニットとを組合わせて用いると
とＫより、所望０２進ワードシーケンスを作り出すこと
である。
第７図は、第コＩＩＫ／っのブロックとして示されえよ
すな複合アナｐグーデジタルコンバータ（＾ＤＣ）（Ｄ
ｆロック図である。ブロック１ｏＦｉ複合ＡＤＣの作動
を制御する部品を含んでぃゐ。
すな複合アナｐグーデジタルコンバータ（＾ＤＣ）（Ｄ
ｆロック図である。ブロック１ｏＦｉ複合ＡＤＣの作動
を制御する部品を含んでぃゐ。
ｆｉ算増幅１）１！Ａ、１２８％？２Ｃ＆び１２ＤｄＮ
ＯｒｔＯｎ 社の電流差動増幅器例えばＬＭ３デ□０
増幅器である。演算増幅器１２＾は、約、２０ ＫＨｚ
の音声帯域幅を得るように好ましくは約ｌＩｇないしｊ
ＯＫＨｚで作動するクロック駆動装置として接続され
る。演算増幅ｆ）１１Ｂ及び１２Ｃは鳥速スイッチ機能
を果たす。クロック駆動装置１２＾の出力はマークとス
ペースとの比率が同じであるが、マルチデレクス作動が
予期される場合には、クロストークを減少するように０
０ｇ以下のマークツやルスが所望される。
ＯｒｔＯｎ 社の電流差動増幅器例えばＬＭ３デ□０
増幅器である。演算増幅器１２＾は、約、２０ ＫＨｚ
の音声帯域幅を得るように好ましくは約ｌＩｇないしｊ
ＯＫＨｚで作動するクロック駆動装置として接続され
る。演算増幅ｆ）１１Ｂ及び１２Ｃは鳥速スイッチ機能
を果たす。クロック駆動装置１２＾の出力はマークとス
ペースとの比率が同じであるが、マルチデレクス作動が
予期される場合には、クロストークを減少するように０
０ｇ以下のマークツやルスが所望される。
本発明のｌ！ＩＩＩＩＩＡ例にシーて、ブロック１ｏ内
の豪素１４はＤＭコ！θ亭に類似した連続近似レジスタ
である。制御ブロック１０の別の回路構成では、ＣＯり
θ亭θに類似し九ＣＭＯＳカウンタが組込まれる。
の豪素１４はＤＭコ！θ亭に類似した連続近似レジスタ
である。制御ブロック１０の別の回路構成では、ＣＯり
θ亭θに類似し九ＣＭＯＳカウンタが組込まれる。
制御クロック１０は一つＯ入力と一つの出力とを有して
いる。入力１・はＩＩＩ制御ブロック１・ヘスタートノ
々ルス即ち開始ノ臂ルスを入力し、これＫより連続近似
即ちカウント機能が開始される。入力１１１ＡＦｉ比較
赫１２Ｄから接続される。制御ブロック１０からの出力
１８ｔｌ変換シーケンスの終わりを指示するものである
が、これは入力１６への更に別のスタートノ４ルスの必
要性を指示してもよ−、比出力０は制御ブロックＩＯＫ
よ妙尭生された２進ビット流より成り、並列出力！Ｏ＾
は複合ＡＤＣの最終結果である。
いる。入力１・はＩＩＩ制御ブロック１・ヘスタートノ
々ルス即ち開始ノ臂ルスを入力し、これＫより連続近似
即ちカウント機能が開始される。入力１１１ＡＦｉ比較
赫１２Ｄから接続される。制御ブロック１０からの出力
１８ｔｌ変換シーケンスの終わりを指示するものである
が、これは入力１６への更に別のスタートノ４ルスの必
要性を指示してもよ−、比出力０は制御ブロックＩＯＫ
よ妙尭生された２進ビット流より成り、並列出力！Ｏ＾
は複合ＡＤＣの最終結果である。
ブロック２！は、亀デジタルーアナログコンバータの性
能を改善する回路ｌ と龜する別の特許出願に開示され
たもののような故実されたデジタル−アナログコンバー
タ（ＤＡＣ）である、このＯ＾ｃａｔの出力２２Ａは比
較器１！Ｄの反転（−）入力に接続される。この出力！
ＩＡ＃ｉ、比較器１２Ｄの非反転（ト）入力２２８に送
られる音声電圧ＫＩ＆員的に等しくなるような構成され
たアナログ電圧である。
能を改善する回路ｌ と龜する別の特許出願に開示され
たもののような故実されたデジタル−アナログコンバー
タ（ＤＡＣ）である、このＯ＾ｃａｔの出力２２Ａは比
較器１！Ｄの反転（−）入力に接続される。この出力！
ＩＡ＃ｉ、比較器１２Ｄの非反転（ト）入力２２８に送
られる音声電圧ＫＩ＆員的に等しくなるような構成され
たアナログ電圧である。
ＩＮ ＡＩＩ！ａＫ ｋ ＋／％ テ、ｆ＊ ツ／ １
０ Ａｕｆｌｉ／ 図に示され九全ての部品を含んでい
る。２２Ｂで示され丸膏声馬液数入力は発振器２２Ｃか
ら送られ、この発ｌ！Ａｌｌ１はアース１４にも接続さ
れている。
０ Ａｕｆｌｉ／ 図に示され九全ての部品を含んでい
る。２２Ｂで示され丸膏声馬液数入力は発振器２２Ｃか
ら送られ、この発ｌ！Ａｌｌ１はアース１４にも接続さ
れている。
アナログ入力２！ＢＫ基いてデジタル化されたピット流
である！ロックＩＯＡの出力が２０＾で示されて−る。
である！ロックＩＯＡの出力が２０＾で示されて−る。
ブロックＩＯＡは第１図に示され九部品の集合体を含ん
でおり、その中で最も重要なものは低ノイズＤＡＣ２ｍ
である。ＤＡＣアースのスイッチング電流は共通モード
電圧を生じさせ、これは避けることのできない出力ノイ
ズ源となり、音声信号がゼロを通る時のクロスオーバ点
に差動的な非直線性をも九らす。抵抗２４Ｂは第１Ｅの
ＤＡＣ！！のようなりＡＣ内のアース電流によっていか
に電圧が発生されるかを示すものであり、これは中間ス
ケール遷移中にノイズ及び差動的な非直線性を招く。抵
抗叩４Ａは第１図の制御ユニット１０及び比較器１２Ｄ
の電流によっていかに電圧が発生されるかを示すもので
あり、仁の電圧は一般に小さなものであり、装置のノイ
ズや歪にはあｔや関係しない。
でおり、その中で最も重要なものは低ノイズＤＡＣ２ｍ
である。ＤＡＣアースのスイッチング電流は共通モード
電圧を生じさせ、これは避けることのできない出力ノイ
ズ源となり、音声信号がゼロを通る時のクロスオーバ点
に差動的な非直線性をも九らす。抵抗２４Ｂは第１Ｅの
ＤＡＣ！！のようなりＡＣ内のアース電流によっていか
に電圧が発生されるかを示すものであり、これは中間ス
ケール遷移中にノイズ及び差動的な非直線性を招く。抵
抗叩４Ａは第１図の制御ユニット１０及び比較器１２Ｄ
の電流によっていかに電圧が発生されるかを示すもので
あり、仁の電圧は一般に小さなものであり、装置のノイ
ズや歪にはあｔや関係しない。
第３図はぜ口電圧軸２１に交差する音声信号２６の中間
スケール遷移サンプリング間隔を示している。［）ＡＣ
アース抵抗のスイッチング電圧によ妙生じる段状変化の
作用が点線Ｃ）ＩＲ２１１＾で示されている。アース電
流から生じるこれらのスイッチング電圧即ち差動的な非
直線性は、ＤＡＣをベースとする＾ＤＣシステムのノイ
ズ及びクロスオーバ歪に大きく関係する。前記の特許出
願に開示され九改良されたＤＡＣＯ設計特黴によれば、
アース電流の影響が相轟に減少され、ＤＡＣをペースと
した＾ＤＣシステムに用いるのに理想的に適したものＫ
される。
スケール遷移サンプリング間隔を示している。［）ＡＣ
アース抵抗のスイッチング電圧によ妙生じる段状変化の
作用が点線Ｃ）ＩＲ２１１＾で示されている。アース電
流から生じるこれらのスイッチング電圧即ち差動的な非
直線性は、ＤＡＣをベースとする＾ＤＣシステムのノイ
ズ及びクロスオーバ歪に大きく関係する。前記の特許出
願に開示され九改良されたＤＡＣＯ設計特黴によれば、
アース電流の影響が相轟に減少され、ＤＡＣをペースと
した＾ＤＣシステムに用いるのに理想的に適したものＫ
される。
豪合ＡＤＣの作動は端子１・（第７図）へ信号を与える
ことくよって開始される。連続近似即ちカウントプロセ
ス（第１図のＩｃ／ダ）Ｋより一連のノ臂ルスが２０＾
を経てＤＡＣ！１へ送られる。
ことくよって開始される。連続近似即ちカウントプロセ
ス（第１図のＩｃ／ダ）Ｋより一連のノ臂ルスが２０＾
を経てＤＡＣ！１へ送られる。
ＤＡＣ！１は！！Ａを経て比較器１２Ｄへ構成され九ア
ナログ出力を発生する。比較−１２０はこＯ構成された
アナログ信号を入力音声信号２！Ｂと比較する。成る時
点で比較器において上記の構成された信号と入力信号と
が等しくなる。システムとして働く＾ＯＣの作動は、音
声入力信号が絖（隈り続けられ、成る間隔のビット流が
２０＾（第１図）Ｋ得られる。入力信号が中断したり長
時間休止し九すすると、ＡＤＣシステムの作動を再開す
ることが必要となる。
ナログ出力を発生する。比較−１２０はこＯ構成された
アナログ信号を入力音声信号２！Ｂと比較する。成る時
点で比較器において上記の構成された信号と入力信号と
が等しくなる。システムとして働く＾ＯＣの作動は、音
声入力信号が絖（隈り続けられ、成る間隔のビット流が
２０＾（第１図）Ｋ得られる。入力信号が中断したり長
時間休止し九すすると、ＡＤＣシステムの作動を再開す
ることが必要となる。
本発ＩｊｌＩＫより構成された好ましい物理的な実施例
について本発明を説明し九が、本発明の精神及び範囲か
ら逸脱せずに種々の変更及び改良がなされ得ることが画
業＠Ｋｆ１４らかであろう。例えば、本発明は低ノイズ
ＤＡＣを含むことに基ずくものであるが、＾ＯＣシステ
ムの性能を夷買上変えることなく上記のＩＣＫ代ってス
イッチング、クロック、カウント及び比較のための種々
の市販集積回路が用いられてもよい。又、エンコードさ
れた広帯域信号を高Ｊ１１１度で再生するためＫａ、シ
ステムのデコード部（図示せず）Ｋも低ノイズのＤＡＣ
を用いねばならない。
について本発明を説明し九が、本発明の精神及び範囲か
ら逸脱せずに種々の変更及び改良がなされ得ることが画
業＠Ｋｆ１４らかであろう。例えば、本発明は低ノイズ
ＤＡＣを含むことに基ずくものであるが、＾ＯＣシステ
ムの性能を夷買上変えることなく上記のＩＣＫ代ってス
イッチング、クロック、カウント及び比較のための種々
の市販集積回路が用いられてもよい。又、エンコードさ
れた広帯域信号を高Ｊ１１１度で再生するためＫａ、シ
ステムのデコード部（図示せず）Ｋも低ノイズのＤＡＣ
を用いねばならない。
第１図は本発明により組立てられて接続され九アナログ
ーデジタルコンバータのブロック図、第一図は第１図に
示され九部品の実効回路作用を示すと共に、アナ党グー
デジタル変換ループ内及び音声入力ループ内の寄生アー
ス抵抗を示す図、そして 第３図は信号がゼロ軸に交差して負から正へと極性を変
える点における音声入力の拡大図である。 １０・・・制御ブロック １２・・・演算増幅器 １４・・・連続近似レジスタ ！２・・・ＤＡＣ Ｃ％Ｊ ｒＱ“ 塚 転
ーデジタルコンバータのブロック図、第一図は第１図に
示され九部品の実効回路作用を示すと共に、アナ党グー
デジタル変換ループ内及び音声入力ループ内の寄生アー
ス抵抗を示す図、そして 第３図は信号がゼロ軸に交差して負から正へと極性を変
える点における音声入力の拡大図である。 １０・・・制御ブロック １２・・・演算増幅器 １４・・・連続近似レジスタ ！２・・・ＤＡＣ Ｃ％Ｊ ｒＱ“ 塚 転
Claims (1)
- １進ビット流を発生するデジタルコンバータと、こｏｙ
”ｙタルカウント手段Ｋｌｉ絖されて−て、上記−進ビ
ット流を第１アナＷ−ダ信号に変換するデジタル−アナ
ログ変換手段と、入力アナログ信号を受信する第１手段
とを備え九アナログーデジタルコンバータにおいて、上
記入力アナログ備考を上記第１アナログ信号と比較して
これらが実質的ＫＪＬい時を決定するように上記ａｌｌ
／手段及び上記デジタル−アナログ変換手段Ｋｌｉ絖さ
れてｉると共に、出力が上記デジタルカウント手段ＫＩ
Ｉ続された第４手段を更に備え九ことを特徴とするアナ
ログ−デジタルコンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35150082A | 1982-02-23 | 1982-02-23 | |
| US351500 | 1982-02-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58156228A true JPS58156228A (ja) | 1983-09-17 |
Family
ID=23381184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019538A Pending JPS58156228A (ja) | 1982-02-23 | 1983-02-08 | パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS58156228A (ja) |
| DE (1) | DE3306309A1 (ja) |
| FR (1) | FR2522222A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4625860A (en) * | 1985-02-27 | 1986-12-02 | Sumitomo Heavy Industries, Ltd | Tubular belt conveyor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933208A (ja) * | 1972-07-27 | 1974-03-27 | ||
| JPS516840B2 (ja) * | 1972-10-17 | 1976-03-02 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2328327A1 (fr) * | 1975-10-17 | 1977-05-13 | Cit Alcatel | Codeur-decodeur analogique numerique |
| GB2034992B (en) * | 1978-11-17 | 1983-09-01 | Burr Brown Res Corp | Analogue-to-digital converter |
| JPS56501184A (ja) * | 1979-06-22 | 1981-08-20 |
-
1983
- 1983-02-08 JP JP58019538A patent/JPS58156228A/ja active Pending
- 1983-02-22 FR FR8303286A patent/FR2522222A1/fr active Pending
- 1983-02-23 DE DE19833306309 patent/DE3306309A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933208A (ja) * | 1972-07-27 | 1974-03-27 | ||
| JPS516840B2 (ja) * | 1972-10-17 | 1976-03-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4625860A (en) * | 1985-02-27 | 1986-12-02 | Sumitomo Heavy Industries, Ltd | Tubular belt conveyor |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2522222A1 (fr) | 1983-08-26 |
| DE3306309A1 (de) | 1983-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750835B1 (en) | Analog to digital converter using asynchronous pulse technology | |
| TWI720592B (zh) | 數位類比轉換器 | |
| JPH10511233A (ja) | 演算増幅器のオフセット電圧に低感度のスイッチド・コンデンサ、１ビット・ディジタル／アナログ・コンバータ | |
| JPS6318372B2 (ja) | ||
| JP2002543656A (ja) | シグマ−デルタａｄ変換器 | |
| US8018363B2 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
| Sandler | Digital-to-analogue conversion using pulse width modulation | |
| JPS58156228A (ja) | パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タ | |
| US6778116B1 (en) | Switching DAC pulse encoding circuit | |
| US4651132A (en) | Analog to digital converter system for application to pulse code modulation | |
| GB2115247A (en) | An improved analog to digital converter system for application to pulse code audio modulation | |
| CN102823128B (zh) | 数字放大器 | |
| Sevüktekin et al. | Representation and reconstruction of finite-energy band-limited signals via pulse-width modulation | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| US20050015419A1 (en) | Techniques to provide programmable finite impulse response filtering | |
| Kołodziejski et al. | Linearized 9-Bit Hybrid LBDD PWM Modulator for Digital Class-BD Amplifier | |
| ELEKTRIK et al. | Modulation Techniques | |
| JPS61287077A (ja) | デイジタルデ−タ記録方法 | |
| CN118074712A (zh) | 一种用于数模转换的线性度优化低通滤波器 | |
| Magrath et al. | Power Digital-to-Analog Conversion Using Sigma-Delta Pulse Inversion Techniques | |
| JP3044846B2 (ja) | Ｄ／ａ変換器 | |
| Floros et al. | A distortion-free PWM coder for all-digital audio amplifiers | |
| JPH07123215B2 (ja) | Ｄ／ａ変換装置 | |
| JPH026031B2 (ja) | ||
| Yang et al. | /spl Sigma/-/spl Sigma/-/spl Delta/modulation |