JPS58156228A - パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タ - Google Patents
パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タInfo
- Publication number
- JPS58156228A JPS58156228A JP58019538A JP1953883A JPS58156228A JP S58156228 A JPS58156228 A JP S58156228A JP 58019538 A JP58019538 A JP 58019538A JP 1953883 A JP1953883 A JP 1953883A JP S58156228 A JPS58156228 A JP S58156228A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- digital converter
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本*aは広帯域音声信号を一連OII々のコードノ々ル
スに変換する方法及び装置に係り、籍に、仁のような信
号を、ノイズ及び歪の少ないコードノ譬ルスに変換する
方法反び手段に係る。
スに変換する方法及び装置に係り、籍に、仁のような信
号を、ノイズ及び歪の少ないコードノ譬ルスに変換する
方法反び手段に係る。
情味を含む連続的1km号を送信するのではなく、規則
的な―々O時間間隔で信号をサンプリングしそして変調
信号のサンプルを周期的なパルス列の形層て成る選択さ
れた媒体を経て送信し、これを後で復調すれば充分であ
ることが実証されている。
的な―々O時間間隔で信号をサンプリングしそして変調
信号のサンプルを周期的なパルス列の形層て成る選択さ
れた媒体を経て送信し、これを後で復調すれば充分であ
ることが実証されている。
音声縁の回路やテレックス回路の場合には、比較的雑音
裕度が大きく、一つ以上の信号源からのノ譬ルスをイン
ターレースするととKよりマルチデレクス作動が容JI
Kされ、然も長い送信回路では再生式中継器によって・
母ルスを容易に再整形できるといつ九多象の利点がある
ため、これまでにも色々な・譬ルス変関方法が利用され
ている。実際上、ニュース通信社ではノIルス変調器/
復関器(モデム)が使用されて−る。
裕度が大きく、一つ以上の信号源からのノ譬ルスをイン
ターレースするととKよりマルチデレクス作動が容JI
Kされ、然も長い送信回路では再生式中継器によって・
母ルスを容易に再整形できるといつ九多象の利点がある
ため、これまでにも色々な・譬ルス変関方法が利用され
ている。実際上、ニュース通信社ではノIルス変調器/
復関器(モデム)が使用されて−る。
最近まで、ノ々ルス繰返し数は信号源の最大周波数の少
なくともコ倍であると一つ要件によって、周波数上限が
約ダにHzの音声級通信、テレタイプ及びデータ回路へ
のノ臂ルス変飼曇の利用が制約を受けてきた。ナノ秒と
いう時間で状腸を変えることのできる部品が入手できる
ようKなつ九ことにヨリ鳥速比較器やデシタル−アナロ
グコンバータ(DAC)が作られているが、これまでの
ところはノイズ中歪があるために1広帯域の音声情報や
音楽情報を高忠実度でデジタル再現する上で妨げとなっ
ている。
なくともコ倍であると一つ要件によって、周波数上限が
約ダにHzの音声級通信、テレタイプ及びデータ回路へ
のノ臂ルス変飼曇の利用が制約を受けてきた。ナノ秒と
いう時間で状腸を変えることのできる部品が入手できる
ようKなつ九ことにヨリ鳥速比較器やデシタル−アナロ
グコンバータ(DAC)が作られているが、これまでの
ところはノイズ中歪があるために1広帯域の音声情報や
音楽情報を高忠実度でデジタル再現する上で妨げとなっ
ている。
本発明は、ノイズの少ない^速デジタルーアナログコン
バータ手段を用いるととにより広帯域の音声信号をデジ
タル化する装置に係る。
バータ手段を用いるととにより広帯域の音声信号をデジ
タル化する装置に係る。
従って、本発明の目的は、所定の割合で音声電気−信号
を周期的にサンプリンダし、サンプリング時Ot声信号
を正確Kllわす多ピットの一進数を形成する方法及び
装置を提供・することである。
を周期的にサンプリンダし、サンプリング時Ot声信号
を正確Kllわす多ピットの一進数を形成する方法及び
装置を提供・することである。
本発明の別の目iは、故実され九多ビットのデジタル−
アナログコンバータと、制御ユニットと、構成された信
号を入力信号と比較してこれらが1歇した時に多ビツト
ワードを形成する比較ユニットとを組合わせて用いると
とKより、所望02進ワードシーケンスを作り出すこと
である。
アナログコンバータと、制御ユニットと、構成された信
号を入力信号と比較してこれらが1歇した時に多ビツト
ワードを形成する比較ユニットとを組合わせて用いると
とKより、所望02進ワードシーケンスを作り出すこと
である。
第7図は、第コIIK/っのブロックとして示されえよ
すな複合アナpグーデジタルコンバータ(^DC)(D
fロック図である。ブロック1oFi複合ADCの作動
を制御する部品を含んでぃゐ。
すな複合アナpグーデジタルコンバータ(^DC)(D
fロック図である。ブロック1oFi複合ADCの作動
を制御する部品を含んでぃゐ。
fi算増幅1)1!A、128%?2C&び12DdN
OrtOn 社の電流差動増幅器例えばLM3デ□0
増幅器である。演算増幅器12^は、約、20 KHz
の音声帯域幅を得るように好ましくは約lIgないしj
OKHzで作動するクロック駆動装置として接続され
る。演算増幅f)11B及び12Cは鳥速スイッチ機能
を果たす。クロック駆動装置12^の出力はマークとス
ペースとの比率が同じであるが、マルチデレクス作動が
予期される場合には、クロストークを減少するように0
0g以下のマークツやルスが所望される。
OrtOn 社の電流差動増幅器例えばLM3デ□0
増幅器である。演算増幅器12^は、約、20 KHz
の音声帯域幅を得るように好ましくは約lIgないしj
OKHzで作動するクロック駆動装置として接続され
る。演算増幅f)11B及び12Cは鳥速スイッチ機能
を果たす。クロック駆動装置12^の出力はマークとス
ペースとの比率が同じであるが、マルチデレクス作動が
予期される場合には、クロストークを減少するように0
0g以下のマークツやルスが所望される。
本発明のl!IIIIIA例にシーて、ブロック1o内
の豪素14はDMコ!θ亭に類似した連続近似レジスタ
である。制御ブロック10の別の回路構成では、COり
θ亭θに類似し九CMOSカウンタが組込まれる。
の豪素14はDMコ!θ亭に類似した連続近似レジスタ
である。制御ブロック10の別の回路構成では、COり
θ亭θに類似し九CMOSカウンタが組込まれる。
制御クロック10は一つO入力と一つの出力とを有して
いる。入力1・はIII制御ブロック1・ヘスタートノ
々ルス即ち開始ノ臂ルスを入力し、これKより連続近似
即ちカウント機能が開始される。入力111AFi比較
赫12Dから接続される。制御ブロック10からの出力
18tl変換シーケンスの終わりを指示するものである
が、これは入力16への更に別のスタートノ4ルスの必
要性を指示してもよ−、比出力0は制御ブロックIOK
よ妙尭生された2進ビット流より成り、並列出力!O^
は複合ADCの最終結果である。
いる。入力1・はIII制御ブロック1・ヘスタートノ
々ルス即ち開始ノ臂ルスを入力し、これKより連続近似
即ちカウント機能が開始される。入力111AFi比較
赫12Dから接続される。制御ブロック10からの出力
18tl変換シーケンスの終わりを指示するものである
が、これは入力16への更に別のスタートノ4ルスの必
要性を指示してもよ−、比出力0は制御ブロックIOK
よ妙尭生された2進ビット流より成り、並列出力!O^
は複合ADCの最終結果である。
ブロック2!は、亀デジタルーアナログコンバータの性
能を改善する回路l と龜する別の特許出願に開示され
たもののような故実されたデジタル−アナログコンバー
タ(DAC)である、このO^catの出力22Aは比
較器1!Dの反転(−)入力に接続される。この出力!
IA#i、比較器12Dの非反転(ト)入力228に送
られる音声電圧KI&員的に等しくなるような構成され
たアナログ電圧である。
能を改善する回路l と龜する別の特許出願に開示され
たもののような故実されたデジタル−アナログコンバー
タ(DAC)である、このO^catの出力22Aは比
較器1!Dの反転(−)入力に接続される。この出力!
IA#i、比較器12Dの非反転(ト)入力228に送
られる音声電圧KI&員的に等しくなるような構成され
たアナログ電圧である。
IN AII!aK k +/% テ、f* ツ/ 1
0 Aufli/ 図に示され九全ての部品を含んでい
る。22Bで示され丸膏声馬液数入力は発振器22Cか
ら送られ、この発l!All1はアース14にも接続さ
れている。
0 Aufli/ 図に示され九全ての部品を含んでい
る。22Bで示され丸膏声馬液数入力は発振器22Cか
ら送られ、この発l!All1はアース14にも接続さ
れている。
アナログ入力2!BK基いてデジタル化されたピット流
である!ロックIOAの出力が20^で示されて−る。
である!ロックIOAの出力が20^で示されて−る。
ブロックIOAは第1図に示され九部品の集合体を含ん
でおり、その中で最も重要なものは低ノイズDAC2m
である。DACアースのスイッチング電流は共通モード
電圧を生じさせ、これは避けることのできない出力ノイ
ズ源となり、音声信号がゼロを通る時のクロスオーバ点
に差動的な非直線性をも九らす。抵抗24Bは第1Eの
DAC!!のようなりAC内のアース電流によっていか
に電圧が発生されるかを示すものであり、これは中間ス
ケール遷移中にノイズ及び差動的な非直線性を招く。抵
抗叩4Aは第1図の制御ユニット10及び比較器12D
の電流によっていかに電圧が発生されるかを示すもので
あり、仁の電圧は一般に小さなものであり、装置のノイ
ズや歪にはあtや関係しない。
でおり、その中で最も重要なものは低ノイズDAC2m
である。DACアースのスイッチング電流は共通モード
電圧を生じさせ、これは避けることのできない出力ノイ
ズ源となり、音声信号がゼロを通る時のクロスオーバ点
に差動的な非直線性をも九らす。抵抗24Bは第1Eの
DAC!!のようなりAC内のアース電流によっていか
に電圧が発生されるかを示すものであり、これは中間ス
ケール遷移中にノイズ及び差動的な非直線性を招く。抵
抗叩4Aは第1図の制御ユニット10及び比較器12D
の電流によっていかに電圧が発生されるかを示すもので
あり、仁の電圧は一般に小さなものであり、装置のノイ
ズや歪にはあtや関係しない。
第3図はぜ口電圧軸21に交差する音声信号26の中間
スケール遷移サンプリング間隔を示している。[)AC
アース抵抗のスイッチング電圧によ妙生じる段状変化の
作用が点線C)IR211^で示されている。アース電
流から生じるこれらのスイッチング電圧即ち差動的な非
直線性は、DACをベースとする^DCシステムのノイ
ズ及びクロスオーバ歪に大きく関係する。前記の特許出
願に開示され九改良されたDACO設計特黴によれば、
アース電流の影響が相轟に減少され、DACをペースと
した^DCシステムに用いるのに理想的に適したものK
される。
スケール遷移サンプリング間隔を示している。[)AC
アース抵抗のスイッチング電圧によ妙生じる段状変化の
作用が点線C)IR211^で示されている。アース電
流から生じるこれらのスイッチング電圧即ち差動的な非
直線性は、DACをベースとする^DCシステムのノイ
ズ及びクロスオーバ歪に大きく関係する。前記の特許出
願に開示され九改良されたDACO設計特黴によれば、
アース電流の影響が相轟に減少され、DACをペースと
した^DCシステムに用いるのに理想的に適したものK
される。
豪合ADCの作動は端子1・(第7図)へ信号を与える
ことくよって開始される。連続近似即ちカウントプロセ
ス(第1図のIc/ダ)Kより一連のノ臂ルスが20^
を経てDAC!1へ送られる。
ことくよって開始される。連続近似即ちカウントプロセ
ス(第1図のIc/ダ)Kより一連のノ臂ルスが20^
を経てDAC!1へ送られる。
DAC!1は!!Aを経て比較器12Dへ構成され九ア
ナログ出力を発生する。比較−120はこO構成された
アナログ信号を入力音声信号2!Bと比較する。成る時
点で比較器において上記の構成された信号と入力信号と
が等しくなる。システムとして働く^OCの作動は、音
声入力信号が絖(隈り続けられ、成る間隔のビット流が
20^(第1図)K得られる。入力信号が中断したり長
時間休止し九すすると、ADCシステムの作動を再開す
ることが必要となる。
ナログ出力を発生する。比較−120はこO構成された
アナログ信号を入力音声信号2!Bと比較する。成る時
点で比較器において上記の構成された信号と入力信号と
が等しくなる。システムとして働く^OCの作動は、音
声入力信号が絖(隈り続けられ、成る間隔のビット流が
20^(第1図)K得られる。入力信号が中断したり長
時間休止し九すすると、ADCシステムの作動を再開す
ることが必要となる。
本発IjlIKより構成された好ましい物理的な実施例
について本発明を説明し九が、本発明の精神及び範囲か
ら逸脱せずに種々の変更及び改良がなされ得ることが画
業@Kf14らかであろう。例えば、本発明は低ノイズ
DACを含むことに基ずくものであるが、^OCシステ
ムの性能を夷買上変えることなく上記のICK代ってス
イッチング、クロック、カウント及び比較のための種々
の市販集積回路が用いられてもよい。又、エンコードさ
れた広帯域信号を高J111度で再生するためKa、シ
ステムのデコード部(図示せず)Kも低ノイズのDAC
を用いねばならない。
について本発明を説明し九が、本発明の精神及び範囲か
ら逸脱せずに種々の変更及び改良がなされ得ることが画
業@Kf14らかであろう。例えば、本発明は低ノイズ
DACを含むことに基ずくものであるが、^OCシステ
ムの性能を夷買上変えることなく上記のICK代ってス
イッチング、クロック、カウント及び比較のための種々
の市販集積回路が用いられてもよい。又、エンコードさ
れた広帯域信号を高J111度で再生するためKa、シ
ステムのデコード部(図示せず)Kも低ノイズのDAC
を用いねばならない。
第1図は本発明により組立てられて接続され九アナログ
ーデジタルコンバータのブロック図、第一図は第1図に
示され九部品の実効回路作用を示すと共に、アナ党グー
デジタル変換ループ内及び音声入力ループ内の寄生アー
ス抵抗を示す図、そして 第3図は信号がゼロ軸に交差して負から正へと極性を変
える点における音声入力の拡大図である。 10・・・制御ブロック 12・・・演算増幅器 14・・・連続近似レジスタ !2・・・DAC C%J rQ“ 塚 転
ーデジタルコンバータのブロック図、第一図は第1図に
示され九部品の実効回路作用を示すと共に、アナ党グー
デジタル変換ループ内及び音声入力ループ内の寄生アー
ス抵抗を示す図、そして 第3図は信号がゼロ軸に交差して負から正へと極性を変
える点における音声入力の拡大図である。 10・・・制御ブロック 12・・・演算増幅器 14・・・連続近似レジスタ !2・・・DAC C%J rQ“ 塚 転
Claims (1)
- 1進ビット流を発生するデジタルコンバータと、こoy
”yタルカウント手段Kli絖されて−て、上記−進ビ
ット流を第1アナW−ダ信号に変換するデジタル−アナ
ログ変換手段と、入力アナログ信号を受信する第1手段
とを備え九アナログーデジタルコンバータにおいて、上
記入力アナログ備考を上記第1アナログ信号と比較して
これらが実質的KJLい時を決定するように上記all
/手段及び上記デジタル−アナログ変換手段Kli絖さ
れてiると共に、出力が上記デジタルカウント手段KI
I続された第4手段を更に備え九ことを特徴とするアナ
ログ−デジタルコンバータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US35150082A | 1982-02-23 | 1982-02-23 | |
US351500 | 1982-02-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58156228A true JPS58156228A (ja) | 1983-09-17 |
Family
ID=23381184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58019538A Pending JPS58156228A (ja) | 1982-02-23 | 1983-02-08 | パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タ |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS58156228A (ja) |
DE (1) | DE3306309A1 (ja) |
FR (1) | FR2522222A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4625860A (en) * | 1985-02-27 | 1986-12-02 | Sumitomo Heavy Industries, Ltd | Tubular belt conveyor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4933208A (ja) * | 1972-07-27 | 1974-03-27 | ||
JPS516840B2 (ja) * | 1972-10-17 | 1976-03-02 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2328327A1 (fr) * | 1975-10-17 | 1977-05-13 | Cit Alcatel | Codeur-decodeur analogique numerique |
GB2034992B (en) * | 1978-11-17 | 1983-09-01 | Burr Brown Res Corp | Analogue-to-digital converter |
WO1981000033A1 (en) * | 1979-06-22 | 1981-01-08 | American Micro Syst | Current mirror digital to analog converter |
-
1983
- 1983-02-08 JP JP58019538A patent/JPS58156228A/ja active Pending
- 1983-02-22 FR FR8303286A patent/FR2522222A1/fr active Pending
- 1983-02-23 DE DE19833306309 patent/DE3306309A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4933208A (ja) * | 1972-07-27 | 1974-03-27 | ||
JPS516840B2 (ja) * | 1972-10-17 | 1976-03-02 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4625860A (en) * | 1985-02-27 | 1986-12-02 | Sumitomo Heavy Industries, Ltd | Tubular belt conveyor |
Also Published As
Publication number | Publication date |
---|---|
FR2522222A1 (fr) | 1983-08-26 |
DE3306309A1 (de) | 1983-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750835B1 (en) | Analog to digital converter using asynchronous pulse technology | |
CN110875740B (zh) | 数字模拟转换器 | |
JPS58121857A (ja) | 周波数変調信号を受信するための無線受信機用の復調回路 | |
US20190149165A1 (en) | Signal processing device and method | |
JPS6318372B2 (ja) | ||
US8018363B2 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
Sandler | Digital-to-analogue conversion using pulse width modulation | |
JPH11234045A (ja) | カウンタを備えた周波数遷移キーイング復調器 | |
US20090141815A1 (en) | Time-encoding-based high-capacity digital communication link | |
Thanh et al. | A second-order double-sampled delta-sigma modulator using individual-level averaging | |
JPS58156228A (ja) | パルスコ−ド音声変調に用いるアナログ−デジタルコンバ−タ | |
US6778116B1 (en) | Switching DAC pulse encoding circuit | |
US4651132A (en) | Analog to digital converter system for application to pulse code modulation | |
GB2115247A (en) | An improved analog to digital converter system for application to pulse code audio modulation | |
CN102823128B (zh) | 数字放大器 | |
Putzeys | Simple, ultralow distortion digital pulse width modulator | |
Yadav | Digital Communication | |
JP3003198B2 (ja) | パルス幅変調装置 | |
Kołodziejski et al. | Linearized 9-Bit Hybrid LBDD PWM Modulator for Digital Class-BD Amplifier | |
JPH0357436B2 (ja) | ||
Ahmed et al. | The proposed model of pulse code modulation encoder for voice frequencies [J] | |
JPS61287077A (ja) | デイジタルデ−タ記録方法 | |
SU1363517A2 (ru) | Устройство дл синхронного радиоприема частотно-манипулированных сигналов | |
CN118074712A (zh) | 一种用于数模转换的线性度优化低通滤波器 | |
Magrath et al. | Power Digital-to-Analog Conversion Using Sigma-Delta Pulse Inversion Techniques |