JPS58154047A - 端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理装置のエラー処理方式に係り、特に複
数の処理要求を時分割で多重に処理する装置に好適なエ
ラー処理方式に関する。

従来技術 第１図は情報処理装置を示し、主記憶装置（ＭＳ）、演
算処理装置（ＢＰＵ）、入出力処理装置（ＩＯＰ）およ
び主記憶制御装置（ＳＣ’Ｕ）とから構成される。この
内でＳＣＵは、ＢＰＵおよびＩＯＰから発行されるＭＳ
Ｋ対するデータの転送要求を時分割で多重に処理する。

このＳＣＵがＭＳに対するデータ転送処理中に何らかの
エラーを検出すると、ＳＣＵは、エラーの検出されたデ
ータ転送要求を発行した装置（対してエラ゛一が検出さ
れたことを通知し、エラーが通知され“た装置は、要求
の再発行等による回復処理を試みる。そして、回復処理
に失敗すると、エラーが通知された装置は、実行中の処
理を中断し、プログラムによる回復処理を起動するため
にマシンチェック割込み等を発生する。

上記一連のエラー回復処理を行うために、ＳＣＵには、
エラーが検出された場合に、そのエラーが何れの装置の
要求を処理中に検出されたのかを判別し、かつ、エラー
の検出されたデータ転送要求を発行した装置に対して適
切なエラーの通知を行うべく、論理回路上の工夫が必要
である。従来技術では、これを次のようにして達成して
いる。

８ＣＵＫ発行された個々のデータ転送要求には、固有な
識別情報が付加されている。この識別情報が、データ転
送要求が８ＣＵ内の各処理ステージを経由しながら処理
されていくのと同期して伝達されてゆき、最終ステージ
におけるデータ転送処理が終了すると、８ＣＵはこの識
別情報を参照し、どの装置から発行されたデータ転送要
求を処理し終え九のかを判別し、データ転送要求の処理
終了をデータ転送要求元に通知する。そして、あるステ
ージにおける処理中にエラーが検出されると、エラー情
報は、上述の識別情報に付加されて各ステージを伝達さ
れてゆく。前段の処理ステージでのエラーの有無が次段
の処理ステージでの処理内容に影響を与えるような場合
には、識別情報に付加され九ニラー情報が次段ステージ
での処理内容の決定に使用される。所定のデータ転送処
理（エラー処理）を終了すると、−ラー情報は識別情報
が示すデータ転送要求元に通知される。

ところで、上記従来のエラー処理方式には次のような問
題がある。

エラー情報には、回復処理を行う装置が回復処理の内容
を決定するのく必要な情報を含むことが要求され、また
、このエラー情報には回復処理に失敗し九場合や後日の
エラー解析の際に必要十分な情報を含んでいることが望
しい。これらの事情から、各ステージ間を識別情報に付
加されて伝達してゆくエラー情報量は、処理ステージ数
の増加と処理の多重度の増加に伴って増加するので、こ
れらの論理を実現するためのノ・−ドウエアの増大が免
かれない。また、アクセスおよびサイクル時間の異った
メモリを主記憶に使用すると、エラーの検出タイミング
がそれに伴って変化し、このため、エラー検出情報を識
別情報に付加するのに特別な同期化回路が必要になる。

発明の目的 本発明の目的は、複数の処理要求を多重に処理する情報
処理装置において、上述の従来技術の問題点を解決した
エラー処理方式を提供することにある。

しかして、本発明の特徴とするところは、多重処理中に
エラーが検出されても、この時点ではエラーの検出され
た要求元の特定化を行わず、エラー゛が検出された時点
で処理中であった全ての要求を終了してから、再度、こ
れらの要求を、今度は逐次的に実行し直すことＫより、
エラーの回復試行処理を兼ねたエラー発生要求元の特定
化を行うととＫある。

発明の実施例 以下、本発明の一実施例を第１図のＳＣＵに適用し′＃
−場合を例に図面を用いて説明する。

第２図は、ＢＰＵおよびｉｏＰがＳＣＵとの間でデータ
転送を行う場合のインタフェース信号および時間関係を
示したもので、ＢＰＵおよびＩＯＰは、データ転送の要
求（Ｒ４９μ＃＃ｔ）に伴って、続出し書込み等の要求
内容を示す指令（Ｏｒｃｈｒ）、記憶保護を行う丸めの
キー（Ｋｍｙ）、アドレス（Ａｃｌｄｒ　ｇ＃Ｉ）およ
び書込みの場合は書込みデータ（Ｓｔｏｒａｄａｔａ）
と部分書込み情報であるマーク（Ｍａｒｋ　）を送出す
る。これに対して８ＣＵは、ＭＳにおける所定の動作が
終了すると、アドバンス（ＭｖａｓＣｇ）信号と、これ
に伴って不当アドレス指定である場合は不当アドレス信
号（Ｉｎｖａｌｉｄ　ＡｔＬｄｒａｓｚ　）　、記憶保
護例外を検出した場合は記憶保護例外信号（Ｐｒｏｔｅ
ｃｔｉｏｎ　Ｖｉｏｌａｔｉｏｎ　）、マシンチェック
が検出された場合にはマシンチェック検出信号（’Ｎｈ
ｃｈｉｎｎ　Ｃｈｅｃｋ　）および読出し動作の場合に
は読出しデータ（Ｆｅｔｃｈ　ｄａｔａ）を応答する。

マシンチェック検出信号には、前述の如く、データ転送
要求元がエラー処理を行うために必要な１つ以上のエラ
ー情報が含まれる。

第８図に本発明を実施した８ＣＵの構成例を示す。ＷＸ
８図中、ｌは優先順位制御部、２はメモリ要求制御部、
３は終結制御部、４〜６はデータ転送受付制御部であり
、７は主記憶装置（ＭＳ　）を示す。

まず最初に１ハードウエアのエラーが検出されなかった
場合の該８ＣＵの動作を説明する。ＢＰＵおよびＩＯＰ
から発せられたデータ転送要求（Ｒａｑｕｇｚｆ）は、
それぞれの装置に対応するデータ転送受付制御部４〜６
で受付けられて、続出し・書込み等の要求内容を示す指
令（０ｒｄｅｒ）　　が解読されると共に、要求信号に
伴って送られてきた中−（Ｋ−ｙ）、アトｖ　ｘ　（Ｍ
ｄｒｇｔｚ　）、書込みの場合は書込みデータ（８ｔａ
ｒｇ　ｄａｔａ）及び部分書込みマーク８αｒｋ）がレ
ジスタｌＯの対応する位置にラッチされる。データ転送
要求受付制御部４〜６は、データ転送要求を受取ると、
優先順位制御部１に対して解読済みの要求を転送する。

優先順位制御部ｌは、上記データ転送要求受付制御部４
〜６から独立に転送される要求のうちの１つを選択し、
該当データ転送要求受付制御部へ要求受付は信号で応答
すると共に、選択した要求元に対応する固有な識別情報
（ＩＤ）を生成し、峻別情報レジスタ１１にセットする
。この識別情報には、書込みを行うか続出し葡竹うかの
情報も含すれる。識別情報の生成と同゛時Ｋ、優先順位
制御部ｌでは、該当レジスタ１０にラッチされているキ
ー（Ｋ）、アドレス（Ａ）、データ（ＳＤ）およびマー
ク（Ｍ）等をセレクタ１２によって選択し、レジスタ１
Ｂに転送する。

次いでレジスタ１８のアドレスを用いて記憶保護キーメ
モリ１４から該当メモリ領域の記憶保護キーを読出し、
比較器１５により、読出したメモリキーとレジスタ１８
のキー内容とを比較して記憶保護チェックを行う。この
時、同時に１記憶保護キーメモリ１４内にメモリキーと
共に予め書込まれているメモリ領域毎の、その有効性を
表示するアドレス有効性インジケータが読出され、不当
アドレスか否かのチェックが行われる。不当アドレスま
たは記憶保護例外検出の有無に関する情報は、レジスタ
１１の識別情報と共にメそり要求制御部２を介して識別
情報レジスタＳ１゜〜２１．へ転送される。同時にルジ
スタ１Ｂのアドレス（Ａ）、データ（ＳＤ）およびマー
ク°（Ｍ）は、該レジスタ１８のアドレスが指定す、る
メモリ・パンク対応、１゛・１・ のレジスタ２０゜〜２０ｎのいずれかにそれぞれ転送さ
れ、優先順位制御部ｌからメモリ制御部２に対してメモ
リ要求の実行要求が通知される。なお、優先順位制御部
ｌはレジスタ１８内のアドレス　　　−（Ａ）を解読す
ることにより、メモリ要求を実行すべきメモリバンクの
番号を決定するが、要求を実行すべきメモリバンクが先
の要求を実行中の場合には、新たな要求はレジスタ１８
で保留する。

メモリ要求制御部２は、不当アドレスが検出されている
場合には、存在するメモリアドレスに対する読出しを行
うように優先順位制御部１から受取った実行要求を変更
し、記憶保護例外が検出された場合には、書込み動作か
ら読出し動作への実行要求の変更を行ってから、対応す
るメモリバンクの識別情報レジスタ２１ｏ−２１，に識
別情報を転送する。これらの実行要求の変更によってメ
モリ７の内容は保護されることになる。

不当アドレスと記憶保護例外のいずれも検出されない場
合、メモリ要求制御部２は、レジスタ２０゜〜２０％に
設定された内容を用いて各メモリバンク８０゜〜８０ユ
に対し、識別情報レジスタ２１０〜２１３に表示された
動作を実行する。メモリバンク８０゜〜８０ｎにおける
所定の動作が終了すると、それぞれ該当メモリバンクか
ら終結制御部８に対してメモリ動作終了の通知が行われ
る。

メモリ動作終了が通知された終結制御部８は、メモリバ
ンクから識別情報（ＦＤ）を受取り、データ転送受付制
御部４〜６のどの処理を終了したのかを解読し、対応す
るデータ転送受付制御部に対してアドバンス信号と識別
情報内の不当アドレスおよび記憶保護例外信号を送出す
る。アドバンス信号等を受取ったデータ転送受付制御部
４〜６は、対応する装置に該アドバンス信号と不当アド
レスおよび記憶保護例外信号を送出すると共に１読出し
を要求していた場合には、レジスタ１０の内容を解読し
て得たメモリバンク番号に対応するレジスタ４０ｏ〜４
０．の１つを選択し、セレクタ５０〜５８を介して、対
応する装置に対してメモリバンクからの続出しデータを
送出する。

以上がハードウェアのエラーが検出されなかつ九場合の
８ＣＵの一連の動作であるが、次に本発明の特徴である
エラー検出時の動作について説明する。

データ転送受付制御部４−〇からレジスタ１Ｂに転送さ
れたキー（６）、アドレス（Ａ）、データ（８Ｄ）およ
びマーク（Ｍ）は、パリティチェッカＣｏ１〜ＣＯ＆に
よってそれぞれパリティチェックされる。なお、要求が
読出し動作の場合には、データおよびマークはパリティ
チェックの対象から外される。パリティエラーが検出さ
れると各パリティチェッカＣＯＩ〜ＣＯ＆の出力の各々
が、データ転送受付制御部４〜６に送出される。同時に
、これらチェッカの出力はメモリ要求制御部２に伝達さ
れてから、ひとつ＆Ｃまとめられて次段の識別情報レジ
スタ２１ｏ〜３１、に転送される。すなわち、次段の識
別情報レジスタ５ｘｏ−８ｔ、に付加された１ビツトの
エラー情報によって、前段での処理におけるエラー発生
の有無が判定できることになる。記憶保護キーメモリ１
４の読み出しデータもチェッカＣＸＸによってパリティ
チェックが行われる。このエラーも全てのデータ転送受
付制御部４〜６に送出され、同時に次段の職別情報レジ
スタ２１ｏ−２ｉｎのエラービットに論理和される。同
様にして、レジスタ１８の内容がレジスタ２ｏ０ないし
２０ｎＫ転送されたときにもパリティチェックが行われ
、エラー発生の有無は、メモリ要求制御部２を通して識
別情報レジスタ１．〜２１ｎのエラービットに論理和さ
れて各メモリバンクに送出される。同時に、全てのデー
タ転送受付制御部４〜６にも送出される。メモリバンク
８００〜８０ｓでエラーを検出した場合も同様である。

このようＫして、終結制御部８が最終的に受取った識別
情報には、その要求が処理される過程でのエラー発生の
有無が１ビツトの情報として含まれることになる。

次に第４図および第５図により、エラーが発生した場合
のデータ転送受付制御部と優先順位制御部の動作を説明
する。第４図はデータ転送受付制御部の７０−チャート
、第５図は優先順位制御部のフローチャートで□ｉ′あ
り、これらの処理は、例えばマイクロ−プログラム制御
方式により容易に実現されるものである。

エラー検出が報告されたデータ転送受付制御部４〜６は
、自分が要求を発行して優先順位制御部１から要求受付
は信号を受取り、アドバンス信号を待っている状態の場
合にのみ、そのエラー検出の報告を受取り保持する。要
求を出していない場合、要求を出しているが要求受付は
信号を受取っていない場合、およびすでに要求が処理さ
れている場合、すなわち、アドバンス信号を待っていな
ければ、エラー検出の報告は無視する。

データ転送受付制御部４〜６はアドバンス待ち中和エラ
ー検出報告を受けると、報告された個々のエラーの内容
を受取って保持する。その後、終結ｌ１ｌＩｌｌ１部１
からアドバンス信号を受取ると、アドバンス待ちの状態
を解除し、エラー報告の有無を判定する。エラーが報告
されている場合には、レジスタＩＯＫ保持されている内
容を用いて優先順位制御部ＩＫ対して再度要求を発行す
ると共に、保持していたエラー報告をクリアし、同時に
再試行中であることを記憶する。終結制御部８からアド
バンス信号を受取ったときに、すでに再試行中であるこ
とを記憶している場合には再試行を抑止し、保持してい
るエラー情報をアドバンス信号と共に対応する装置に送
出して動作を終了する。

データ転送受付制御部４〜６は、再試行要求を発行する
場合には、再試行動作が終了するまでの間、優先順位制
御部１に対し再試行中であることを通知する。一方、優
先順位制御部１はデータ転送受付制御部４〜６の要求を
受けつける前に再試行中を表示しているデータ転送受付
制御部が有るか無いかを調べる。再試行要求を表示して
いるデータ転送受付制御部が無ければ、通常の動作、す
なわち、次段での処理が可能になり、次々要求を受付は
処理することになる。

優先順位制御部は、再試行要求を表示しているデータ転
送受付制御部が存在する場合には、現在処理中の動作を
すべて終了するまで要求の受付けを抑止する。現在処理
中の動作を全て終了したか否かは、全てのデータ転送受
付制御部４〜６がアドバンス待ちの状態でないことを確
認することＫよって可能である。すべてのデータ転送制
御部４〜６がアドバンス待ちの状態でなくなると、優先
順位制御部１は、要求の内から一つの要求を選択し、前
述の如くしてこの要求を処理する。この場合、要求が受
けつけられたデータ転送受付制御部はアドバンス待ちの
状態になるので、優先順位制御部１は、データ転送受付
制御部４−６のすべてが再試行中でなくなるまで逐次的
にしか要求を処理できないことになり、ここに、エラー
発生時における転送要求の逐時処理が実現することにな
る。

逐時処理が行われることＫよって、エラーが発生した場
合でも、そのエラー検出の報告は、アドバンス待ちの状
態にあるデータ転送受付制御部でのみ受取りと保持が行
われることになり、エラー検出に対応する要求元の特定
化が行われることＫなる。すべてのデータ転送受付制御
部が再試行中で無くなれば、優先順位制御部１は逐時処
理モードから解放され、通常の多重処理を行うことにな
、、・　す る。

発明の効果 以上の説明から明らかな如く、本発明によれば、複数の
要求を多重に処理する装置におけるエラー発生時の処理
が、処理ステージ数の増加と多重度の増加による影譬を
少くして実現可能になる。また、主記憶からのエラー報
きも、特別な同期化回路を必要とせずに容易に行えるよ
うになる。

【図面の簡単な説明】

第１図は本発明で対象とする情報処理装置の構成例を示
す図、第２図はデータ転送時のインタフェース信号を示
す図、第８図は本発明による主記憶制御装置の一実施例
を示す図、第４図は第８図におけるデータ転送受付制御
部の動作フローを示す図、第５図は第８図における優先
順位制御部の動作フローを示す図である。 ｌ・・・優先順位制御部、２・・・メモリ要求制御部、
８・・・終結制御部、４−〇・・・データ転送受付制御
部、？・・・主記憶装置（ＭＳ）　、８０ｏ〜８０ｗ・
・メモリバンク、１０、１８．２０１〜２０ｎ、４００
〜４ｋ”・レジスタ、１１゜２１ｏ−２Ｉｎ　”’識別
情報レジスタ、１２１．５０．５１．５８・・・セレク
タ、１４・・・記憶保護メモリ、１５−・・比較器、Ｃ
ｏ１〜ＣＯ４，Ｃ１１・・・パリティチェッカ。

Claims (1)

【特許請求の範囲】
1. （１）複数の処理要求を多重に処理する情報処理装置に
   おいて、多重処理中にエラーを検出すると新たな処理要
   求の受付けを抑止し、多重処理中の要求の終了を待ち、
   該処理が終了すると、エラーが検出された時点で多重処
   理中であった要求を逐時一つずつ再処理し、逐時処理を
   終了すると新たな要求の受付けと多重処理を書間するこ
   とを特徴とするエラー処理方式。