JPS58151676A - デイジタル信号プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、非遅延データ及び遅延データの間で数学演算
を実施するディジタル信号プロセッサに関する。

このようなプロセッサは、自己相関関数又は相互相関関
数、或は栴造関数の目算機の役をする。

自己相関器においては、信号は２つのチャネルに分割さ
れる。一方のチャイ・ル信号を遅延させ、非遅延チャイ
・ル信号を乗じる。相互相関器においては、第１の信号
を遅延させ、第２の非遅延信号を乗じる。構造関数割算
機は、遅延信号及び非遅延信号の間の差の二乗を定める
。

ディジタル信号処理により、信号に極めて正確な数学演
算を実施することができる。論理速度の最近の進歩によ
って複雑な処理を実時間で実施することができる。若干
の事象の統泪的特性理論の進歩により若干の関数の処理
か簡単になった。このことの１例は、レーザー光散乱実
験、とくに弱い散乱事象の場合である。

単一のクリップされたディジタル相関器の開発に通ずる
光散乱の性質の詳細々研究は、英国特許第１　、２９０
　、３３６号明細書に記載されている。この相関器によ
り鋭敏な検出器への単一の光子の到達を表わす信号の処
理ができるようになった。このことから全範囲の作業が
可能になった。たとえばレーザー光のドツプラシフトに
より流体中の粒子を散乱させるレーザードツプラ速度割
測（ＬＤＶ）は、粒子速度及び乱流の値が得られるよう
に処理することができる。

前記のディジタル相関器においては、相関関数は、逐次
のサンプル間隔チャネルで得られる情報から累算される
。サンプル間隔イ・ルの数を増すと、さらに情報が得ら
れるが、機器費用が増すようになる。

本発明の目的は、機器の費用の増加は最小にとどめて、
ディジタル信号から得られる情報の量を増力目すること
にある。

本発明は、（イ）到来ディジタル信号が各別の値ｅ（０
）を持つことができる成る順序のサンプル間隔を供給す
るタイミング手段（５，６）と、（ロ）遅延信号ｅ　（
ｍ）を与えるように、ディジタル信号をサンプル間隔ｕ
ｔたけ累進的に遅延させる直列遅延装置（３５，４０，
５２）と、（ハ）前記遅延信号ｅ←）及び非遅延信号ｅ
　（ｏ）の互いに異る遅延値の間で数学演算ｇｆｎ）を
行なう複数個の素子（４１，５４）を持つ演算セクショ
ン（３６，５４）と、に）この演算セクションの各素子
（４１，５４）Ｋより次次のコンパイレーションを累算
し所要の数学演算を集合的に行なう複数のチャイ・ルを
持つ累算記憶装置ｔ　（３７，５７）と、（ホ）各信号
のプロセッサ通過を制御する制御手段（１２，１７）と
を備えた、少くとも１つのディジタル信号を処理するデ
ィジタル信号プロセッサにおいて、前記累算記憶装置（
３７）のチャネルの（４５□ないシ４５８．５７１ない
し５７８）数Ｎよりはるかに多い遅延段（４０］ないし
４０□６、ｅｌないしｅ１６）の数Ｍを持つ直列遅延装
置（３５，５２）を備え、この直列遅延装置内の異なる
段（４０’、５２　）を前記各チャネル（４５，５７）
に協働させることにより、これ等の各チャ４・ル間の遅
延間隔が実質的に等比級数的に増加するようにしたこと
を特徴とするディジタル信号プロセッサにある。

互いに隣接するチャイ・ル間の遅延間隔の増加は、等比
級数的であり、又は全増加が実質的に等比級数的になる
ような等止縁数学的増加に近似する。

たとえば互いに隣接してない若干のチャ片・ルば、遅延
間隔が正確に等比級数的に増力［１するが、中間チャ片
・ルは近似的に等比級数的に増加する。全等比級数的増
加は、試験条件に適するように変えることができる。１
つの有用な遅延間隔はＪＴの増加である。１例では本発
明プロセッサは、線形遅延間隔に変えることのできる遅
延間隔を持つ。

数学演算は、自己又は相互の相関関数或は構造関数であ
ってよい。相関関数を生ずるには、演算セクション素子
は、一致回路、（Ｎ）　ＡＮＤゲート等のような多数ビ
ット乗算器又は単一ビツト乗算器でよい。構造関数を生
ずるに−、各素子は差二乗器でよい。

直列遅延装置は、シーリアル−イン・パラレル−アラｌ
−（５ｅｒｉａｌ−ｉｎ　ｐａｒａｌ、］ｅｌ−ｏｕｔ
　）　　多数ビット又は単一ビットのシフトレジスタで
ある。

ディジクル信号は、１連のディジタル値、多数ヒツト又
は単一ビットであり、又時間的に互に隔離した単一事象
を表わすパルス列である。

以下本発明ディジタル信号プロセッサの実施例を添付図
面について詳細に説明する。

第１図に示した相関器：１）は、光電子増倍管（２）か
ら信号を受ける。光電子増倍管の出力は、それぞれ光束
（４）内の単一の光子を受は取ったことを表わすパルス
（３）の流れである。

基本クロック（５）は、全部の内部演算が関連する間隔
ｔを持つ。この間隔ｔは、結局は全システムの最大分解
能を定める。たとえばｔ＝１マイクロ秒である。

各到来パルス（３）ハ、非ランダム化（ｄｅｒａｎｄｏ
ｍｉｓｅｒ）回路（６）で基本クロック（５）の間隔に
同期させられる。

すなわち出力（７）の各パルスは、間隔を内で相互に同
じ関係を持ち、同じ高さ及びパルス幅である。

サンプル時間クロック＋８１　Ｈ、基本クロック周波数
を分割しサンプル間隔時間Ｔ＝ｕｔ　　を生ずる。

この式でＵは、実験用に適するように変えられる整数で
ある。このようにして相関器（１）ハ異なるサンプル時
間間隔で非ランダム化されたデータ出力（７）Ｄサンプ
リングを行ない、相関器データの有効なスパン及び範囲
を遅延時間スペースで変える。

各サンプル間隔時間ｕｔ　　中に非ランダム化回路）６
）からのパルス出力（７）は、データ収集装置（９）で
開数される。データ収集装置（９）は、時間ｕｔ　　内
に光電子増倍管により受は取る強さく光子の個数）を表
わす多数ビット数ｅ（０）を形成する。データ収集装置
（９）からは２つの出力すなわち直列データ出力（１０
）及び即値データ出力（１１）がある。相関器の実際の
製造に関連する理由で、データ収集装置（９）の各出力
は、各出力に対し通常ｅ（０）推定値を一層少数の２進
ビットに制限するｅ（０）の近似値である。

すなわち直列データ出力（１０）は、ｅ（ｏ）のｐビッ
ト推定値であり、そして即値データ出力（１１）はｅ（
０）のｑビット推定値である。９％　　Ｑの値は１から
］、ｏｇ２Ｕ寸での整数でよい。Ｕは分割比Ｕが取る最
大実際値である。

試験の持続時間は、瓜ゲート（１３辺一方の入力に出力
を送る持続時間論理回路（１２）により制御する。

へ〕ゲート（１３）の他方の入力は、ｑビット情報すな
わち即値データ出力）　（１１，）である。ＡＮＤゲー
−ト（１３）からの出力（１４）は、相関器記憶装置（
１５）に送られる。相関器記憶装置（１５）は又サンプ
ル時間クロック（８）からの入力（１６）と、ｐビット
情報すなわち直列データ出力（１０）とを受は取る。試
験の持続時間は、一定の時間間隔又は一定数のサンプル
時間をセットすることにより制御される。

相関器（１）の全制御は、データ曲線（１８）を介し相
関器記憶装置（１５）と通信するマイクロプロセッサ（
１７）による。

相関器記憶装置（１５）は第２図にさらに詳しく示しで
ある。相関器記憶装置（１５）は、４セクシヨンすなわ
ち遅延セクション（２１）　、演勢−セクション（２２
）　、累算セクション（２３）及び読出し論理セクショ
ン（２４）を備えている。

遅延セクンヨン（２１）は、Ｍ段のｐビットを持つシー
リアル−イン・パラレル−アラｌ−（ｓｅｒｉａｌ−ｉ
ｎ　ｐａｒａｌｌｅｌ−ｏｕｔ　）レシフトレシヌタ（
２５）である。遅延セクション（２１）は、サンプルク
ロックからのクロックパルスの制御のもとにｐビット直
列データを受は取る。

演算セクション（２２）は複数種類の形式のものがある
。たとえば演算セクション（２２）はＭ個の乗算器（２
６）又は差二乗器を備えている。各乗算器（２６）は、
シフトレジヌタ（２５）の異なる段からの入力（２７）
と、即値データ出力ｑ　（１４）からの入力（２８）と
を持つ。英国特許第１　、２９０　、３３６号明細書に
記載しであるような相関器の１例においては、データｐ
は調節自在なレベル・クリップ回路（図示してない）に
よりクリップされる。

累算セクション（２３）は、それぞれ演算セクション（
２２）の各部分からの出力（３０）をサンプル間隔で累
算するＮ個の累算チャイ・ル（２９）を備えている。

試験実施の終りに各累算チャネル（２９）の内容を、論
理装置（３１）によりデータ母線（１８）を介しマイク
ロプロセッサ（１７）に読み出す。

データ演算に当たり１連の数字の形のデータは、直列デ
ータ出力（１０）としてシフトレジヌタ（２５）に、又
即値データ出力（１４）として直接演算セクンヨン（２
２）に送られる。

相関１算のために演算セクション（２２）は、出力（３
０）のｇ（ｍ）がｅ（ｏ）　×ｅ（ｍ）　　に等しい乗
算器（２６）を使う。この場合ｅ　（ｍ）は、現在段階
のＡ１１ｍ番目のサンプル段階からのデータである。各
累算チャネル（２９）のＣ（ｍ）は、ｇ　（ｍ）の次次
の値を増り、これ等の値を加算して集合的疋自己（又は
相互）相関関数Ｇ　（ｍ）を生ずる。実際の相関器にお
いてはｅ　（ｍ）のｐビット値とｅ（０）のｑビット値
とを乗算して乗算に対するｒビット近似値を得る。

構造関数を形成するには各値ｇ　（ｍ）を（ｅ（０）−
ｅ　（ｍ））　　から形成する。

英国特許第１　、２９０　、３３６号明卸１書による相
関器においては、入力データは単一ビット数、論理０又
は１の形である。この場合、たとえば多数ビットの乗算
器（２６）の代りに一層ゲートを使う場合に、回路部品
とくに演算セクションを簡単にする。多くの種類の試験
に対しては単一ビット相関が適当である。この場合高い
速度たとえば２０マイクロ秒のサンプル間隔が容易に得
られる。

前記の形式の相関器は場合により有効に使われている。

しかし若干の種類の試験では、関数Ｇ（ｍ）はＭの大き
い値に対し貴重な情報を含む。このような情報は、シフ
トレジスタ段、乗算器及び累算器の個数を増すことによ
り得られる。しかし費用が極めて高くなる。たとえば成
る相関器が２６個つチャネルを持ち、有用な情報は２，
０００又はそれ以上のチャイ・ル捷で得られる。

この特別の情報を得ようとする１提案では、直列データ
入力で長さＶの語を持つ力ｎ算シフトレジスタを使用し
た。この場合各シフトレジスタ記憶装置はｅ（ｍ）の代
りにｅ（ｖ＋ｍ）を含む。この方法はｅ（０）及びｅ（
ｏ＋ｖ）を同時には処理することができない。従って７
語の遅延を伴って又伴わないで試験を反復しなければな
らない。

従来の相関器においては、互いに隣接するチャネルＣ（
ｎ−］、　）　、Ｃ（ｎ、）、Ｃ（ｎ＋１）−−−−は
、互いに隣接する遅延時間の相関係数ｅ（ｍ−１，）、
ｅ（ｍ）、ｅ（ｍ＋］）　　−・を累算する。すなわち
各チャネルは、１サンプル間隔の間隔をおいて遅延スペ
ース内に直線的に配置されている。これ等は線形相関器
と称する。

本発明者は研究の結果、各チャネルを遅延スペース内に
等化繊数的に配置すると、相関器チャイ・ルによりほぼ
全部の有用な情報の得られることを見出した。理論的に
は条件ｍ　＝　ｄ　　が必要である。

この場合ｎはチャネル指標であり、ｍは遅延信号推定値
指標である。すなわちチャネルｎは、前記の関係により
相関推定値Ｇ（ｍ）　　を累算する。

値ｄは、等化繊数の伸び係数と呼ばれ、連続関数として
理論的に変ることができる。ｄの値により、この相関器
が互に隣接する信号成分を分解する分解能を定める。し
かし実際の実験では任意の相関値Ｇ（ｖ）　　の統計的
不確実゛さにより、分解能に対し一層基本的な情報制限
が加えられる。基本データ分解能より小さい伸び率によ
り相関データを累算するチャイ・ルが得られるのは明ら
かである２、このことは相関係数Ｇ　（ｕ）の値が他の
Ｇ値を知ることにより部分的に予測できることを意味す
る。この相関は、チャネルに対する情報の損失従ってハ
−ドウエアの無動作を意味する。

相関器はすべて、費用及び寸法上の制限によって有限数
の累算器従って測定チャネルを持つ。最高の信号情報を
力えるこのチャネル数を持つことが著しく有利々のは明
らかである。実験では、相関器記憶装置に含まれる情報
を、非演鐸的に知ることにより正当化できる伸び率ｄは
２０程度であることを示した。相関器が一層長い試験を
行ない、統計的精度を高めると、伸び率は減るがり以下
に低下することはほとんどないのは明らかである。

使用者がデータの関数形を前もって知っていれば、この
情報は、幾つかの方式で相関器データの有効な統計的デ
ータを高めるのに使われ、従って一層小さい伸び係数が
有用であり、たとえばｄ−ＪΣが適当である。任意の実
用相関器における伸び率の減小に対する最終限度は、現
用の直線的に間隔を隔てた記憶装置にもどることである
。

等止縁数的な遅延間隔を使う理論的基準は次の通りであ
る。

光学的信号及びその他の信号の解析に重要である成る種
の相関関数は次の式により表わされる。

ｇ（τ）　−（Ｋｐ）（τ）　−ｆ　Ｋ（シ、τ）ｐ（
ν）ｄν　　　（１）この式でνはレーザー速度１測に
おける速度又は分子拡散光散乱における線幅のような物
理的変数であり、この変数は相関器で積分作用素Ｋによ
り表わされるレスポンスＫ（シ、τ）を生ずる。乱流速
度又は多分散性分子系で生ずるようなり、ｐ（ν）の・
″スペクトルの存在のもとでは、相関関数は式（１）に
より与えられ、そしてデータ減少手順では計測したｇ（
τ）からｐ（ν）を取出すことが必要である。

Ｋ（シ、τ）二Ｋ（ντ）（２） すなわち前記した両側で真である、Ｋが相乗積ντだけ
の関数である場合又問題の他の多くの場合に、式（１）
はその固有値φ、（ν）と固有関数λ、との発見により
最近解かれた〔マツクホアータ＝（ＭｃＷｈｉｒｔｅｒ
）及びバイラ（Ｐｉｋｅ　）による１９７８年刊ジエイ
・フイス・エイ（Ｊ、　Ｐｈｙｓ　Ａ　）見１７２９　
：］。これ等の関数は式は）で変え、すなわち ｆｏＫ、（ντ）輻（ν）ｄシーλ−Ｑ、、　（τ）（
３）そしてこの解の式に対し完全な正規直交基準を形成
する。すなわち定めようとする係数ａ。によって次のよ
うに書く。

ｐ（ν）＝ｆ　　軸転（ν）　ｄ（ＪＪ（４１この式は
相関関数に対し与える。

ｇ（τ）＝ｆ　　λ、ａｏφ０（τ）ｄ−又コンパクト
である積分作用素Ｋに対し固有値λ。

は零まで累算する減少順序内に配列されてωｍａｘτε
　が試験雑音εにより定寸る場合に、ωｍａｘより大き
いωの値に対しｑ（τ）への貢献度ａ　は、式（５）の
積分における貢献度がＬＨ８の雑音より小さいから回復
できないようにすることを示すことができる。従って式
（４）、（５）の展開は、成る値”ｍａｘで切捨てなけ
ればならない。又関数φ　に対しマツクホアーター及び
バイラの明示の結果を使うとこの場合 ””ｍａｘ この式でβばＫ（ντ）により定寸るａ。、の組合わせ
である。

置換を行うと、 τ＝　ｅｙ　　　　　　　　ｆ７） そして Ｇ（ｌｏｇ（ｒ）ｄ（１，ｏｇ（ｒ））　−ｇ（ｒ）ａ
τ！ｓｌこのようにして次の式が得られる。

ωｍａｘ　　　　　”ｙ ｅ　−ｙ／２　Ｇ（ｙ）　　−ｆ　　　　　　　λ。β
（ａ））ｅ　　　　ｄ　ω　　　（９）”ｍａｘ 式（９）のＬＨ８の関数はすなわち、ニキスト（Ｎｙｑ
ｕｉｓｔ）のサンプリング定理の当てｉする帯域制限フ
ーリエ変換である。すなわちこの関数はπん　　によｍ
ａｘ り互に分離されたｌｏｇτ□、ｌＯｇτｎ＋１等におけ
るすなわち次の値におけるこの関数の値を知ることによ
り十分に再構成できる。

τ。。１−τｎｅＸｐ””ｍａｘ）−τｎ−１ｅＸｐ”
”””ｍａｙ）等（１０） 又は τ＝ｄτ＝ｄτ等 ｎ＋１　　　　　　ｎ　　　　　　　ｎ−１すなわち ｎ　　　　　　　　　　（１１１ τ　＝ｄ １ この式でｄは次の式による伸び係数である。

”ｍａｘ−π／１ｏｇｄ　　　　　　　　　（１２従っ
て逆関数ｐ（ν）も又これ等の指数サンプル点における
ｇ（τ）を知ることにより試験の精度内で明示できるの
は明らかである。

バーターロ（Ｂｅｒｔｅｒｏ　）及びバイラによる目算
〔出版されようとしているオプテイカ・アクタ（Ｏｐｔ
ｉｃａ　Ａｃｔａ）　］により、関数ｐ、　（ν）の支
持を波線的に知ることによって Ｋ（ντ）−ｅ”　　　　　　　　　（１３＋■特定の
場合に対し雑音レベルに対するｄの値が伺られる。この
核は光子相関により分子寸法の多分散性解析に当てはす
る。ｄの適当な値は灯くｄ　＜　２．５の範囲にわたる
。他の核に対しｄの値は一層小さくできる。とくにレー
ザー速度泪測核に伸び率はσ→刀になるに伴い１になる
［ｇ（τ）で直線的に間隔を隔てる必要がある〕。これ
は若干の低速速度削測試験で十分密接に近似する。

等止縁数的サンプリング遅延相関器を形成するには第３
図の相関器記憶装置を第１図の相関器に使えばよい。こ
の記憶装置は、遅延セクション（３５）、演算セクショ
ン（３６）　、累算器（３７）及びチャネル読出し論理
セクション（３８）を持つ点で第２図の記憶装置に類似
している。さらにこの記憶装置は信号径路指定セクショ
ン（３９）を持つ。

遅延セクション（３５）は、それぞれｐビットのＭ　＝
　１．６　段を持つシーリアル−イン　パラレル−アウ
ト・シフトレジスタ（４０）を備えている。直列データ
は、シフトレジスタ（４０）の第１段（４０）に刀［１
えられパルスによりクロ゛ツクされる。

演算セクション（３６）　Ｕ　、それぞれ後述のように
ンフトレシスタ（４０）からの１個の入力（４２）と即
値ｑデータからの１個の入力（４３）とを持つ８個のｐ
ヒツト乗算器（４１）を備えている。各乗算器（４１）
からの出力（４４）は８個の累算器（４５）の１つに送
る。各累算器（４５）の集合内容は読出し論理装置（４
６）によりマイクロプロセッサ（１７）に読み出される
。構造関数を定めるのに使うときは、各乗算器（４１）
の代りに差二乗回路（ｅ（ｍ）−ｅ（ｏ））２を使用す
る。

径路指定セクション（３９）は、記憶装置をサンプルス
イッチング信号によシ８チャイ・ル線形相関器又は等化
繊数的遅延相関器として構成することができる。

この径路指定セクション（３９）は８個のＺ：１マルチ
ブレク→ノー（４−７）を備えている。各マルチプレク
サ（４７）の出力は、各乗算器（４１）への直列データ
入力（４２）になる。この特定の構造ではシフトレジス
タ（４０）の段１ないし８は８個のマルチプレクサ（４
７）の第１の人力（４８）に接続しである。各マルチプ
レクサ（４７１〜４）はその第１人力（４８）及び第２
人力（４９）を相互に接続しである。　シフトレジスタ
（４０）の各段は各マルチプレクサ（４７）の第２の人
力（４９）に次のように接続しである。

段（６）はマルチプレクサ（４７）に 段（８）はマルチプレクサ（４７）に 段α功はマルチプレクサ（４７□）に 段（川はマルチプレクサ（４７ρに 各マルチプレクサ（４７）のＺ選択の側脚入力（５ｏ）
は、どの入力を出力に接続するかを定める。図示の場合
にはＺ選択は数字の１又は２である。制御信号Ｚ＝１の
ときは、次次のレジスタ段１ないし８はチャネル（４５
）に接続され、この相関１〜８ 器は第２図について述べたように線形相関器として動作
する。制御信号Ｚ−２を加えるときは、各レジスタ段１
．２．３．４．６．８．１２．１６がそれぞれチャイ・
ル（４５１〜８）に接続される。

すなわち線形又は等止縁数的のＧ（ｍ）は所要に応じ読
出し論理装置により得られる。

第３図の筒車な場合は長い遅延たとえばＭ　−８１９２
段を生ずるように容易に拡張できる。各レジスタ段と各
マルチプレクサの種種のＺ入力との間を適当に接続する
と、互いに異なる伸び値ｄは適当なＺ選択ｉ！ＩＩ　Ｘ
＋パルスによシ得られる。

よ、１□□イ、。イカ４い、５よ、、あ。−２”４であ
る。チャイ・ル数を変えるためにｄ＝−７７を力えるの
に必要な正確な遅延を旧算することは容易である。しか
しレジスタからは整数値が得られるだけである。従って
近似が必要である。次の表はｄ　＝　Ｊ　２がどのよう
にして得られるかを示す。

■　　　　　１　　　　１　　　　１ ２　　　　２　　　　２　　　　２ ３　　　　　２．８２　　　３　　　　　３４　　　　
４　　　　４　　　　４ ５　　　　　５．６６　　　６　　　　　６６　　　　
８　　　　８　　　　８ ７　　　　１１．３１　　　１１　　　　　１２８　　
　　１６　　　　１６　　　　　１６９　　　　２２．
６　　　２２　　　　　２４１．０　　　　３２　　　
　３２　　　　　３２１１　　　　４４．２５　　　４
５　　　　　４８１．２　　　　６４　　　　６４　　
　　　６４１３９０．５　　　９０　　　　　９６１４
　　　　１２８　　　　１２８　　　　　１２８（２３
） １５　　　　　１８１．０２　　　　　　　　１８１　
　　　　　　　１９２１６　　　　　２５６　　　　　
　　　　　　２５６　　　　　　　　２５にの表から８
チヤネル記憶装置が第３図に示すように１．２．３．４
．６．８．１２．１６の遅延周期を使うのは明らかであ
る。

ハードウェアの初雑さを減らすには、Ｚを大きくするこ
とは空寸しく々い、従って係数ｄの精細は必要でなけれ
ば避けなけれはならない。このため唇伸び係数Ｊ２を実
験すると又副順序として伸ひ係数２及び４等を含むもの
である。すなわち直のサンプリングは、厳密に必要であ
るよりも一層多いチャイ・ルを必要としながらこれ等の
一層多い伸び係数を含む。

各相関器による任意の試験で、剖測することのできる最
大の遅延間隔Ｍに対し実際の制限がある。

Ｍの増７Ｊ［＋に伴いｅ（０）及びｅ（Ｍ）　　間の遅
延時間は、ディジクル４目関器を使う全部の試験（現在
性なわれている）に固有の低周波干渉効果の時限の程度
に最終的になる。遅延がこの大きい値に彦ると、各相関
器チャネルは有用な情報をもはやふたたび（２４） 積分しない。これ等の遅延時間における任意の信号成分
は、同じ時間目盛で干渉信号により優位を占めるように
なる。等化繊数が成る値Ｍ（ｍａｘ）まで延びると、別
の遅延で配置した一層多くのチャネルに゛ふたたびほと
んど又は全く情報値がなくなることを実現するのは重要
である。

Ｍ（ｍａｘ）の実際値はデータＥ　（ｔ）を与える試験
の性質に依存しなければならないのは明らかである。

しかし従来の経験では、４０９６遅延間隔の相関器記憶
長さが低周波干渉信号を避ける例外的最大遅延を表わす
ことを示している。

次にたとえはＪｌ−１２を力えた例より高い伸び係数の
問題を考える。ｄ−ＪＴにおける２６チヤＡ・ル級数列
はＭ、＝８１９２を与える。２６チヤネルを２の伸び係
数で配置すると６７．０００，０００　（近似）を−Ｉ
うえる。ＪＶの伸び係数で２６チヤネルを配置するとｄ
＝２の順序の全部の有用値がｄ−ｖ’Ｔ順序に対し１つ
おきのチャネルを取ることによりこの順序内でに４られ
るのは明らかである。従って前記した伸び係数の倍数で
ある順序を直接りえる必要にない。

伸び係数が一層小さくなると、伸び係数を荘るのに必要
な実際の近似は線形数列に一層近くなる。

たとえば１丁の近似では第１の４つのチャネルはこれ等
のチャイ・ルが所望の順序（Ｃ最も近い整数値を表わす
ので実際の必要により線形に配置される。。

２７の順序に対しては第１の８つのチャネルは線形等に
なる。すなわちＺ順序の１つが正規の線形サンプリング
であることはｄ（ｍｉｎ）の制限値に対し明らかな値で
ある。

すなわちチャネルの等化繊数的間隔により利用できるハ
ードウェアの節約が著しいのは明らかである。前記した
Ｊｌ−の順序は試験の有用な分解能を表わす。２６チヤ
イ・ル相関器は、相当する８１９２チヤネル線形記憶装
置と同じ情報容量を持ちチャオ・ル累算器ハードウェア
の９７％の節約かできる。

普通の線形記憶装置（はこのような長さで１００係の処
理効率を持つようには決して作られないから２６のチャ
イ・ルを持つ等化繊数的イ目関器−二従来は可能でない
動的範囲にわたり開側を可能にする１、第４図は単一の
クリップデータたとえば英国特許第１　、２９０　、３
３６号明細書に記載しであるようなデータを使うことの
できる相関器を示す。

この相関器は、サンプル時間クロック（８）により１ビ
ット幅でクロックされるＭ段シフトレジスタ（５２）を
備えている。図示のようにＭ−１６で、実際の場合には
Ｍ　＝　８１９２であるが一層多くても少くてもよい。

直列データ（１０）は、溢れを持ち各サンプル間隔ｕｔ
の終りにセットされるカウンタのようなりリップ回路（
５３）により単一ビットすなわち論理１又はＯにクリッ
プされる。クリップ回路（５３）は、調節自在な値に等
しいか又はこの値を越える数のパルスを、間隔ｕｔ内で
受は取るときはつねに、論理１出力を与える。セットさ
れたレベル以下の数のパルスを受は取ると、論理０の出
力か生ずる。

論理１及び０の列は、このようにしてシフトレジスタ（
５２）に沿いクロックされクリップされた遅延信号ｅ（
ｍ）を形成する。

演算セクションは、それぞれ人力Ａ、ＢとＡ又はＢの選
択制御入力（５５）とストローブ入力（５６）（２７） と出力０とを持つＮ個の２゛１マルチプレクサ（５４）
を備え図示のようにＮ二８で実際の例ではＮ−２６であ
る。シフトレジスタ（５２）の段１ないし８は、マルチ
プレクサ（５４１〜８）のＡ人力に接続されている。シ
フＩ・レシヌタ（５２）の段１．２．３．４．６．８．
１２．１６は、それぞれマルチプレクサ（５４□〜８）
のＢ入力に接続されである。

累算セクションは、それぞれマルチプレクサ（５４）か
らの入力（５８）と読出し論理装置（６０）及びマイク
ロプロセッサ（１７）への出力（５９）とを持つ２７ビ
ツトカウンタのようなＮチャネル（５７）を備えている
。

図示のようにＮ−８、実際の例ではＮ−２６であるが一
層多くても少くてもよい。

線形相関器として動作する際には、Ａ／Ｂ選択（５５）
は、マルチプレクサ（５４）の入力Ａを受は取るように
セットされる。各サンプル間隔の論理１又は論理Ｏ或は
これ等の両方の形の非遅延即値データ０→はヌトロープ
入力（５６）に加える。すなわち各マルチプレクサ（５
４）は、関数ｇ（ｍ）　−ｅ（ｏ）　×ｅ（ｍ）−単一
クリップ関数すなわち協働するレジスタ段にお（２８） ける論理１の一致数とストローブ入力とを生ずる。

適当な時限後にカウンタ（５７）の内容は、マイクロプ
ロセッサ（１７）にクロックすることのできる単一クリ
ップ関数Ｇ（ｒｎ）を集合的に記憶される。

第５図は２６チヤイ・ル線形相関器に対する相関関数を
示す。

演算に当たり等止縁数的遅延間隔として、Ａ／Ｂ選択（
５５）を入力Ｂにセットする。１．２．３．４．６．８
．１２．１６の間隔だけ遅延したクリップ信号は、マル
チプレクサ（５４）内の即値データと各チャネル（５７
）で計数した相関値とに相関させられる。

第６図は、対数目盛で引いた等比級数的に増加するサン
プル間隔で接続された２６チヤネルプロセツサに対する
相関関数を示す。線形相関器として使ったときに得られ
る相関関数の部分は、存在する可能な情報の少部分であ
ることが分る。

ストローブ入力（５６）を使うと多数ビット即値データ
を単一線で搬送してハードウェアを減らすことができる
。１例においては、基本クロック５時限ｔ＝１マイクロ
秒、ｕ＝１ないし３２７６７、最大サンプル間隔ｕｔ　
＝　３２マイクロ秒である。

たとえば等比級数的に間隔を隔てた各遅延間隔を与える
他の構成もできる。

各累算器チャネルは、任意のチャイ・ルｎが任意のｍ値
を占めることのできるプログラムできる長さを持つ独立
遅延レジスタを備える。この場合各チャネルは無関係に
プログラムして、遅延レジスタの寸法により定寸るＭの
限度をおいて伸び率に任意の整数近似値を定めることが
できる。

或は各累算器は遅延ｅ　（２１で記憶長さｌチャイ・ル
の別個の相関装置を作る。次で各相関器のサンプル時間
を相互に分割してＴにおける等止縁数列に類似の整数近
似値を形成する。各相関器は、Ｔ値が等比級数的に増す
に伴い生ずる有効なｐ値及びｑ値の直線的上昇によって
別個のデータ収集及び信号近似論理装置（第１図参照）
を必要とする。

この理由で各チャイ・ルは、全部の相関器データを共通
の目盛に対し正確に正当化することのできる診断情報を
累算する第２のチャネルを必要とする。

単一クリップ相関器の場合にはたとえばクリップした関
数を持つ若干のサンプルの軌道を保つ別個のチャイ・ル
が必要である。

以上本発明をその実施例について詳細に説明したが本発
明はなおその精神を逸脱しないで種種の変化変型を行う
ことができるのはもちろんである。

【図面の簡単な説明】

牙１図は本発明プロセッサの１実施例の相関器の配線図
、則・２図は英国特許第１　、２９０　、３３６号明細
書に原理的に類似した線形相関器記憶装置を示す牙１図
の部分のブロック図、第３図は等止縁数的配列の全サン
プル時限チャネルを持つ相関器記憶装置のブロック線図
、牙４図は第３図の変型のブロック線図、牙５図は第２
図の線形相関器又は線形相関器として配置したときの第
４図で得られる相関関数の線図、第６図は第３図又は第
４図の相関器で得られる対数目盛で引いた相関関数の線
図である。 ■・・相関器、５・・基本クロック、６・・・非ランダ
ム化回路、１２・持続時間論理回路、１７　　マイクロ
プロセッサ、３５・遅延セクション、３６・・・演算セ
フ（３１） ジョン、３７・・・累に器、４０−、、シフトレジスタ
、４１・・・乗算器、４５−・累算器、５２・　シフト
レジスタ、５４・マルチプレクサ、５７　　チャネル （３２）

Claims (1)

1. 【特許請求の範囲】 （１）（イ）到来ディジタル信号が各別の値ｅ　（ｏ）
   を持つことができる成る順序のサンプル間隔を供給する
   タイミング手段と、（ロ）遅延信号ｅ　（ｍ）を与える
   ように、ディジタル信号をサンプル間隔ｕｔ　　だけ累
   進的に遅延させる直列遅延装置と、（ハ）前記遅延信号
   ｅ　（ｍ）及び非遅延信号ｅ　＜ｏ）の互いに異る遅延
   値の間で数学演算ｇ　（ｍ）を行なう複数個の素子を持
   つ演算セクションと、に）この演算セクションの各素子
   により次次のコンパイレーションを累算し所要の数学演
   算を集合的に行なう複数のチャネルを持つ累算記憶装置
   と、（ホ）各信号のプロセッサ通過を制御する制御手段
   とを備えた、少くとも１つのディジタル信号を処理する
   ディジタル信号プロセッサにおいて、前記累算記憶装置
   のチャネルの数Ｎよりはるかに多い遅延段の数Ｍを持つ
   直列遅延装置を備え、この直列遅延装置内の異なる段を
   前記各チャネルに協働させることにより、これ等の各チ
   ャネル間の遅延間隔が実質的に等比級数的に増加するよ
   うにしたことを特徴とするディジタル信号プロセッサ。 （２）互いに隣接するチャイ・ル間の遅延間隔を集合的
   に全増加が実質的に等比級数的になるように配置した等
   化繊数的増加に近似するようにした特許請求の範囲オ（
   １）項記載のディジタル信号プロセッサ。 （３１遅延間隔の全増加がｖ／２間隔の増力１］に基づ
   くようにした特許請求の範囲オ（２）項記載のディジタ
   ル信号プロサッサ。 （４）遅延の間隔を変えることができるようにした特許
   請求の範囲オ（１）項記載のディジタル信号プロセッサ
   。 （５）互いに隣接するチャネル間に等しい遅延間隔を与
   えるように、遅延の間隔を変えることができる特許請求
   の範囲オ（４１項記載のディジタル信号プロセッサ。 （６）演算セクションに、多数ビット乗算器を設けた特
   許請求の範囲オ（１）項記載のディジタル信号プロセッ
   サ。 （７＋　演３？セクションに、単一ビツト乗算器を設け
   た特許請求の範囲オ（１）項記載のディジタル信号プロ
   セッサ。 （８）演算セクションに、差二乗器を設けた特許請求の
   範囲オ山頂記載のディジタル信号プロセッサ。 （９）前記直列遅延装置に、多数ビットシフトレジヌタ
   を設けた特許請求の範囲オ（１）項記載のデイシタルイ
   言号プロセッサ。 （１０）前記直列遅延装置に、単一ビツトンフトレシス
   タを設けた特許請求の範囲オ（１）項記載のディジタル
   信号プロセッサ。 旧）前記直列遅延装置（／ｃ供給され、又は直接前記演
   嘗セクンヨンに供給される信号で動作する可変クリップ
   レベル回路を備えた特許請求の範囲オ（１）項記載のデ
   ィジタル信号プロセッサ。