JPS58148979A - レ−ダ−用のトリガ−発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の分野 本発明は、一般には、トリガー発生装置に関する本ので
あり、より詳細には、レーダー装置を介して、固有の時
間遅延を感知しかつ補償し、サラニドリガーパルスおよ
び９変の遅延子トリカー　ハルスを発生してレーダー送
信機をオンさせ、周辺装置を駆動させるレーダー装置に
使用するトリガー発生装置に関するものである。

（２）先行技術についての説明 従来のレーダー装置においては、周期的に再発するトリ
ガーパルスは、レーダー変調器に与えられ、送信機をし
てレーダーアンテナを介し−（、ｍｓ周波数エネルギー
のバーストヲオンサせている。従来の変１Ｉｌｉｌ器は
パルス形成回路網結合コイルと制動回路網とを組込むこ
とが可能であり、それらのすべては変ｌｌ器をトリガー
させてから出力ＲＦバーストをオ／させるまでの間の固
有の時間遅延の一因となっている。この時間遅延の外に
、該送信器は、マグネトロンのあるいは他の送信管を備
えているものでよいのであるが、正常の電圧をそれに与
え九後電流を流す丸めのある限られ走時間を必−とする
、かかる固有の時間遅延は一定ではなく、温度や湿度さ
らに動作条件などのような周囲の条件によって変化する
。

従来のあるレーダー装置では、予トリガーはレーダー送
信機がオンしようとしている◆を表示するのに利用され
ている０例えば、商用の船舶用レーダーにおいて通常必
要とされるというわけではないが、船舶交通システム（
ＶＴ８）が周辺装置を駆動するために予トリガーを必要
とすることもある。船舶交通システムは送信機およびア
ンテナが主局に関して遠隔地にあるように構成され得る
。このような構成によって、レーダートリガーパルスは
、主局からのマイクロ波ま九はハードワイヤ通信同線を
介して送信されているあるタイミング信号およびオペレ
ータ制御信号により遠隔地で発生することができる。

予トリガーパルスはマ九、送信機がオンするのに先立っ
て、周辺装置を作動するように発生されることもある。

該周辺装置は主局に１まえはどこか離れた場所に置かれ
てよい。この予トリガーのタイミングは、レーダー送信
機のオンに関して調節できるものであれば望ましいこと
がよくある。しかし％該変調器／送信機による固有の時
間遅延のために、この時間遅延の一因となっているその
環境において、レーダーのファクタおよび特性について
事前の知識なしでは、予トリガーのタイミングを正！Ｋ
ＩＸ節することはこれ壕で不可能であった。温度と湿度
のようなこれらの条件が主局と遠隔地との間で異なるこ
とがお分かりいただけるであろう。

予トリガーを行なうための先行技術は、レーダートＩＪ
ガー発生装置とレーダー変調器との間に単安定マルチバ
イブレータ−を置く事であった。単安定マルチバイブレ
ータ−はレーダートリガーパルスを受信し抵抗／容量（
ＲＣ）回路網を利用して遅延パルスを発生し１次いで所
望の時間遅延を達成する。次いで該レーダートリガーは
予トリガーとして処理され、該単安定マルチバイブレー
タ−の出力は、トリガーパルスとしてレーダー送信機に
与えられる。予トリガーとトリガーパルスとの間の時間
遅延はＲＣ時間定数によって調節できる。この方法では
レーダー変ｖ４器／送信機による固有の時間遅延を説明
していないことに気付くであろう、従って、予トリガー
タイミングは、レーダー変調器／送信機による想定した
公称時間に基かなければならない、この技術のもう一つ
の短所は、単安定マルチバイブレータ−のタイミング周
期が、供給電圧、温度、および部品の老化の関数として
変化するということである。従って、再［Ｋわたる高度
の１渾制御の技術、狭い温度の許容値、および度々の定
期な日常の保守点検がシステムの性能を確保するために
必要である。

（３）発明の概要 従来のレーダートリガー発生装置のようなトリガー発生
装置の出力から発生された第一の基準パルスは、対象回
路をトリガーするのに利用されるが、前記トリガー発生
装置はレーダー変調器／送信機であってもよく、さらに
該基準パルスは固有の時間遅延研に回路をオンさせる、
すなわち、その応答を発生させる。

本発明はレーダー技術において特に有用である。とけ云
え、本発明は多数の回路をトリガーするのに用いること
ができるが、該回路はトリガーされた場合に１時間遅延
後に応答を発生しつることがお分かりいただけるであろ
う、咳時間遅延は、変ｌｌｌ器の遅延計数器を利用して
測定されるが、該計数器は送信機あるいは他の対象回路
をトリガーさせる際に動作し、システムクロックと同期
して、オンすることによって不動作になる壕で、カウン
トする。第二の基準パルスは第二の動作サイクル中に発
生され、予トリガーパルスは、第二基準パルスに続く第
一周期の後で発生されるのであるが、該第−周期は測定
された時間遅延に対応している。送信機あるいは対象回
路は、第二パルスに続く第二周期の後で再びトリガーさ
れ、該第二周期はオペレーターによって選択され得る。

本発明によれば、レーダー送信機がオンする前の、ある
いは対象回路がトリガーされた後、その応答を発生する
前の予め選択された時間で予トリガーパルスを発生する
のだが、該予選択時間は、レーダー変ｖＩ４器あるいは
対象回路によるいかなる固有の回路時間遅延とも独立し
ている。本発明によれば、オペレーターが手動でレーダ
ー送信機あるいは対象回路がトリガーされる時間を変史
する拳もｔ九可能であり、従って、オペレーターは、予
トリガーとトリガーとの間の時間間隔を選択することが
できる。

（４）　　良好な実施例の説明 次に本発明の実施例について、図面を参照して説明する
。

第１図は、レーダー技術において実施されている本発明
の曳好な具体例を示している。第１図のブロック図にお
いて、従来のレーダー変調器／送信ｌ１１０が、ノ（ル
ス変圧器１１によりマグネトロン送信管１５に結合され
て示されている。マグネトロン送信管は普通のやり方で
はレーダーアンテナ１５に給電する。第１図はまた従来
のトリガー発生装置１２を示し、さらに、予トリガーを
必要とするようなタイプの数多くの側辺装置１嶋たとえ
ば電子的計数（ＥＣＭ）装置、あるいは信号処理回路の
ようなもの、をも示している。該トリガー発生装［１２
は、従来のレーダー回路におけるレーダー変調器／送信
機１０に直接に結合され得るようなものであす、トリガ
ーパルスを発生してレーダーをオンさせる。周知のよう
に、レーダー変調器は通常、ｔｉ有の遅延を有している
ので、アンテナに与えられた無線周波数エネルギーの）
（−ストは、トリガーパルスが変調器に与えられ死後の
ある限られ走時間まで発生されない、この時間遅延は、
温度、湿度および部品の老化などを含む数多くのファク
タに依存しているだけでなく、ｔｉ該変調器／送信機の
回路設計にも依存しているのである。従って該時間遅延
は、環境ごとに、またレーダーごとに広く変化すること
もある。従来のレーダーはまた、トリガーピックオフ回
路１７ｔ−着しており、該回路は通常、マグネトロン送
信管に与えられる変調器信号を感知するよう結合される
。該ピッフォラ回路は、アンテナ１５によって輻射され
九ＲＦエネルギーの）（−ストに大体一致した信号を発
生するので、レーダー送信機がオンしたことを表示する
。

機能的には多数の等価なシステムが設計されるので、前
述し九ことは通常のレーダー７ステムを表わすものと考
えられるかも知れない。本発明はレーダー技術における
即座の効用を与えているが、本発明による回路は固有の
時間遅延を有する装置をトリガーさせるために一同様に
有効であり、かつ、また該装置あるいは周辺懐置に対し
て予トリガーを行なう丸めにも有用であることは理解い
ただけるであろう。

本発明は、トリガー発生装置１２とレーダー変調器／送
信機１０との間に挿入されており、オ九、第１図に示さ
れている通り、周辺装置１４にも結合されている。本発
明はシステムクロック１６を備え、一連のクロックパル
スを発生し、該クロックパルスは時間ペースとして動作
をシーケンスし、カウントする役を果たしている。

第１の計数器（以後変調器遅延計数器１８と称する）は
線２０を介してシステムクロックに結合され、また同時
に＠２２を介して第１のフリップフロップの出力に結合
されている。なお該フリップフロップは以後、変調器遅
延フリップフロップ２４と称する。第２の針数器（以後
予トリガー計数器２６と称する）は線２８上のクロック
を受信し、さらに線５２を介して予トリガーフリップフ
ロップと称される第２のフリップフロッグの出力に結合
される。第３の計数器（トリガー計数器３４と称される
）は＠５６上のクロックを受信し、さらに線４０を介し
て第５の７リノプフロツブすなわちトリガーフリップフ
コツブ５８に結合される。

三つの計数器の各々、すなわち変調器遅延計数器１８、
予トリガー計数器２６、およびトリガー計数器３４は、
二進計数器であることが好オしいが該二進計数器はそれ
ぞれの７リツプフロノプ２４．３０および３８によって
動作し死際、クロックパルスをカウントする。それらは
、直列二進法でも、二進化十進法でも（ＢＣＤ）、ある
ｂは何か他の符号数値系でカウントするよう構成され得
る。変調器遅延計数器１８の出力は、時間遅延値を表わ
す複数のディジットから成り立ち得るのだが、並列デー
タバス４２を介して予トリガー針数器２６０人力に与え
られる。

予トリガー訃数器２６の出力は、例えば単−子トリガー
パルスであシ得るがｍｍ！２４上に与えられて周辺装置
１４に結合される。予トリガー計数器２６の該出力は線
４５を介して予トリガーフリ、ツブフロップ３０のリセ
ットすなわち几端子にも結合される。トリガー計数器５
４の出力は、例えば変調器トリガーパルスであり得るが
、線４６を介して、レーダー変調器／送信機１０の入力
に与えられる。トリガー針数器５４の該出力は、４Ｉ５
２を介して変調器遅延フリップフロップ２４のセットす
なわちＳ端子にも結合され、さらにまた、纏５４を介し
てトリガー７リツプフロツブｓ８のリセットすなわちＲ
端子にも結合される。

トリガー計数Ｉ！３４は壕九、タイミング調節側御装置
４８から発生され九タイミング調節信号をも与えられて
おり、錬制御装置は所望の時間遅延を表わす複数のディ
ジットを発生していゐおり、該時間遅延は並列データバ
ス５０を介してトリガー計数器５４に与えられる。タイ
ミング調節制御装置４８は、九とえばオペレーターによ
って回転調節に応用されるサムホイール装置のようなも
のであってよく、サムホイールの相対的回転位置を表わ
すディジタル出力を発生している。手動によるタイミン
グ調節を望まない場合に、一定時間通ａｔ表わす一定デ
イジタル数がトリガー針数器５４にハードワイヤーされ
得る。トリガー発生装置１２の出力は纏５・を介して、
予トリガー７リツプ７０ツブ１０のセットすなわちＳ端
子に結合され、さらに纏４Ｇを介して、トリガー７リツ
プ７ａツブ３易のセットすなわちＳ端子に結合される。

トリガーピックオフ回路１７の出力は！Ｉ４２を介して
、変１１ａ遅延フリップフロップ２４のリセットすなわ
ちＲ端子に結合される。

第１図に続き第２図のｌｉＡは、トリガー発生装置１２
の出力を示してお）、鋏装置は各回路動作サイクル中に
一度発生する基準パルスａＯを有している。各動作サイ
クルは、かかる基準パルスδ００第−誉目で始ｔｂ、そ
れに続く端二１１目の基準パルスで終ると考えてよい、
第２図の＃ｉＢはパルス・２を有する予トリガー計数器
２６の出力を示す、第２図の＠Ｃはトリガー計数器５４
の出力を示してお抄、鋏計数１１には各回路動作サイク
ル中にパルス８４が入っている、第２図の線りはレーダ
ーがオンした事を表示する出力パルス８６を入れている
トリガービックオフ回路１７の出力信号を示している。

先行技術のレーダーシステムにおいては、トリガー発生
装置１２の出力は通常レーダー変調器１０に与えられ、
次いで該変調器はレーダーをトリガーさせ限られ要時間
遅延のあとで変調器回路によってレーダーをオンさせ九
ものである６本発明によれば、トリガー発生装置の出力
を基準パルスとして利用し、さらに予め選択された時間
遅延のあとで、予トリガーパルスとトリガーパルスを発
生しているのである。

俵でより詳しく説明するが、まず、変調器遅嬌針数器１
８、予トリガー針数器２６およびトリガー針数器ｓ４が
、ある値でリセットされえ、すなわち初期化され九と仮
定する。さらに、それぞれの動作線、２２．３２および
４０の論理状廖は、いずれの計数器も最初は動作してい
ないというような状態であると仮定する。その上さらに
、タイきング調節制御装置４８はオペレーターによって
ゾリセツ）１れておシ、予トリガーパルスの発生とレー
ダー送信機のオンとの間の所望の時間遅延を表わす複数
のディジットを有しているということも仮定する。これ
らのディジットは並列データバス５０によってトリガー
計数器５４に結合され、かつ、トリガー針数器５４の計
数動作の丸めの最初の俵件と見なしてよい、最後に１変
調器遅砥計数器１−はある初期の値、零が好ましいが、
にリセットされたと仮定する。下記に説明をすｂように
１予トリガー針数器２６は、変調器遥延計１１［１１１
・からデータバス４２上に受信し友値に最初に、セット
される。この初期値はすぐ前の動作サイクル中に構成さ
れる。従って、システム作動ＩＩＯ第一の動作サイクル
中に１デー！パス４２上０数値はスゲリアス（にせ）と
見なされ、そのゆえに無視される。この事は実際には、
周辺装置の中に、ある論理回Ｍを含めるととＫよって達
成され得るのであるが、該論履囲路はシステム作動値、
線４４上の最初の予トリガーパルスな無視するような回
路である。この最初の予トリカーハルスを無視するその
他の技術については当業者にとって明らかである。

トリガー発生器１２からのトリガーパルス８０を始めと
して、予トリガーフリップフロップ３０およびトリガー
フリップ７０ツグ３８がセットされ、ついでそれぞれの
動作線５２および４０の論理状態が変化する。そこで、
予トリガー計数器２６およびトリガー針数器５４は、シ
ステムクロック１４に同期してカウントし始める。

カウントは、該予トリガー計数器および該トリガー計数
器がそれぞれデータバス４２およびデータバス５０を介
してセットされた初期条件から進行する。予め選択され
九最終条件に達するとカウントは停止し、パルスが発生
される。例えば、計数器が初期条件から零へ、逆方向に
カウントするように構成されているならば、そこでは零
が最終計数値を表わすであろう。もちろん、カウントは
順方向で４逆方向でもどちらでもよいし、最終針数値も
どんな数でもよい、例えば、基準パルス８００発生した
後、それぞれの最終針数値に達し九際にそれぞれの計数
器から予トリガーパルスとトリガーパルスが発生される
壕での間に発生される時間遅延のような値でもよい。当
業者には理解されているであろうが、予トリガー計数器
あるいはトリガー針数器が、各々のクロックパルスによ
って計数を変える場合に１発生され走時間遍嬌は次のよ
うな数式に従って計算することができるが、但しｓ　ｔ
ｄは時間遅延であり、ｆｃはクロックの周波数であり、
さら４（ｎｉとｎｉは最初と最後の数値である。

ｎ（−１１ｉ ｔ（１＝□ Ｃ 第２図の左半分は、システムがオンし九ＩＯ最初の動作
サイクル中における本発−の動作を示しているが、トリ
ガー計数器ｓ４は、システムクロック１４と同期して、
初期条件セットからタイミング調節制御装置４８を介し
て最終計数値、好壕しくけ零であるが、壕でカウントす
る。最終計数値に達すると該トリガー針数器はパルス８
４を発する。該トリガー針数器パルス８４は、第２ｖＡ
の線Ｃ上に示されているように、トリガー発生装置出力
パルスすなわち基準パルス８０から時間ｔｆｄだけ遅延
する。上述したように、この時間遅延ｔｆｄは最初と最
後の数値の間の数値的隔りに依存しているし、またクロ
ック周波数にも依存している。

同様に１予トリガー計数器２６もシステムクロック１６
に同期してカウントする。しかし、システムオン後の最
初の動作サイクル中における予トリガー針算器２６の初
期条件はスプリアスと見なされる。該予トリガー計数器
がその最終条件に達すると、予トリガーパルスを発する
。

この最初の予トリガーパルスはスプリアスの初期条件に
基いているので、周辺装＃ｔ１４によって無視されるこ
とになる。この最初の予トリガーパルスは、第２図の線
Ｂ上に示され、照合番号８２′が与えられており、基準
パルス８０に関してその位置は厳密に云えば任意であシ
、九だ説明の丸めだけＫＩｉＢ上に示されている。

トリガー計数器パルス８４は線５４を介してトリガー計
数器フリップフロップ１８のリセット端子に４見られ、
７リツプフロツプの状態を変化させ、それによってトリ
ガー針数器ｓ４を不動作にし、かつリセットする。該ト
リガー針数器パルス８４はまた、線４４を介してレーダ
ー変調器１０にも与えられる。該パルス８４は通常の方
法でレーダー変調器１０をトリガーし、ある有限の時間
遅延後、レーダー変調器をオンさせる。このオン状態は
、トリガーピックオフ回路１７によ妙感知され、該回路
は第２図の線り上に示された出力パルス８６を発生する
。パルス８６は、トリガー計数器パルス８４から時間ｔ
ｍｄだけ遅延している事がわかあであろう。

この時間遅延ｔｍｄは特定のレーダー変１ｕｓＯ園有な
時間遅延特性であって、送信機ごとに異なるし、ま九温
度、湿度、主パワー変動等の変化によって異なることが
わかっている。＃トリ双−針数器パルス８４は、さらに
オ九纏５２を介して変調器遅延クリップ７０ツグ２４の
セットすなわち８端子にも与えられており、動作線２２
上の論理状態を変化させ、それによって変調器遅延計数
器１８を動作させる。この時、変調器遅延計数器１８は
システムクロック１６と同期してカウントし始める。レ
ーダー変調器１０がオンすると、この状態を表わすノく
ルス８６は、線６２を介して変調器遅延フリップフロッ
プ２４のリセットすなわちＲ端子に与えられる。フリッ
プフロップ２４の該リセット端子が動作されると、変調
器遅延計数器は不動作にな抄、不動作になる直前に？４
九計数値を保持する。この計数値は、並列データバス４
２を経て、予トリガー針数器２４へ転送される。該計数
値は、レーダー変調器回路によって発生された時間遅延
ｉｎ司の測定値であり、かつ後続の動作サイクルに対す
る初期条件として予トリガー計数器２４に与えられてい
るということはおわかりいた曵けるであろう。

第二の動作サイクルは第２図の右偏に示されている。第
２のサイクル中に、トリガー発生装置１２の出力パルス
すなわち基準・リレス８０は。

予トリガー７リツプフロツグ５０およびトリガーフリノ
グフロソプ３８に与えられ、予トリガー計数器２６およ
びトリガー計数９５４を動作させる。１数器２６および
３４の双方は上述し九ようにシステムクロックに同期し
て、カウントを始める。

動作の際、予トリガー針数器２６は、第一の動作サイク
ル中に並列データノ（ス４２を介してそれにセットされ
九初期条件でスタートしてカウントし始める。予トリガ
ー針数６２６が最終針数値に達すると、予トリガーノく
ルス８２を発し、該パルスは、線４４を介して周辺装置
１４へ与えられ、かつまた、−４５を介して７リツグフ
ロノプ５０のＲ４子をリセットするよう与えられる。仁
のことによりクリップ７ｇッグ５０をリセットし、該フ
リップ７０ツブは予トリガー針数器２６のそれ以後のカ
ウント動作を行なわない。第２図の線Ｂ上に示されてい
るように１予トリガーパルス８２は基準パルス８０の立
上９から時間１ｍｄ　ｌｋ発生するが、これは前の動作
ナイクルの間にＲＲｊｊ遅延針数１１ｉ１８によって測
定され九レーダー変調器遅延時間と同じである。

同様に、トリガー計数器３４は、データバス５０を介し
てタイミング調節制御装置４ａによってセットされ九初
期条件でスタートして、カウントし始める。最終条件に
達すると、該トリガー計数器はパルス８４を発するが、
該パルスは第２図のｌ１ｉＣ上に示すように、基準パル
ス８０の発生から時間ｔｒｄｍに発生する。該トリガー
パルス８４は、予トリガーパルス８２から時間１ｆｄ　
　ｔｍａ４１に発生するということが理解されるであろ
う、上述し友ように、該トリガーパルス８４はレーダー
変ｌｉＩ器１０を同時にトリガーさせ、変ｌ１ｉｌ！Ｉ
ｊ！延計数器１８を動作させ、かっトリガー針数＠５４
をリセットする。レーダー変ｍｓは、第２図ＱＩＩＤ上
のパルスｌｓ４によって示されているように、再びオン
するが、そのサイクルを開始させ九基準パルス８ｏの立
上りから時間Ｔ＊にとなっている。第２図の１ｌｌＢと
線Ｃを見ると、トリガーパルス８４は予トリガーパルス
♂２後、時間ｊｆｄ　　Ｉｍｄたって発生することが理
解されるし、壇九第２図の纏りでは、レーダー変ｖＩ４
ｉ１ｉＩは予トリガーパルス８２後、時間ｔｒａ九って
パルス８６と共にオンするということが理解されよう。

従って、オペレーターは、タイミング調節制御装置４８
によって選択され走時間ｔｒｄｔ１４節することＫよっ
て、レーダー変調器のオンに関して予トリガーパルス・
２のタイミングを効果的に制御すゐことができるという
ことも理解されるであろう。

従って、本発明による回路によって、周辺装置に使用す
るための予トリガーパルスを発生し、かつまたレーダー
トリガーパルスをも発生しうる０本発明の回路は固有の
レーダ一時間遅延ｆｍｄの各タイミングサイクルに対し
て動的な一定を行なうが、該時間遅延は部品の老化ある
いは気候の変化の丸めに生ずる。予トリガーにおけるタ
イミングエラーから保１するために利用される０本発明
によって、該固有のレーダ一時間遅延が測定されかつ、
補正され、よって、個々のレーダー送信機に対して予ト
リガー回路を調節する必要性が解消される。本発明の回
路はオた、トリガーされていゐ変ｖ４ｉ！ｉｉｌに対し
て予トリガーパルスの発生を、オペレーターが変更し九
シ予め選択しえりできるようにしている。このことは、
例えば、遠隔地から行なうことができる。

本発明の良好な具体例に関して説明してきたが、使用し
九用語は説明のだめのものでおって、限定するものでな
く、その広い観点において本発明の真の範囲および発明
の精神から逸脱せずに、特許請求の範囲内で、種々の変
更がなされ得る点を理解され丸い。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図であり、第２図
は本発明の動作を示す波形タイミング図である。 図中、１０はレーダー変調器／送信機、１２はトリガー
発生装置、１３はマグネトロン送信管、１４は周辺装置
、１６はシステムクロツタ、１７はトリガーピックオフ
、１−は変調器遅延計数器、２４は変調器遅延フリップ
７０ツブ、２４Ｖ′ｉ予トリガ一計数器／パルス発生装
置、１ロは予トリガーフリップフロップ、５４はトリガ
ー計数器／パルス発生装置、３＄はトリガー７リツプ７
０ツブ、４２．５０は並列データバス、４８はタイミン
グ調節制御装置をそれぞれ示す。 １′１ 特許出願人代理人　飯　１）伸　行１°、・　１ξ１」

Claims (1)

1. 【特許請求の範囲】 １、トリガーされると、ある時間遅延の後で応答を発生
   するようなタイプの回路をトリガーさせ、かつ予トリガ
   ーを行なう方法であって、第一の動作サイクルを開始す
   る第一の基準パルスを発生する段階と、 前記第一の動作サイクル中に前記回路をトリガーさせ、
   それにより前記回路は第一の動作サイクルを終了させる
   前記時間遅延の後、前記高答を発生する段階と、 前記第一の動作サイクル中に前記時間遅延を測定する段
   階と、 繭記第−の動作サイクルの後、第二の動作サイクルを開
   始する第二の基準パルスを発生する段階と、 前記測定され走時間遅延に対応する前記第二の基準パル
   ス後の第一の時間で予トリガーパルスを発生する段階と
   。 前記第二の動作サイクル中、前記第二の基準パルス後の
   第二の予選択され走時間で前記回路をトリガーさせ、そ
   れにより前記回路は、前記第二の動作サイクルを終了さ
   せる前記応答を発生する段階と、からなることを特徴と
   すゐ前記方法。 ２、特許請求の範囲第１項に記載の方法であって、前記
   第一の動作サイクル中に前記回路をトリガーさせる段階
   は、前記第一の基準パルスに応答して第一のトリガーパ
   ルスを発生することによって行なわれることを特徴とす
   る前記方法。 五　特許請求の範囲第１項に記載の方法であって、前記
   第二の動作サイクル中に前記回路をトリガーさせる段階
   は、前記第二の基準パルスに応答して第二のトリガーパ
   ルスを発生するととＫよって行なわれることを特徴とす
   る前記方法。 東　特許請求の範囲第２項に記載の方法であって、前記
   第一のトリガーパルスは所定の間隔のＩＩＫ発生するこ
   とを特徴とする前記方法。 五　特許請求の範囲第５項に記載の方法であって、前記
   第二のトリガーパルスは所定の間隔の後に発生すること
   を特徴とする前記方法。 直　特許請求の範囲第１項に記載の方法であって、前記
   時間遅延を測定する段階は、 一連のクロックパルスを発生する段階と、前記回路をト
   リガーさせることＫよって始まる前記第一の動作サイク
   ル中に、前記クロックパルスに同期してカウントを行な
   う段階と、および 前記回路が前記応答を発生する際に前記カウントを終了
   する段階とを含むことを特徴とする前記方法。 ２、特許請求の範囲第１項に記載の方法であって、予ト
   リガーパルスを発生する段階は。 一連のクロックパルスを発生する段階と、前記第二の基
   準パルスを発生することＫよって始まる前記クロックパ
   ルスに同期してカウントを行なう段階と、 前記カウンティングが所定の数値に達し九際に予トリガ
   ーパルスを発生ず為段階とからな為ことを％徽とする前
   記方法。 ａ　特許請求の範囲第７項に記載の方法であって、前記
   所定の数値は、前配回路をトリガーさせ為ことによって
   始まｐ、前記回路が前記応答を発生する際に終了する前
   記第一の動作ｔイクル中に、前記クロックパルスに同期
   してカウントすることＫよって決定されることを特徴と
   する一紀方法。 ５１　　％ｈ請求の範囲第２項に紀欽の方法であって、
   第一〇トリガーパルスを発生ずゐ段階は、一連のクロッ
   クパルスを発生する段階と、前記第一の基準パルスを発
   生することＫよって始まる前記クロックパルスに同期し
   てカウントする段階と、および １紀カウントが所定のｔｉ値に遜し丸際に前記第一〇ト
   リガーパルスを発生する段階とによって行なわれること
   を特徴とする前記方法。 １１特＃’ｆＭ求の範囲第５項に記載の方法であって、
   鶴二の予トリガーパルス七発生する段階は。 一連のクロックパルスを発生する段階と、前記第二のト
   リガーパルスを発生することによって始まる前記クロッ
   クパルスと同期してカウントし、かつ、前記カウントが
   所定の数値に達した際に第二のトリガーパルスを発生す
   る段階とＫよって行なわれることを特徴とする前記方法
   。 １１、特許請求の範囲第９項あるいは第１０項に記載の
   方法であって、前記所定の数値は前記回路のオペレータ
   によって選択可能であることを特徴とする前記方法。 １２、特許請求の範囲第７項に記載の方法であって、予
   トリガーパルスを発生する段階がさらに、初期数値で始
   まる前記クロックパルスに同期してカウントする段階、
   前記所定の数値に達した際Ｋ１１ｔｌ記カウントを終Ｔ
   させる段階、および、前記初期数値にリセットする段階
   とを有することを％黴とする前記方法。 １五特許請求の範囲第９項に記載の方法であって、第一
   のトリガーパルスを発生する段階がさらに、初期数値で
   始まる前記クロックパルスに同期してカウントする段階
   、前記所定の数値に遍し丸際に前記カウントを終了させ
   る段階、および前記初期数値にリセットする段階とを含
   むことを特徴とする前記方法。 １４、）ＩＪガーされると、ある時間遅延の後に応答を
   発生しトリガーパルスを発生し、かつ予トリガーを行な
   う型式のレーダー用トリガー発生装置であって、 第一の動作サイクルを開始する第一の基準パルスを発生
   し１、さらに第二の動作サイクルを開始する第二の基準
   パルスを発生する装置と、前記第一および第二の動作サ
   イクル中Ｋ１１ｌ記回路をトリガーさせ、それＫよって
   前記回路が、トリガーされｂ際に、前記時間遅延のｌＩ
   Ｋ％前記応答を発生する装置と、 前Ｉｅ第一動作サすクル中に前記時間遅延を測定する装
   置と、 前！ｅ測測定れた時間遅延に従って％前記第二の基準パ
   ルスの稜の第一の時間に、予トリガーパルスを発生する
   装置、とを有することを特徴とする前記装置。 １１１特許請求の範囲第１４項に記載の装置であって、
   さらに、一連のクロックパルスを発生するシステムクロ
   ックを有することを特徴とする前記装置。 １本特許請求の範囲第１５項に記載の装置であって、前
   記時間遅延を一１１定するための前記装置が、前記シス
   テムクロックに結合されかつ前記トリガー装置および前
   記回路に応答し、さらに前記時間遅延を表わす遅延計数
   値を発生する遅延計数装置を有することを特徴とする前
   記装置。 １ス特許請求の範囲第１６項に１軟の装置であって、さ
   らに、前記遅延計数装置、前記トリガー装置および前記
   回路とに結合され、前記回路のトリガーリングに応答し
   て前記遅延計数装置を動作させ、さらに前記回路が＃記
   応答を発する１１１ＫＩＩＩ記遅延ｅｔ数装置を不動作
   にするような、第一の双安定装置を備えていることを特
   徴とする鋳配Ａ着。 １ａ％許請求の範囲第１６項に記載の装置であって、前
   記予トリガー発生装置が、前記遅延針数値を受信し、前
   記基準パルス発生装置と前記システムクロックとに結合
   され、さらに予トリガーハルスを発生するような予トリ
   ガー計数装置を備えていることを％像とする前記装置。 １９、％詐楕求の範囲第１８項に記載の装置でおって、
   さらに、前記予トリガー発生装置に結合され、前記第二
   の基準パルスに応答し、かつ前記予トリガー針数装置を
   動作させ、さらにその上、繭配予トリガーパルスに応答
   し、かつ前記予トリガー計数装置を不動作にするような
   第二の双安定装置を有することを特徴とする前記装置。 ２、特許請求の範囲第１５項に記載の装置であって、前
   記トリガー装置が、前記クロックパルスを受信し、前記
   基準パルス発生装置と前記回路とに結合され、かつ、前
   記第二の基準パルス後の予め選択され走時間Ｋ　？　Ｉ
   Ｊガーパルスを発生するようなトリガー針数装置を備え
   ていゐことを特徴とする前記装置。 ２１　　特許請求の範Ｉ７！第２０項に記載の装置であ
   って、さらに、前記トリガーＩ￥ｔａ装置に結合され、
   前記第二基準パルスを受信し、かつ前記トリガー計数装
   置を動作さぜ、さらにまた、前記トリガーパルスに応答
   して前記トリガル計数装置を不動作にする第三の双安定
   装置を備えていることを％黴とする前記装置。 ２２、％杵績求の範囲第２０項に記載の装置であって、
   さらに、前記トリガー計数装置に結合され、前記第二の
   予選択時間を決定するタイミング調節装置を備えている
   ことを特徴とする前記装置。 ２五％杵請求の範囲第２２項に記載の装置であって、前
   記タイイング調節装置は前記予選択時間を決定する手動
   による調節装置を備えていることを特徴とする前記装置
   。 ２、特許請求の範囲１１１７項に記載の装置であって、
   前配回路と前記第一の双安定装置とに結合され、かつ前
   記回路応答を前記第一双安定装置に結合するようなビッ
   クオフ装置を備えることをＩＰＩｉ黴とする前記装置。 ２５、％杵績求の範囲第１７項に記載の装置であって、
   前記第−双定足装置が前記トリガー装置に結合されたセ
   ット入力と、前記回路に結合され九リセット入力とを有
   することを特徴とする前記装置。 ２、特許請求の範囲第１９項に記載の装置であって、前
   記第二双安定装置が前記基準パルス発生装置に結合され
   たセット入力と前記予トリガーパルスを受信するリセッ
   ト入力とを有すゐことを特徴とする前記装置。 ２、特許請求の範囲第２１項に記載の装置であって、前
   記第三の双安定装置が前記基準パルス発生装置に結合さ
   れ九セント入力と前配回路に結合されたリセット入力と
   を有することを特徴とする前記装置。 ２＆トリガーされるとある時間遅延のｌＩＫ％ｌＩ＃纏
   測波数エネルギーのバーストをオンするような送信機を
   トリガーさせ、かつ予トリガーを行なう装置でおって、
   しかも第一の動作サイクルを開始する第一の基準パルス
   を発生しさらに前記鴎−の動作サイクルを終え第二の動
   作サイクルを開始する第二の基準パルスを発生する装置
   と、前記第一と第二動作サイクル中に前記送信機をトリ
   ガーさせ、それによって前記送信機がある時間ｉ４延の
   後に周波数エネルギーのバーストをオンするような装置
   と、 前記第一の動作サイクル中の前ｄピ時間遅延を測定する
   装置と、 前記測定された時間遅延に対応して前記第二の基準パル
   ス後の第一の時間に、予トリガーパルスを発生する装置
   とを備えていることを特徴とする前記装置。 ２、特許請求の範囲第２８墳に記載の装置であって、さ
   らに一連のクロックパルスを発生するシステムクロック
   を備えていることを特徴とする前記装置。 ３０　　特Ｉｔ！ｌ−請求の範囲第２９項に記載の装置
   であって、前記時間遅延を測定する装置が、前記システ
   ムクロックに結合され、しかも前記トリガー装置および
   前記送信機に応答し、さらに前記時間遅延を表わす遅延
   計数値を発生する遅延計数装置を備えていることを特徴
   とする前記装置。 ５１、特許請求の範囲第３０項に記載の装置であって、
   さらに、前記遅延計数装置、前記トリガー装置および前
   記送信機に結合され、かつ、前記送信機のトリガーリン
   グに応答して前記遅延針数装置を動作させ、まえ、前記
   送信機がオンすると前記遅延針数装置を不動作にするよ
   うな第一双安定装置を備えていることを特徴とする前記
   装置。 ５２、特許請求の範囲第３０項に記載の装置であって、
   前記予トリガー発生装置が、前記遅延針数値を受傷し、
   前記基準パルス発生装置および前記システムクロックに
   結合され、かつ予トリガーパルスを発生する予トリガー
   針数装置を備えていることを￥ｉ徴とする前記装置。 ３五特許請求の範囲第３２項に記載の装置であって、さ
   らに％前記予トリガー発生装置に結合され、前記第二の
   基準パルスに応答して前記予トリガー計数装置を動作さ
   せ、さらＫｔた、前記予トリガーバノ【スに応答し’Ｌ
   　Ａｉｌ　Ｉピ予トリガー針数装置を不動作にする第二
   の双支定装置を備えることを％像とする前記装置。 ｓ４％許艙求の範囲第２９ＪＪｊに記載の装置であって
   、前記トリガー装置が＾１ｊ記クロックパルスを受信し
   、前記基準パルス発生装置および前記送信機に結上・さ
   れで、さらに前ルビ第二の基準パルス後の予選択された
   時間にトリガーパルスを発生するトリガー計数装置を備
   えていることを特徴とする前記装置。 ３５、％許艙求の範囲第３４項に記載の装置であって、
   さらに、前記トリガー計数装置に結合され、前記第二の
   基準パルスを受傷して、前記トリガー１数装置を動作さ
   せ、また、さらに前記トリガーパルスに応答して前記ト
   リガー計数装置を不動作にする第三の双安定装置を備え
   ていることを％倣とする前記装置。 ３４　％許蹟求の範囲第３４項に記載の装置でろって、
   さらに＃紀トリガー計数装置に結合されて、第二の予選
   択時間を決定するタイミング調節装置を備えていること
   を特徴とする前記装置。 Ｓ７．％杵祷求の範囲第′３６項に記載の装置であって
   、＠ｌピタイミング調節族装は前記送信機のオペレータ
   ーによって制御ロエ能であるような前記装置。 ３ａ％許績求の範囲第３１項に記載の装置であって、さ
   らに前記送信機および前記第一の双安定装置に結付され
   、しかも前記送信機のオンに実質的に一欽して、前記第
   一の双安定装置に信号を発生するピックオフ装置を備え
   ていることを％黴とする前記装置。 ５９　特許請求の範囲第３１項に１叡の装置であって、
   前記第一の双安定装置が前記トリガー装置に結合された
   セット入力と、前記送信機に結合されたリセット入力と
   を有することを特徴とする前記装置。 ４α特許請求の範囲第ＳＳ項に記載の装置であって、前
   記第二の双安定装置が前記基準パルス発生装置に結合さ
   れたセット入力と、前記予トリガーパルスを受信するリ
   セット入力とを有することを特徴とする前記装置。 ４１０％杵請求の範囲第３５項に記載の装置であって、
   前記第三の双安定装置が前記基準パルス発生装＃に結合
   されたセットλカと＃Ｉ紀送信機に結合されたリセット
   大刀とを有することを特徴とす石紡記装置。