JPS58148583A - デジタルメモリカラ−フレ−ミング回路 - Google Patents
デジタルメモリカラ−フレ−ミング回路Info
- Publication number
- JPS58148583A JPS58148583A JP57032052A JP3205282A JPS58148583A JP S58148583 A JPS58148583 A JP S58148583A JP 57032052 A JP57032052 A JP 57032052A JP 3205282 A JP3205282 A JP 3205282A JP S58148583 A JPS58148583 A JP S58148583A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- horizontal
- color
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタルメモリ回路に関し、嘴にへ１゛８Ｃ力
ラーテレビジヨン信号をコンポジット・コーディング方
式にてＰＣＭ化して扱う″１画ｉ象デジタルメモリカラ
ー７レーミング回路に贋する。
ラーテレビジヨン信号をコンポジット・コーディング方
式にてＰＣＭ化して扱う″１画ｉ象デジタルメモリカラ
ー７レーミング回路に贋する。
従来の−）メモリカラーフレーミング回路の例として第
１図に示す入力非同藺テレビジョン倍号１を基準タイミ
ング信号１′に同期化するいわゆるフレーム・シンクロ
ナイザ装置ｔを例として説明する。第１図で人力テレビ
ジョン画１象信号１はアナログ・デジタル（Ａ／ＩＪ）
コンバータ２でサブ・キャリアの４倍の周波数１４．３
ＭＨ１でサンプリングさｆｉ、）’ＣＭパラレルｎ（＝
９）とットデータ３に変換さｎる。さらに人力信号１の
カラーバーストに同期した誓込みタロツクパルス９が１
位相比較器６と、バースト周波ａ ｆｓｃの４倍の元眉
器８と、４分周するカウンタｌＯで構成さｎるＢ（：Ｕ
（Ｂｕｒｓｔ Ｃｏｎｔｒｏｌｅｄ （Ｊｓｃｉｌｌ
ａｔｏｒ）ｔＪ路すなわち書込みクロック発生器Ｉ２で
作らｎます。
１図に示す入力非同藺テレビジョン倍号１を基準タイミ
ング信号１′に同期化するいわゆるフレーム・シンクロ
ナイザ装置ｔを例として説明する。第１図で人力テレビ
ジョン画１象信号１はアナログ・デジタル（Ａ／ＩＪ）
コンバータ２でサブ・キャリアの４倍の周波数１４．３
ＭＨ１でサンプリングさｆｉ、）’ＣＭパラレルｎ（＝
９）とットデータ３に変換さｎる。さらに人力信号１の
カラーバーストに同期した誓込みタロツクパルス９が１
位相比較器６と、バースト周波ａ ｆｓｃの４倍の元眉
器８と、４分周するカウンタｌＯで構成さｎるＢ（：Ｕ
（Ｂｕｒｓｔ Ｃｏｎｔｒｏｌｅｄ （Ｊｓｃｉｌｌ
ａｔｏｒ）ｔＪ路すなわち書込みクロック発生器Ｉ２で
作らｎます。
さらに入力テレビジョン画像信号１から、水平（ハ）パ
ルス分離器１３．バーストフラグ発生６１５！垂［（Ｖ
）パルス分＠器１７にて、そｎぞれ水平台パルス１４．
バースト７２グパルス１６ 、 ｍ直分１１１パルス５
０及び垂直分離パルス５（ｌ遅延して作っ友重厘■）パ
ルス１８が作ら扛ます。ＮＴＳＣカラーテレビジ、ン信
号のサブキャリア１１と水平パルス１４と垂直分離パル
ス５０の各周波数Ｆ８Ｃ・）’ｇｐＦｖの関係は周知の
ように であｒ）、ＮＴ８Ｃ信号ではカラーサブキャリアの位相
は最初のフレームと次のフレームとでは１８０ ’反転
しておジ、カラーサブキャリア１１と水平同期（水平パ
ルス）１４の位相関係は４フイールドで一巡することに
なる。従って４フイールドを一組とじてこｎ’ｔカラー
フレームと呼んでいる。そこで続出しアドレス発生器２
５′からのカラーフレームパルスすなわちフレーム（Ｊ
Ｌ）Ｌ）／ＥＶＥＮパルス５４の極性を書込みフレーム
パルス（すなわちフィールド０１）ｌ）／ＥＶＥＮパル
ス） ５２０４１工ツジ位相で、書込みラインクリップ
・７−ロツプ発生器２１ＫＭみ込み、そして書込み水平
パルス１４をクロックパルスとして用いて１／２．水平
周一波数（ＦＨ／２）の書込み側ラインフリッオフロッ
プ（ＷＬＦＦｏ）パルス２２が作らｎます。フィールド
０１）Ｌ）／ＥＶＥＮ判別信号５２が水平パルス１４゜
ｍ［分離パルス５０から作らｎ、こｎｃ）′フィールド
ＵＤＩ）／ＥＶＥＮ判別信号５２シ水平パルス１４゜垂
直パルス１８．サブキャリア１１ ＩＮＦ込みクロック
パルス９から書込みアドレスカウンタ２３にて書込みア
ドレス２４が作らｎます、Ｉ書込みアドレスカウンタ２
３には、１フイ一ルド期間の水平パルス１４の数をカウ
ントする垂直アドレスカウンタと、ｌ水子期間のサブキ
ャリア１１の数ヲカウントする水平アドレスカウンタか
ら構成さＣており、各々の動作シーケンス金第４図に示
します。
ルス分離器１３．バーストフラグ発生６１５！垂［（Ｖ
）パルス分＠器１７にて、そｎぞれ水平台パルス１４．
バースト７２グパルス１６ 、 ｍ直分１１１パルス５
０及び垂直分離パルス５（ｌ遅延して作っ友重厘■）パ
ルス１８が作ら扛ます。ＮＴＳＣカラーテレビジ、ン信
号のサブキャリア１１と水平パルス１４と垂直分離パル
ス５０の各周波数Ｆ８Ｃ・）’ｇｐＦｖの関係は周知の
ように であｒ）、ＮＴ８Ｃ信号ではカラーサブキャリアの位相
は最初のフレームと次のフレームとでは１８０ ’反転
しておジ、カラーサブキャリア１１と水平同期（水平パ
ルス）１４の位相関係は４フイールドで一巡することに
なる。従って４フイールドを一組とじてこｎ’ｔカラー
フレームと呼んでいる。そこで続出しアドレス発生器２
５′からのカラーフレームパルスすなわちフレーム（Ｊ
Ｌ）Ｌ）／ＥＶＥＮパルス５４の極性を書込みフレーム
パルス（すなわちフィールド０１）ｌ）／ＥＶＥＮパル
ス） ５２０４１工ツジ位相で、書込みラインクリップ
・７−ロツプ発生器２１ＫＭみ込み、そして書込み水平
パルス１４をクロックパルスとして用いて１／２．水平
周一波数（ＦＨ／２）の書込み側ラインフリッオフロッ
プ（ＷＬＦＦｏ）パルス２２が作らｎます。フィールド
０１）Ｌ）／ＥＶＥＮ判別信号５２が水平パルス１４゜
ｍ［分離パルス５０から作らｎ、こｎｃ）′フィールド
ＵＤＩ）／ＥＶＥＮ判別信号５２シ水平パルス１４゜垂
直パルス１８．サブキャリア１１ ＩＮＦ込みクロック
パルス９から書込みアドレスカウンタ２３にて書込みア
ドレス２４が作らｎます、Ｉ書込みアドレスカウンタ２
３には、１フイ一ルド期間の水平パルス１４の数をカウ
ントする垂直アドレスカウンタと、ｌ水子期間のサブキ
ャリア１１の数ヲカウントする水平アドレスカウンタか
ら構成さＣており、各々の動作シーケンス金第４図に示
します。
本例では書込み側と読出し側の相互のフレームの追越し
追越さ往時の過渡時期における出力ビデオのカラー反転
を避ける為に、−ｖ込み側、読出し側共に水平アドレス
の水平クリア位相がサブキャリアー周期単位になるよう
にしています。従って水平パルス位相に対して水平クリ
ア位相は第５図（ａ）のようにＺＩＧＺＡＧパターンに
なｔ）ます。そして書込みビデオデータ３ｔ−１フレー
ム・メモリ３０に書込み、そして１フレームメモリ３０
から読出した時に逆ＺＩＧ ＺＡＧパターンとなって画
像が歪むことが無いようにする為に前述のように、読出
しアドレス発生器２５′からのフレーム０ＩＪＩＪ／Ｅ
ＶＥＮパルス５４の極性ｔｌ−書込みラインフリップフ
ロツブ発生器２１に畳込側フレーム・パルス５２の位相
で読みこんでいます。そしてラインフリ、１７０．プＷ
ＬＦＦ、パルス２２がＬ（ＪＷレベルの場合には１水平
期間のサブキャリア数は２２８ケ、）ｉＩＧ）ｉレベル
の場合に２２７ケになるように書込みアドレスカウンタ
２３の水平クリア位相を制御しています、いい換えると
ライン７す、ブフロ、プＷＬＦＦ・の極性が上記ｌフィ
ールド（あるいは１フレーム）内のＺＩＧ ＺＡＧパタ
ーンを決定しています。書込側ＰＣＭデータ３は、ｌフ
レーム・メモリ３０で書込みアドレス２４によって指定
さｎ念メモリ番地に書込まｎストアさｆＬます。
追越さ往時の過渡時期における出力ビデオのカラー反転
を避ける為に、−ｖ込み側、読出し側共に水平アドレス
の水平クリア位相がサブキャリアー周期単位になるよう
にしています。従って水平パルス位相に対して水平クリ
ア位相は第５図（ａ）のようにＺＩＧＺＡＧパターンに
なｔ）ます。そして書込みビデオデータ３ｔ−１フレー
ム・メモリ３０に書込み、そして１フレームメモリ３０
から読出した時に逆ＺＩＧ ＺＡＧパターンとなって画
像が歪むことが無いようにする為に前述のように、読出
しアドレス発生器２５′からのフレーム０ＩＪＩＪ／Ｅ
ＶＥＮパルス５４の極性ｔｌ−書込みラインフリップフ
ロツブ発生器２１に畳込側フレーム・パルス５２の位相
で読みこんでいます。そしてラインフリ、１７０．プＷ
ＬＦＦ、パルス２２がＬ（ＪＷレベルの場合には１水平
期間のサブキャリア数は２２８ケ、）ｉＩＧ）ｉレベル
の場合に２２７ケになるように書込みアドレスカウンタ
２３の水平クリア位相を制御しています、いい換えると
ライン７す、ブフロ、プＷＬＦＦ・の極性が上記ｌフィ
ールド（あるいは１フレーム）内のＺＩＧ ＺＡＧパタ
ーンを決定しています。書込側ＰＣＭデータ３は、ｌフ
レーム・メモリ３０で書込みアドレス２４によって指定
さｎ念メモリ番地に書込まｎストアさｆＬます。
一方、基準タイミング信号（プラックノー−スト信号お
るいはビデオＶＨ８信号）１′かｔら書込−み側回路と
ほぼ同様にして、続出しクロタフ発生器１２′で読出し
クロックパルス９′ ？チプ斧ヤ＋Ｊアパルス１１′が
作らａｔす。父、読出しアドレス発生器２５′で水平パ
ルス１４’？垂直分離パルス５０′？垂直パルス１８′
Ｉ続出し側フィールド０Ｌ）Ｌ）／ＥＶＥＮ判別信号
５２′が作らｎます。さらに１／２水千周波数ＣＦＨ７
２）の基準ラインフリップフロップ（ＲＬＦＦ、）パル
ス２２′が読出し側水平パルス１４’をクロックパルス
としてラインフリップフロップ発生器２１′にて作らｎ
ます。そして基準ラインフリップ７０ツブパルス２２′
の極性ヲ、読出し側フレームパルス（すなわちフィール
ドＯＬ） Ｄ／Ｅ Ｖ Ｅ Ｎ判別パルス）５２′の負
エツジ位相で７ｖ−ムＵＬ）Ｌ）／ＥＶＥＮ発生６５３
Ｋｇみ込ませることによりフレーム（Ｊｌ）Ｌ）／ＥＶ
ＥＮパルスすなわち基準カラーフレームパルス５４が作
らｎ前述のように書込み側ラインフリ、ブフロップ発生
器２１に送らｎます。続出しアドレス発生器２５′の絖
出しアドレスカウンタ２３’Ｕ、 フィールドｔ）Ｌ）
Ｄ／ＥＶＥＮパルス５２′９噌直パルス１８′ ９水平
パルス１４′、基準ライン７リツプフロツプパルス２２
′ 、サブキャリアパルスｌｌ’。
るいはビデオＶＨ８信号）１′かｔら書込−み側回路と
ほぼ同様にして、続出しクロタフ発生器１２′で読出し
クロックパルス９′ ？チプ斧ヤ＋Ｊアパルス１１′が
作らａｔす。父、読出しアドレス発生器２５′で水平パ
ルス１４’？垂直分離パルス５０′？垂直パルス１８′
Ｉ続出し側フィールド０Ｌ）Ｌ）／ＥＶＥＮ判別信号
５２′が作らｎます。さらに１／２水千周波数ＣＦＨ７
２）の基準ラインフリップフロップ（ＲＬＦＦ、）パル
ス２２′が読出し側水平パルス１４’をクロックパルス
としてラインフリップフロップ発生器２１′にて作らｎ
ます。そして基準ラインフリップ７０ツブパルス２２′
の極性ヲ、読出し側フレームパルス（すなわちフィール
ドＯＬ） Ｄ／Ｅ Ｖ Ｅ Ｎ判別パルス）５２′の負
エツジ位相で７ｖ−ムＵＬ）Ｌ）／ＥＶＥＮ発生６５３
Ｋｇみ込ませることによりフレーム（Ｊｌ）Ｌ）／ＥＶ
ＥＮパルスすなわち基準カラーフレームパルス５４が作
らｎ前述のように書込み側ラインフリ、ブフロップ発生
器２１に送らｎます。続出しアドレス発生器２５′の絖
出しアドレスカウンタ２３’Ｕ、 フィールドｔ）Ｌ）
Ｄ／ＥＶＥＮパルス５２′９噌直パルス１８′ ９水平
パルス１４′、基準ライン７リツプフロツプパルス２２
′ 、サブキャリアパルスｌｌ’。
クロックパルス９′から読出しアドレス２４′を作り、
メモリアドレス選択器２８を経由してからｌフレーム・
メモリ３０にメモリアドレス２９として送らｒｔます、
基準タイミング信号１′に同期し次読出しアドレス２４
′によって基準タイミング信号１′に同期化された読出
しビデオデータ３１が１フレーム・メモリ３０から得ら
れ、こ扛にデジタルブランキング信号、デジタルバース
ト信号が付加されて、デジタル／アナログ（Ｄ／Ａ）変
換器３４にてアナログ・テレビジョン信号３７を・再現
させることができた。
メモリアドレス選択器２８を経由してからｌフレーム・
メモリ３０にメモリアドレス２９として送らｒｔます、
基準タイミング信号１′に同期し次読出しアドレス２４
′によって基準タイミング信号１′に同期化された読出
しビデオデータ３１が１フレーム・メモリ３０から得ら
れ、こ扛にデジタルブランキング信号、デジタルバース
ト信号が付加されて、デジタル／アナログ（Ｄ／Ａ）変
換器３４にてアナログ・テレビジョン信号３７を・再現
させることができた。
しかし最近米−電子機械工業会（ＥＩＡ）の暫定規格Ｒ
８−１７０Ａにてカラーサブキャリアと水平同期信号と
の位相関係１’−８ＣＨタイミング」とカラーフレール
ドエ〜■の関係が第３図（ａ） ＊ （ｅ） ！（ｆ）
（ｅ’）、（ｆ’）に示すように定義さｎ友、現在のよ
うにテレビジョンスタジオ装置のＢＣｋ４’４イ邂ング
がランダムな場合には、Ｒ８−１７０Ａのカラーフレー
ム検出が不安定になることが柩るので一般には基準タイ
ミング信号１′のＥＬ８−１７ｇＡのカラーフレームに
対して、出力ビデオ信号３７のカラーフレーム迄同期化
させることは一般には行なわｎていないのが現状である
。
８−１７０Ａにてカラーサブキャリアと水平同期信号と
の位相関係１’−８ＣＨタイミング」とカラーフレール
ドエ〜■の関係が第３図（ａ） ＊ （ｅ） ！（ｆ）
（ｅ’）、（ｆ’）に示すように定義さｎ友、現在のよ
うにテレビジョンスタジオ装置のＢＣｋ４’４イ邂ング
がランダムな場合には、Ｒ８−１７０Ａのカラーフレー
ム検出が不安定になることが柩るので一般には基準タイ
ミング信号１′のＥＬ８−１７ｇＡのカラーフレームに
対して、出力ビデオ信号３７のカラーフレーム迄同期化
させることは一般には行なわｎていないのが現状である
。
しかし将来全テレビジョンスタジオ装置が゛Ｒ８−１７
ＯＡ規格を満足させることが必要になジ。
ＯＡ規格を満足させることが必要になジ。
フレーム・シンクロナイザ装置のような画１象デジタル
メモリ装置においても基準タイミング信号（ブラックバ
ースト信号又はビデオＶＢ８信号）１′のカラーフレー
ムに対して出力ビデオ信号３７のカラーフレーム迄同期
化させることが必要となる場合にはこｎを満足させるこ
とができない確率が１／２生ずる不都合がめった。
メモリ装置においても基準タイミング信号（ブラックバ
ースト信号又はビデオＶＢ８信号）１′のカラーフレー
ムに対して出力ビデオ信号３７のカラーフレーム迄同期
化させることが必要となる場合にはこｎを満足させるこ
とができない確率が１／２生ずる不都合がめった。
本発明の目的は基準タイミング信号１′のカラーフレー
ムに対して出力ビデオ信号３７のカラーフレーム迄同期
化させてｋｌ、５−１７ＯＡの８Ｃ’に一１タイミング
を満足させたコンポジ、トコ−ディング方式ＰＣＭ画像
デジタルメモリカラーフレーミング回路を提供すること
である。
ムに対して出力ビデオ信号３７のカラーフレーム迄同期
化させてｋｌ、５−１７ＯＡの８Ｃ’に一１タイミング
を満足させたコンポジ、トコ−ディング方式ＰＣＭ画像
デジタルメモリカラーフレーミング回路を提供すること
である。
本発明は人カテレビジ、ン信号ｔｏｓｅＨ検出器１９と
、基準タイミング信号１′の８ＣＨ検出器１９’と、８
０Ｈ検出器１９と接続する書込側ラインフリ、プフロッ
プ２１と、８ＣＨ検出器１９′と接続する読出何票１の
ラインフリップフロップ２１’と、書込側ラインフリッ
プ７０ツブ２１に接続するカラーフラグ付加器４と、読
出し何票１のライン７す、プフロップ２１’に接続する
ブランキング・バースト発生器３４と、上記カラーフラ
グ付加器４をデータ入力側に、ブランキング・バースト
発生器３４をデータ出力側に接続するデジタルメモリ３
０とデジタルメモリ３０のデータ出力に接続する読出し
何票２のラインフリ、プフロップ２１″と、書込側？イ
ン７リツプフロ、プ２１に接続する書込アドレスカウン
タ２３と、読出し側ｊｇ２のラインフリップフロップ２
１“と接続する読出しアドレスカウンタ２３′と、書込
アドレスカウンタ２３と攪出しアドレスカウンタ２３′
のそｎぞｎの出力アドＬ／−”、２４，９２４’をメモ
リアドレス選択器２８を経由して上計デジタルメモリ３
０のアドレス端子に１１続する構成となっている。
、基準タイミング信号１′の８ＣＨ検出器１９’と、８
０Ｈ検出器１９と接続する書込側ラインフリ、プフロッ
プ２１と、８ＣＨ検出器１９′と接続する読出何票１の
ラインフリップフロップ２１’と、書込側ラインフリッ
プ７０ツブ２１に接続するカラーフラグ付加器４と、読
出し何票１のライン７す、プフロップ２１’に接続する
ブランキング・バースト発生器３４と、上記カラーフラ
グ付加器４をデータ入力側に、ブランキング・バースト
発生器３４をデータ出力側に接続するデジタルメモリ３
０とデジタルメモリ３０のデータ出力に接続する読出し
何票２のラインフリ、プフロップ２１″と、書込側？イ
ン７リツプフロ、プ２１に接続する書込アドレスカウン
タ２３と、読出し側ｊｇ２のラインフリップフロップ２
１“と接続する読出しアドレスカウンタ２３′と、書込
アドレスカウンタ２３と攪出しアドレスカウンタ２３′
のそｎぞｎの出力アドＬ／−”、２４，９２４’をメモ
リアドレス選択器２８を経由して上計デジタルメモリ３
０のアドレス端子に１１続する構成となっている。
本発明においては、基準タイミング信号１′のカラーフ
レームに同期化し次読出し＠第１のラインフリップ７四
ツブ２１’と、デジタルメモリ３０に瞥込まｎたカラー
フレームに同期化した読出し１１１１！２のラインフリ
ップフロ、ブ２１”を具備させ、第１のラインクリップ
フロ、プ２１’は出力バーストと出力水平同期の位相関
係を制御し、第２０２イン７リツプフロツプ２１′′は
絖出し水平クリア位相を制御して出力ビデオをＯＬ又は
±１４ Ｑ ｎ５ｅｃシフトさせることによって基準タ
イミング信号１′の力２−フレームに同期化することが
可能です。
レームに同期化し次読出し＠第１のラインフリップ７四
ツブ２１’と、デジタルメモリ３０に瞥込まｎたカラー
フレームに同期化した読出し１１１１！２のラインフリ
ップフロ、ブ２１”を具備させ、第１のラインクリップ
フロ、プ２１’は出力バーストと出力水平同期の位相関
係を制御し、第２０２イン７リツプフロツプ２１′′は
絖出し水平クリア位相を制御して出力ビデオをＯＬ又は
±１４ Ｑ ｎ５ｅｃシフトさせることによって基準タ
イミング信号１′の力２−フレームに同期化することが
可能です。
次に本発明の実施例の系統図第２図を参照して、従来技
術の第１図と比べて異なる点を中心に詳細に説明します
。香込側ＳＣＨタイミングは水平パルス１４でトリガー
し九遅延マルチで検出ウィンドウパルスをつくり、（入
力バースト信号１に同期し九）サブキャリア１１のゼロ
クロス正エツジパルスの有無を調べる方法で８ＣＨ検出
器１９で判定します、この判定パルス２０と水平パルス
１４から（入力バースト１に同期したサブキャリア１１
の８ＣＨ位相関係に同期した）１／２水千周波数（ＰＨ
／２）の書込側ラインフリップフロップ（ＷＬＦＦ・）
パルス２２が、書込側ラインフリップ７０ツブ発生器２
１にて作らｌｒＬます。垂直パルス１８を発生させる垂
直ブランキング期間第８Ｈ目（すなわち垂直アドレスの
ＦＩＲ８Ｔ ＬＩＮＥ）にその力２−フィールドが■
〜■のうちいずｎかを判別する為のカラーフラグパルス
としてＷＬＦ）’ｏパルス２２ｔ−カラーフラグ混合器
４にてＰＣＨデータ５のＭ ８ Ｂ （Ｍｏｓｔ ８１
ｇｎ１ｊｉｃａｎｔ Ｂｉｔ）に挿入さｒｔます。カラ
ー７ラグを挿入さｎたＰＧＭデータ５Ｕ１フレームメモ
リ３０に書込アドレス２４によって指定さｎたメモリ番
地に瞥込まｎストアさｒＬます、書込側と同様にして基
準タイミング信号（カラーバースト又はビデオＶＢＩ信
号）１′の入力バーストに同期した（サブキャリア１１
’の８ＣＨ位相関係に同期した）続出し側、第１０ライ
ンフリツプ７０ツブ（ＲＬＦＦＯ）ノく季ス２２′が作
らｌｒＬます。書込まｎたカラーフィールドがＩ〜■の
いずｎであるかの検出の為、第３図の（ａ）と（ｈ）
。
術の第１図と比べて異なる点を中心に詳細に説明します
。香込側ＳＣＨタイミングは水平パルス１４でトリガー
し九遅延マルチで検出ウィンドウパルスをつくり、（入
力バースト信号１に同期し九）サブキャリア１１のゼロ
クロス正エツジパルスの有無を調べる方法で８ＣＨ検出
器１９で判定します、この判定パルス２０と水平パルス
１４から（入力バースト１に同期したサブキャリア１１
の８ＣＨ位相関係に同期した）１／２水千周波数（ＰＨ
／２）の書込側ラインフリップフロップ（ＷＬＦＦ・）
パルス２２が、書込側ラインフリップ７０ツブ発生器２
１にて作らｌｒＬます。垂直パルス１８を発生させる垂
直ブランキング期間第８Ｈ目（すなわち垂直アドレスの
ＦＩＲ８Ｔ ＬＩＮＥ）にその力２−フィールドが■
〜■のうちいずｎかを判別する為のカラーフラグパルス
としてＷＬＦ）’ｏパルス２２ｔ−カラーフラグ混合器
４にてＰＣＨデータ５のＭ ８ Ｂ （Ｍｏｓｔ ８１
ｇｎ１ｊｉｃａｎｔ Ｂｉｔ）に挿入さｒｔます。カラ
ー７ラグを挿入さｎたＰＧＭデータ５Ｕ１フレームメモ
リ３０に書込アドレス２４によって指定さｎたメモリ番
地に瞥込まｎストアさｒＬます、書込側と同様にして基
準タイミング信号（カラーバースト又はビデオＶＢＩ信
号）１′の入力バーストに同期した（サブキャリア１１
’の８ＣＨ位相関係に同期した）続出し側、第１０ライ
ンフリツプ７０ツブ（ＲＬＦＦＯ）ノく季ス２２′が作
らｌｒＬます。書込まｎたカラーフィールドがＩ〜■の
いずｎであるかの検出の為、第３図の（ａ）と（ｈ）
。
（ｈ′）に示すように基準タイミング信号１′の垂直ブ
ランキン・グ第８Ｈ目に（読出しアドレス２４′を続出
しフィールド（ＪＬ）Ｌ）／ＥＶＥＮ判別と各フィール
ド内垂直アドレスをＦＩＲ８Ｔ ＬＩＮＥ （１）に指
定することによって）１フレームメモリ３０から読み出
さｎ九ＰＣＭデータ３１のＭＳＢビット（すなわちカラ
ーフラグ）３８の極性ｔ−ｍ直ノ（ルス１８’の位相で
読出し側第２のラインフリップフロップ発生器２１“に
読込ませ（Ｌ（ＪＡＤし）ます。
ランキン・グ第８Ｈ目に（読出しアドレス２４′を続出
しフィールド（ＪＬ）Ｌ）／ＥＶＥＮ判別と各フィール
ド内垂直アドレスをＦＩＲ８Ｔ ＬＩＮＥ （１）に指
定することによって）１フレームメモリ３０から読み出
さｎ九ＰＣＭデータ３１のＭＳＢビット（すなわちカラ
ーフラグ）３８の極性ｔ−ｍ直ノ（ルス１８’の位相で
読出し側第２のラインフリップフロップ発生器２１“に
読込ませ（Ｌ（ＪＡＤし）ます。
カラーフラグ３８の極性をロードしたあと、読出し側水
平パルス１４′、を続出し側第２のラインフリップフロ
ツブ発生器（すなわちトグルフＩＪ ツブフロップ）２
１“のクロックパルスとして使用すｎば出力パルス（Ｒ
ＬＦＦＩ ） ２２“は、１フレームメモリ３０から、
こｎから続出そうとしている１フイ一ルド期間の水平パ
ルス１４’位相に対するｌ水平期間の各最初のビデオデ
ータ３１の相対位相４４１％（ＺＩＧＺＡＧバター／）
ｔ”示ｊｌ／２水”Ｆ周波数Ｃ’ｌ”ＨＩ３）のパルス
となる。書込側の水平パルス１４位相に対してｌフレー
ムメモリ３０に畜込筐ｎ＋ビデオデータ５の水平期間の
各最初の位−相は第５図−（ａ）の黒丸（りの位相のよ
うになります。
平パルス１４′、を続出し側第２のラインフリップフロ
ツブ発生器（すなわちトグルフＩＪ ツブフロップ）２
１“のクロックパルスとして使用すｎば出力パルス（Ｒ
ＬＦＦＩ ） ２２“は、１フレームメモリ３０から、
こｎから続出そうとしている１フイ一ルド期間の水平パ
ルス１４’位相に対するｌ水平期間の各最初のビデオデ
ータ３１の相対位相４４１％（ＺＩＧＺＡＧバター／）
ｔ”示ｊｌ／２水”Ｆ周波数Ｃ’ｌ”ＨＩ３）のパルス
となる。書込側の水平パルス１４位相に対してｌフレー
ムメモリ３０に畜込筐ｎ＋ビデオデータ５の水平期間の
各最初の位−相は第５図−（ａ）の黒丸（りの位相のよ
うになります。
第５図（ｂ）のケース１＊２ １，２ ２の出力ビデオ
位相の黒丸で示すように％読出側水平パルス１４’位相
に対して、書込側の第５図（ａ）の黒丸の変化位相すな
わち読出しｌｌ第２のラインフリップ７０、プＲＬＦＦ
１パルス２２“の極性変化と同じように水平期間のビデ
オデータ３１の各最初の位相（すなわち読出し側アドレ
ス２４′の水平クリア位相）１に変化させｎばｌライン
ごとに出力ビデオを、ＩＺＩＧ ＺＡＧパターンに変形
させることなく１フイールドビデオデータ３１ｔｌフレ
ームメモリ３０から読出すことが可能である。なお、第
５図（ｂ）のケースｌａ、書込ｔｎたカラーフィールド
■が続出し側基準タイミング信号１′の、カラーフィー
ルド■で挽出さｎる場合でめ凱匂−ス２（２１＊２ ２
）は誉込まｎたカラーフィールドＩが続出し側基準タイ
ミング信号１′・′のカラーフィールド■で続出さｎる
場合に相当゛します。
位相の黒丸で示すように％読出側水平パルス１４’位相
に対して、書込側の第５図（ａ）の黒丸の変化位相すな
わち読出しｌｌ第２のラインフリップ７０、プＲＬＦＦ
１パルス２２“の極性変化と同じように水平期間のビデ
オデータ３１の各最初の位相（すなわち読出し側アドレ
ス２４′の水平クリア位相）１に変化させｎばｌライン
ごとに出力ビデオを、ＩＺＩＧ ＺＡＧパターンに変形
させることなく１フイールドビデオデータ３１ｔｌフレ
ームメモリ３０から読出すことが可能である。なお、第
５図（ｂ）のケースｌａ、書込ｔｎたカラーフィールド
■が続出し側基準タイミング信号１′の、カラーフィー
ルド■で挽出さｎる場合でめ凱匂−ス２（２１＊２ ２
）は誉込まｎたカラーフィールドＩが続出し側基準タイ
ミング信号１′・′のカラーフィールド■で続出さｎる
場合に相当゛します。
本発明は以上説明したように、第２図のように構成する
ことにより、Ｒ５−１７０ＡのＳＣＨタイミングを満足
する基準タイミング信号１′のカラーフレームに対して
こｎとは非同期の入カテレビジ冒ン信号１１ｆｔ基準タ
イミング信号１′のカラーフレームに同期化したＲ８−
１７ＱＡの８ＣＨタイミングを満足する出力ビデオ信号
３７に変換する効果がある。
ことにより、Ｒ５−１７０ＡのＳＣＨタイミングを満足
する基準タイミング信号１′のカラーフレームに対して
こｎとは非同期の入カテレビジ冒ン信号１１ｆｔ基準タ
イミング信号１′のカラーフレームに同期化したＲ８−
１７ＱＡの８ＣＨタイミングを満足する出力ビデオ信号
３７に変換する効果がある。
第１図は従来技術のデジタルメモリ・カラ−７レーミン
グ系統図。第２図は本発明実施例の系統図。第３図は基
準タイミング（テレビジョン）信号と、諸パルスとのタ
イミングチャート図。第４図は書込みアドレスカウンタ
の動作シーケンス図。 第５図は本実施例の出力ビデオ位相図を示す。
グ系統図。第２図は本発明実施例の系統図。第３図は基
準タイミング（テレビジョン）信号と、諸パルスとのタ
イミングチャート図。第４図は書込みアドレスカウンタ
の動作シーケンス図。 第５図は本実施例の出力ビデオ位相図を示す。
Claims (1)
- 入力テレビジョン信号をデジタル信号にｆ侯してメモリ
に書き込み、入力テレビジ、ン偏号とは異なる基準タイ
ミングで読み出すとき、誓き込み側で４つのカラーフィ
ールドを示す第一の判別信号を付加し；読み出し側では
丞準タイミングによる第二の判別信号を作る手段と、前
記メモリにテレビジョン信号とともに記録さ扛た第一の
判別信号に同期し友第二の判別信号を作る手段と、第二
の判別信号により出力バースト信号と出力水平同期との
位相関係を制御する手段と、第三の判別信号によＶ読み
出し側の水平クリア位相を制御する手段とを具備するこ
とを特徴とするデジタルメモリカラーフレーミング回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57032052A JPS58148583A (ja) | 1982-03-01 | 1982-03-01 | デジタルメモリカラ−フレ−ミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57032052A JPS58148583A (ja) | 1982-03-01 | 1982-03-01 | デジタルメモリカラ−フレ−ミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58148583A true JPS58148583A (ja) | 1983-09-03 |
Family
ID=12348088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57032052A Pending JPS58148583A (ja) | 1982-03-01 | 1982-03-01 | デジタルメモリカラ−フレ−ミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148583A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271587A (ja) * | 1985-10-17 | 1987-11-25 | アムペックス コーポレーシヨン | 位相制御方法ならびに回路 |
| JPS63229667A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
-
1982
- 1982-03-01 JP JP57032052A patent/JPS58148583A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271587A (ja) * | 1985-10-17 | 1987-11-25 | アムペックス コーポレーシヨン | 位相制御方法ならびに回路 |
| JPS63229667A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4109276A (en) | Memory read/write organization for a television signal processor | |
| CA1135399A (en) | Phase locking system for television signals | |
| US4084181A (en) | Apparatus for transmission of chrominance signals during blanking period | |
| US4612568A (en) | Burst-to-line-locked clock digital video signal sample rate conversion apparatus | |
| JPS5923517B2 (ja) | テレビジヨン信号同期装置 | |
| EP0476629B1 (en) | Video and audio data recording and reproducing apparatus | |
| GB2026278A (en) | Television frame synchronizer having a write-inhibit circuit | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| US4698678A (en) | Television signal processing apparatus | |
| JPH0155632B2 (ja) | ||
| US4688094A (en) | Reference signal reproduction apparatus | |
| JP2603096B2 (ja) | クロマ復調装置 | |
| JPH0817008B2 (ja) | 映像信号時間軸補正装置 | |
| JPS58148583A (ja) | デジタルメモリカラ−フレ−ミング回路 | |
| EP0220057A2 (en) | System for phase correction of a color television signal | |
| US4635100A (en) | Digital automatic video delay system | |
| KR100202542B1 (ko) | 영상신호처리기의 휘도/색신호 분리회로 | |
| KR950006456B1 (ko) | 영상신호의 필드변환장치 | |
| JP2772004B2 (ja) | テレビジョン信号位相同期回路 | |
| JP2825324B2 (ja) | テレビジョン信号送受信処理装置 | |
| JP2001258046A (ja) | ビデオエンコーダ及びコンポジットビデオ信号処理装置 | |
| JPH0214835B2 (ja) | ||
| JPH09205656A (ja) | 映像信号サンプリングレート変換装置 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPS60204192A (ja) | 信号処理装置 |