JPS58148579A

JPS58148579A - 周波数変調送受信システムにおけるスクランブル／デイスクランブル方式

Info

Publication number: JPS58148579A
Application number: JP57031306A
Authority: JP
Inventors: Akiyuki Zenri; 善理　彰之
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1982-02-27
Filing date: 1982-02-27
Publication date: 1983-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、周波数変調送受信システムにおけるスクラン
ブル／ディスクランブル方式、特にスクランブルを行な
う場合でも行なわない場合と同じような信号の占有帯域
幅をもつと共に、変更可能な受信加入者コードなどを用
いて送・受画端においてディスクランブルのための条件
を与え得るようにすべく、上記コードなどによって擬似
同期信号を生成してスクランブルをかけるようにしたス
クランブル／ディスクランブル方式に関するものである
。

本発明の説明に先立って周波数変調送受信シ゛ステムに
ついて簡単に説明しておくｏ第１図は周波数変調送受信
システムにおける送信側装置の構成の一例を示し、第２
図は同じく受信側装置の構成の一例を示している０第１ｗＡにおいて、図中の符号１株プリエンファシス回
路であって映像信号（Ｖ／Ｓ　　ＩＮ　ｌ・に対してプ
リエンファシスをかけるもの、２ゆサブキャリア変調回
路であって音声信号（、：ＡＵＤＩＯＩＮ）を例えば６
．８ＭＨｚを中心周波数とするＦ’Ｍ信号に変換するも
の、３は周波数変調器であって例えば３６ＭＨｚの占有
帯域幅をもつ信号によって６　ＧＨｚ帯の信号を周波数
変調するもの、４は電力増幅器を表わしている。図示の
場合、周波数変調器３によって変調された６　ＧＨｚ帯
の信号は電力増幅器′４によって増幅され、例えばパラ
ボラ・アンテナ（ＡＮＴ）によって、衛星に向けて発射
される。

また第２図において、５はロー・ノイズ・アンプ、６拡
ダウン・コンバータ、７は周波数変調復調器、８はディ
エンファシス兼ＬＰＦ回路、９はサブキャリア復−回路
であってｆ）、８Ｍ　ＨＺ帯の周波数変調信号から音′
声信号を再生するも゛のを表わしている。

衛星は、６ＧＨｚ帯の信号を受信し、４　ＧＨｚに周波
数変換した上で地上に向けて送信する。受信側装置にお
いては、衛星からの微弱な電波をパラボラ・アンテナ（
ＡＮＴ）と第２図図示ロー・ノイズ・アンプ５とによっ
て受信増幅し、ダウン・コンバータ６によって中間周波
数に周波数変換した後に、復調器７において占有帯域幅
が３６ＭＨｚの信号を復調する。そして、ディエンファ
シス兼ＬＰＦ回路８によって映像信号（Ｖ／Ｓ）が再生
され、サブキャリア復調回路９によって音声信号（ＡＵ
ＤＩＯ）　　が再生される０なお現行システムにおいて
は、上記サブキャリアは６．８Ｍ）Ｉｚのみでなく　ａ
２　ＭＨｚ、　５．６ＭＨｚ、　７．２ＭＨｚ　ｆｋど
カ用イられ、ステレオ放送や多重放送に利用されている
。

上述の如き６／４ＧＨｚ帝のサテライト・システムなど
において、特定の受信者にのみ受信できるようにするな
どのために、いわゆるスクランブル・システムを考慮す
る場合、スクランブルを行なっても信号の占有帯域幅が
変化しないことが重要であり、変更可能な装置コードや
受信加入者コードなどによってディスクランブルできる
方式であることが望まれる。また一方では電気回路に詳
しい人でおっても受信装置における回路変更によって簡
単には受信可能となることのな■よ、うなシステムであ
り、更にはスクランブルをかけても受信画ｆ象が非所望
に劣化しないシステムであることが要求される。

第３図は本発明における送信側装置の一実施例構成、第
４図は本発明における受信側装置の一実施例構成、第５
図は第３図に示すスクランブル回路の一実施例構成、第
６図は第４図に示すディスクランブル回路の一実施例構
成を示している。図中の符号１．２．３．４．５．６．
７．８．９は夫々第１図または第２図に対応している。

そして符号１０はスクランブル回路、１１は本発明にい
う第２のサブキャリア変調回路・、１２は本発明にいう
第２のサブキャリア復調回路、１３はディスクランブル
回路、１４はアナログ加算器、１ｓｔｉ擬似同期信号発
生器であつ・て本来の同期信号（Ｓ　ＹＮＣ）　　と垂
直ドライブ信号の反転信号（ＶＤ）とが入力されてラン
ダムな同期をもつ擬似同期信号を生成して上記アナログ
加算器１４に供給するもの、１６はアナログ減算器、１
７は識別信号発生器であって上記アナログ減算器１６に
供給するブランキング信号（ＢＬ）が入力されて装置お
よび／ま念は加入者（対応するディジタル・コード（例
えば８ビツト）が附加されて識別信号出力信号（ＣＯＮ
ＴＯＵＴ）が生成されるもの、１８は識別信号検出器で
あって受信者の装置コードおよび／または受信者の加入
者コードと上述の識別信号出力信号（ＣＯＮＴ　　０Ｕ
Ｔ）に重畳されているディジタル・コードとが一致して
いる場合だけについて識別信号のうちのブランキング信
号を抜出すもの、１９はアナログ加算器、２０はクリッ
プ回路であって本来の同期信号（ＳＹＮＣ）を再生する
ものを表わしている。

送信側装置においては、第３図図示の如く、第１図図示
の構成に対して、スクランブル回路１０と第２のサブキ
ャリア変調器１１とが追加された形となっている。そし
て、スクランブル回路１０においては、第５図図示の如
く、擬似同期信号発生器１５によってランダムな周期を
もつ擬似同期信号がつくられてアナログ加算器１４に供
給される。これによって映像信号（Ｖ／８　　、’ＩＮ
）、！：アナ０グ加算が行われ、加算器１４の出力波形
は第７図（Ａ）図示の如く本来の同期信号８ＹＮＣのい
くつかがランダムな形で時々大きい信号レベルのものと
なる。そしてこの第７図（荀図示の信号はアナログ減算
器１６に導びかれブランキング信号（ＢＬ）とアナログ
的に減算される。このためアナログ減算器１６の出力は
、第７図（助図示の如く、本来の同期信号（ＳＹＮＣ）
の信号レベルが映像信号の信号レベルと同じレベルに埋
め込まれた形となりかつ擬似同期信号の所にあたかも本
来の同期信号□（８ＹＮＣ）が位置しているかの如き形
となる。

そして第７図（Ｂ）図示の信号は、第３図図示の如くプ
リエンファシス回路ＩＫ入力され、第１図図示の場合と
同様に処理される。一方、第７図（Ｂ）図示の信号をデ
ィスクランブルする八めに必要なブランキング信号（Ｂ
Ｌ）は識別信号発生器１７に入力され、装置および／ま
たは加入者のディジタル・コードが附加されて、識別信
号出力信号（Ｃ０ＮＴＯＵＴ）が生成され、第３図図示
の第２のサブキャリア変Ｉｌ１％回路１１に入力され、
周波数変調されて周波数変調器３に導びかれる。即ち、
音声信号（ＡＵＤＩＯ）と同様にサブキャリアに乗せて
送出される０受信装置側においては、第４図図示の構成が備えられて
・お９、ユニット５．６．７．８．９における動作は第
２図図示の場合と同じである。第４図図示の場合、復調
器７から出力が第２のサブキャリア復調器１２にも導ひ
かれる。そしてディエンファシス兼ＬＰＦ回路８の出力
と第２のサブキャリア復調器１２の出力とがディスクラ
ンブル回路１３に導ひかれる０ディ１スクランブル回路１３において、識別信号検出器
１８によって、識別信号中のディジタル・コードと受信
者のそれとが一致している場合に限ぎって、識別信号中
のブランキング信号（ＢＬ）を抽出し、アナログ加算器
１９に供給するＯ第６図図示の入力信号（Ｖ／８　　Ｉ
Ｎ）は第７図（Ｂ）図示の波形に対応するものでらり、
アナログ加算器１９たよってｆｓ７図（４）図示の波形
が再生されるＯそして、クリップ回路２０によって、余
分に、大きい信号レベルをもつ擬似同期信号の部分にお
いてクリップが行われ、元々の映像信号が再生′される
。

言うまでもなく、受信された一別信号中のディジタル−
コードと受信側のディジタル・コードとが不一致の場合
には、識別信号検出器１８からは出力を生じない０この
ために、本来の同期信号（ＳＹＮＣ）は第７図（Ｂ）図
示の如く、埋め込まれ九ままにあって、映像信号の受信
が大きく乱される０上記において本発明の構成と動作とについて説明したが
、更に第８図ないし第１３図を参照しつつ詳述する。

第８図は第５図図示構成の詳細回路図、第９図は第６図
図示構成の詳細回路図、第１０図および第１１図は第８
図゛図示の各点における信号についてのタイムチャート
、第１２図および第１３図は第９図図示の各点における
信号についてのタイムチャートを表わしている。

第８図に示す如く、映像信号（Ｖ／８　　ＩＮ）は、バ
ッファ・アンプ２１を通って抵抗（Ｒ，）２２と抵抗（
Ｒ，）２７とからなるアナログ加算器に供給される。ま
た擬似同期信号をつくるために、正弦波発振器２３を制
御電圧とする電圧制御マルチバイブレータ２４によって
第１０図図示■の如き出力周波数が一定でない方形波信
号が得られ、アンド・ゲート２５によって垂直同期を除
いた区間の方形波信号■と同期信号５ＹＮＣとが一致し
たときだけオンされて、第１０図図示■の如く擬似同期
信号がつくられる。該擬似同期信号は、正弦波発振器の
周波数や振幅、更には電圧制御マルチバイブレータの中
心周波数を選ぶことによって、ランダムに近いものとす
ることができる。アナログ加算回路１４１ｃよって映像
信号は、第７図（Ａ）図示の如く擬似同期信号が加算さ
れ穴形となる〇一方プランキング信号（ＢＬ）がインバ
ータ２８と抵抗（Ｒ，）２９とによって、加算回路１４
の出力に減算（信号ＢＬの反転信号が加算）されて、最
終的には第７図（酌図示の如くスクランブルされた映像
信号（Ｖ／Ｓ　　０ＵＴ）がバッファ・アンプ３０をま
九受信側におけるディスクランブルに必要な識別信号は
上述のブランキング信７号（ＢＬ）とディジタル８ビツ
ト・コードとに２って作られ、そのタイム・チャートが
第１１図に示されている。

ブランキング信号（ＢＬ）は、シフト・レジスタ３１の
クロック端子に入力され、予め定められた８ピントの並
列コードをプランヤング信号（ＢＬ）の第２回目の立上
りの水平区間から第９回目の水平区間の間に８ビツトの
情報をシリャルに送出する。このために、ダイオード３
７、抵抗３８、コンデンサ３９によって第１１図図示■
の如く、ブランキング信号（ＢＬ）の第１回目の立上り
を検出して、図示■の如くリセット信号を作り出し、Ｔ
７リツグ・フロ°ツブ３２およびＳＲフリング・フロッ
プ３５のり・セットを解除する。更にブランキング信号
（ＢＬ）は１．上記リセットに要する時間だけ遅延させ
るための抵抗４６とコンデンサ４７とを通り、Ｔフリッ
プ・フロップ３２に入力されて第１１図図示［Ｆ］の如
き信号が得られる。そして、該信号［Ｆ］とインバータ
３３によるブランキング信号（ＢＬ）の反転信号とがア
ンド・ゲート３４に入力され、第１１図図示■の如き信
号が得られるα更にＳＲフリップ・フロップ３５によっ
て図示■の信号が得られ、単安定マルチバイブレータ３
６によって図示信号■の如くブランキング信号の第２回
目の立上りに同期し要所の１つの垂直区間に１ｍｌのパ
ルスが得られる。このパルスがシフト・レジスタ３１に
おけるパラレル入力コードの読込みとシリャル出力のス
タート・パルス信号となる。

この信号■の立上りで、シフト・レジスタ３１のＱ５１
１子に８ビット信号の第１ビツト目が出力され、以後は
シフト・レジスタ３１のクロック信号部ちブランキング
信号（ＢＬ）の立上りによっ工Ｑ端子にシリャル信号が
出力され、第１１図図示■の如き信−号が得られる。こ
のシリャル信号を幅の細いパルスに変換してブランキン
グ信号（ＢＬ）に８ビツト情報を重畳する九めに、イン
バータ３３の出力即ちブランキング信号（ＢＬ）の反転
信号の立上りで動作する単安定マルチバイブレータ４１
が起動される。そして、当該出力（１図示信号■）をイ
ンバータ４２によって反転し、更にこの立上りで動作す
る単安定マルチバイブレータ４３が起動され、咳単安定
マルチバイブレータ４３の出力（図示信号の）をつくる
。この信号■は水平区間の略中夫に位置する連続パルス
信号となっている０この信号■とシフト・レジスタ３１
の出力信号■とをナンド・ゲート４４に入力することに
よって図示信号＠がつくられる。該信号■とブランキン
グ信号（ＢＬ）とをナンド・ゲート４５に入力すること
によって、ブランキング信号（ＢＬ）に８ビツトのシリ
ャル信号が重畳され次形で識別信号出力信号（ＣＯＮＴ
　　０ＵＴ）が得られる。なお、図示における８ビツト
・コードは上位ビットからｒｌＯＱｌｌｏｌｌＪである
ものとしている。

次に受信側装置′について説明を続ける。まずディスク
ランブルを行うためには、第２のサブキャリア復調回路
１２によって識別信号を検出する必要があることは言う
までもない。この識別信号（ＣＯＮＴ　　ＩＮ）の第２
回目の立上りの水平区間から上記８ビツトの情報が送ら
れてくるために、これと同期して受信装置内部の８ビツ
ト・コードと比較すべく、上記識別信号（ＣＯＮＴ　　
ＩＮ）の第１回目の立上りの検出は、ダイオード６４、
コンデン″！７６５、抵抗６６によって第１２図図示■
の如き信号を得てインバータ６７の出力信号（第１２図
図不信号◎）をつくることによって行い、シフト・レジ
スタ７３をリセットする。また識別信号（ＣＯＮＴ　　
ＩＮ）はインバータ５５を通り、当初イア／＜　−夕６
９の出カババイ・レベルである（コンパレータ７５の出
力はロー・レベル）りめに、インバータ５５の出力信号
はアンド・ゲート５６を通過して第１２図図示■の如き
信号となる。

この信号■から水平区間の略中夫に位置する所のディジ
タル・コードの情報を検出するために、この位置までシ
フトしたゲート信号を作り出す必要があって、信号■は
抵抗５７、コンデンサ５８、単安定マルチバイブレータ
５９、抵抗６０、コンデンサ６１．、単安定マルチバイ
ブレータ６２を用いて、第１１図図不信号■を得る。そ
の後アンド・ゲート６３に入力されるがこの理、’Ｅｆ
３．は、後述されるように８ビツト情報の判定結束にお
いて一致していることが明らかとなり、その後に垂直同
期区間になったとき、シフト・レジスタ７３がリセット
され、それによって信号■が立上り、信号■も垂直同期
区間で１パルスを発生するが、これを取除くためであり
、信号◎をインバータ６８によって反転して上述の如く
アンド・ゲート６３にゲートをかけている。

該アンド・ゲート６３の出力■と信号■とをアンド・ゲ
ート７０に入力することによって、識別信号中に重畳さ
れた８ビツト情報を第１２図図不信号■の如く抽出する
ことができる。この信号■はシリャル・コードであり、
これをパラレル・コードに変換するためのシフトレジス
タ７３へのＤＡＴＡ信号には、単安定マルチバイブレー
タ７２を通して得られた信号■が与えられ、−力、ＣＬ
ＯＣＫ信号には信号■をインバータ７１によって反転し
た信号■が用いられる。シフト・レジスタ７３０８ビツ
ト・パラレル出力端子はディジタル・コンパレータのパ
ラレル入力端子Ａに接続されており、他方のパラレル入
力端子ＢにはＲＯＭ　　７４０８ビツト出力端子に接続
されている。もしも、送られてくる８ビツト情報とＲＯ
Ｍ　　７４からの８ピント・コードが一致している場合
には、ＣＬＯＣＫ信号（■信号）の８回目の立上り時点
で、コンパレータ７５の出力［Ｆ］傷信号ハイ・レベル
となり、インバータ６９の出力がロー・レベルとなる。

この結果、信号■ないし信号■、および信号［Ｆ］は、
後の垂直同期区間におけるリセットがかかるまでの間、
判定直後の状態を保持する。また識別信号（ＣＯＮＴ　
　ＩＮ）から８ビツト・コードを取除いた信号は、信号
■とインバータ５５の出力信号とをアンド・ゲート７６
に入力することによって得られ、第１２図図不偏号■の
如きものとなる。

コンパレータ７５の判定が一致している場合には、Ｊ＠
［Ｆ］は判定直後からリセットがかかる垂直同期区間ま
ではハイ・レベルであるが、この判定はｌフィールド毎
に行うために垂直同期区間から判定直前まではロー・レ
ベルにある。したがって、信号［Ｆ］をダイオード７７
、抵抗７ｇ、、コどデンサ７９によって時定数０．１な
いし１秒程度のピーク・ホールドとしてナンド・ゲート
８０に入力し、判定が一致している場合には、信号■を
反転した信号■を第１３図図示の如く得る。この信号■
はブランキング信号（ＢＬ）に対応している。判定結果
において一致していない場合、ナンド・ゲート８０の出
力はハイ・レベルを保つ。

次にディスクランブル動作について説明をつづける。復
調信号（Ｖ／Ｓ　　ＩＮ）は、バンファ・アンプ４８と
抵抗（Ｒ，）４’９と抵抗（）ｔ５）５０とからなるア
ナログ加算回路１９に入り、復調信号（Ｖ／Ｓ　　ＩＮ
）と信号■とが加算されて、第７図（Ｂ）図示の如く、
映倫信号と同等のレベルに埋め込まれた本来の同期信号
（ＳＹＮＣ）が第１３図図不信号■の如く復元′される
。そして、クランプ回路５１によって、同期分離、クラ
ンプ・パルス発生、ペデイスタル・クランプの動作が行
なわれて、ベデイスタル・レベルが一定にクランプされ
る。そして、抵抗５２とダイオード５３とによって、送
信側において加算した擬似同期信号を取除くクリップ動
作を行ない、バッファ・アンプ５４を介して、元の映像
信号が再生される。

もしも、信号■が供給されない場合には、本来の同期信
号が第７図（Ｂ）図示の如く埋込まれた形のままクラン
プ回路５１に入力される。このために、クランプ回路５
１内部の同期分離やクランプ・パルス発生が正常でなく
なるために、ペデイスタル位置でない所でも誤動作によ
るクランプが行われ、益々映倫信号がみだされる形とな
る。

以上説明した如く、本発明によれば、本来の同′　期信
号を映倫信号レベルに埋込ませると共に擬似□　同期信
号を重畳させることによって、識別信号中のディジタル
・コードと一致しない受信者については映倫信号を大き
くみださせることが可能となり、一致する受信者にとっ
てのみ正しく受信させることが可能となる。

なお、第９図においてＲＯＭ　　７４によって８ビツト
・コードを設定するものとしたが〈受信装置にマイクロ
コンピュータを内蔵させ、送信側でコニドを設定できる
受信者別コードなどを用いた多ビット・コードに発展さ
せることは任意になし得る所である。

【図面の簡単な説明】

第１図は周波数変調送受信システムにおける送信側装置
の構成の一例、第２図は同じく受信側装置の構成の一例
、第３図は本発明における送信側装置の一実施例構成、
第４図は本発明における受信側装置の一実施例構成、第
５図は第３図に示すスクランブル回路の一実施例構成、
第６図は第４図に示すディスクランブル回路の一実施例
構成、第７図は本発明にいう本来の同期信号が埋込まれ
る態様を説明する説明図、第８図は第５図図示構成の詳
細回路図、゛第９図は第６図図示構成の詳細回路図、第
１０図′および第１１図は第８図図示の各点における信
号についてのタイムチャート、第１２図および第１３図
は第９図図示の各点における信号についてのタイム・チ
ャートを示す。図中、ｌはプリエンファシス回路、２はサブキャリア変
調回路、３は周波数変調器、４は電力増幅器、５はロー
・ノイズ・アンプ、６はダウン・コンバータ、７は周波
数変調復調器、８はディエンファシス兼ＬＰＦ回路、９
はサブキャリア復調回路、１０はスクランブル回路、１
１は第２のサブキャリア変調回路、１２は第２のサブキ
ャリア復調回路、１３はディスクランブル回路、１４は
アナログ加算器、１５は擬似同期信−号発生器、１６は
アナログ減算器、１７は識別信号発生器、１８は識別信
号検出器、１９はアナログ加算器、２０はクリップ回路
を表わしている。特許出願人　アルプス電・気株式会社代理人弁理士　森　１）　寛　（外６名）す５圓す＆ｆｆｉ掌７品？１図Ｌ　　　　　　　　　　　　　　　　　　　　　　　ｕ
す１１ｍ才１２図 ■

Claims

【特許請求の範囲】

（１）映倫信号をプリエンファシス回路によってプリエ
ンファシスすると共に、音声信号をサブキャリア変調回
路によって周波数変調信号に変換した上で、夫々が周波
数変調器に入力されて送出される周波数変調送受信シス
テムにおいて、上記周波数変調器の前段にスクランブル
回路と第２のサブキャリア変１１回路とをもうけ、上記
スクランブル回路は、上記映倫信号中の本来の同期信号
の信号レベルを映倫信号レベルと同程度のレベルに埋め
込むと共にランダムに生成される擬似同期信号を附加す
るよう構成され、上記第２のサブキャリア変調回路は、
上記本来の同期信号の信号レベルを埋め込む際に用いた
ブランキング信号に対して予め用意したディジタル・コ
ードを８重畳輝た形で識別信号をもって第２のサブキャ
リアを周波数変調し、上記周波数変調器に入力するよう
構成されることを゛特徴とする周波数変調送受信システ
ムにおけるスクランブル方式。
（２）　受信信号をダウン・コンバータによって中間周
波数に周波数変換した上で周波数変調復調回路に入力し
、復調された信号から、少なくともディエンファシス回
路を介して映倫信号を再生すると共に、サブキャリア復
調回路を介して音声信号を再生する周波数変調送受信シ
ステムにおいて、上記周波数変調復調回路の後段に第２
のサブキャリア復調回路とディスクランブル回路とをも
うけ、上記第２のサブキャリア復調回路は、当該復調し
た信号中に含まれているディジタル・コードを判定して
ブランキング信号を抽出するよう構成され、上記ディス
クランブル回路は、当該抽出されたブランキング信号を
用いて映倫信号レベルと同程度のレベルに埋め込まれて
いる本来の同期信号を本来の信号レベルに復元するよう
構成されることを特徴とする周波数変調送受信システム
におけるディスクランブル方式。