JPS58138118A

JPS58138118A - 周波数合成回路

Info

Publication number: JPS58138118A
Application number: JP58000750A
Authority: JP
Inventors: マルチナス・フランシスカス・マドリナ・マリア・ヘウルツ
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1982-01-08
Filing date: 1983-01-06
Publication date: 1983-08-16
Also published as: DE3264698D1; US4670718A; NL8200050A; EP0083823B1; EP0083823A1; JPH0231891B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し発明の技術分野〕本発明はＨｊｌＪ御信号によって周波数制御可能な発＆
器と、同調データ信号源と、該同調データ信号源によっ
て決められる周波数及び該発振器の発振周波数間の周波
数差のでイジタルイＩＩＪを決めるためのディジタル差
決定回路と、該ディジ々ル差を制御信号に変換するため
のディジタル対７ナログ変換器とを具え、前記ディジタ
ル差決定回路の入力端子を少なくともゲート回路を経て
前記発振器の出力端子に結合し、該ゲート回路のテスト
・パルス入力端子をこれにテスト・パルスを供給するた
めパルス信号発生器の出力端子に結合して成る周波数合
成回路に関する。

〔従　来技　術〕

上述したタイプの周波数合成回路は文献［Ｖａｚｖｏ　
Ｅｎｔｗｉｃｋｚｕｎｇｓｍｉ−ｔｔｅｉｚｕｎｇｅｎ
　７０　Ｊ（Ｎｏｖｅｍｂｅｒ　１．９７７　）の第８
３〜３５頁に開示されている。このようなタイプの周波
数合成回路によれば、平均的にみて、発振器の同調周波
数が同調ＤＡＴＡ信号源が所望とする周波数がら僅がな
がらずれてしまうことが判かる。

〔発明の概要〕

本発明の目的は簡単な回路によってこの欠点を除去する
ことにある。

この目的の達成を図るため、本発明によればゲート回路
は、前記テスト・パルスの終りに続くパルスを、該ゲー
ト回路によって前記ディジタル差決定回路の入力端子に
供給される信号に追加するための論理回路を組込んで成
ることを特徴とする。

本発明によれば、このような手段を使用することによっ
て、測定されるべき信号に対するテスト・パルスの移相
が変わりつつある場合に発振器の正しい同調時における
、この発振器の同調を平均的に偏移せしめるような周波
数偏移が差決定回路によって度々観測されないようにす
ることが出来るｄ以下、図面により本発明の詳細な説明
する。

第１図において受信（ｉ１号を高周波混合段８の一方の
入力端子ｌに供給する。この高周波混合段８の他方の入
力端子５は周波数合成回路６から発振信号を受は取る。

この発振信号に応答し高周波混合段８の出力端子７に、
は中間周波信号が生じ、この信号は中間周波信号処理回
路９によって表示又は再生信号、例えば画像表示又は音
声再生信号に変換される。

この周波数合成回路６は発振器１１を具えていて、この
発振器の発振周波数を制御信号入力端子１３に供給され
る制御信号によって制御することが出来る。この発振器
１１の出力端子］５を高周波混合段８の入力端子５及び
ゲート回路１０の入力端子１７に接続する。図示の明確
化のため、分周器、増幅器又はリミッタ等ゲート回路１
９の入力端子１７の前位に配置し得る構成成分の図示を
省略する。

第２図に波形８１７によって示す信号ｆをこのゲート回
路１９の入力端子１７に接続する。

このゲート回路１９の入力端子２１．２８及び２５をパ
ルス信号発生器８５の出力端子２９゜３１及び３８に夫
々接続すると共に、ゲート回路１９の入力端子２７を差
決定回路の出力端子８７に接続する。ゲート回路】９の
入力端子２１゜ｚ３及び２５はパルス信号発生器３５の
出力端子２０，８１．８８からテスト・パルスｍ１パル
スｐ及びパルスｐ０を夫々受は取る。第２図にこれら信
号を波形８２９，３８１，８８８で夫々示す。

さらに、ゲート回路１９の入力端子２７は差決定回路８
９の出力端子８７から符号信号Ｓを受は取る。

差決定回路８９の入力端子４８にはゲート回路１９の出
力端子４１を接続するので、この入力端子は第２図に８
４８ａ又は８４８ｂで示すような波形を有する信号を受
は取る。

この差決定回路３９は同調データ信号源４９の出力部４
７に接続された入力部４５と、出力部５１とを有し、こ
れら出力部５１の各端子を排他的オアゲート回路５８の
排他的オアゲートを介して変調回路５７の入力部５５の
入力端子に接続する。排他的オアゲート回路５８のそれ
ぞれのゲーｔの別の入力端子を差決定回路３９の符号信
号出力端子３７に接続する。差決定回路３９の書込信号
入力端子５９はパルス信号発生器８５の出力端子６１か
ら書込信号Ｗ・を受は取る。この書込信号Ｗを第２図に
波形３６１で示す。

変調回路５７はさらに入力端子６８を有し、この端子に
はパルス信号発生器８５の出力端子６５から得られた読
取信号ｅを供給する。この読取信号を第２図に波形３６
５で示す。変調回路５７のクロック信号入力端子６７は
パルス信号発生器８５の出力端子から第２図には示して
いない波形のクロック信号を受は取る。また、変調回路
５７の入力端子７１に供給される符号信号Ｓも第２図に
示していない。

変調回路の出力端子７８にはコンデンサ７５及び発振器
の制御信号入力端子１３を接続する。変調回路５７と、
コンデンサ７５とが相俟ってディジタル対アナログ変換
器を形成する。

ゲート回路１９はアンドゲート７９を組み込んでおり、
このアンドゲートの一方の入力端子を入力端子１７に、
他方の入力端子を入力端子２１及びアンドゲート８８に
夫々接続し、このアンドゲートの出力端子からオアゲー
ト８１に第２図に８７９で示す出力信号ｍｆを供給する
。このアンドゲート８８の入力端子をゲート回路１９の
入力端子２８に接続し、二つの反転入力端子をゲート回
路１９の入力端子２１及び２７に夫々接続し、その出力
信号すなわち第２図に８８３で示す出力信号Ｅｌ／Ｉｎ
／ｐをオアゲー）８１に供給する。さらにアンドゲート
７９をアンドゲート８５に接続し、この後者のアンドゲ
ートの反転入力端子をゲート回路１９の入力端子２１に
接続し、他の二つの入力端子を入力端子２５及び２７に
夫々接続し、このアンドゲート８５から第２図に８８５
で示す出力信号ｓ＋ｎ／ｐ１にオアゲート８１に供給す
る。

第２図に示す波形は正しいスケールで示したものではな
く、又これら波形は周期的に発生するものである。

次に周波数合成回路６の動作につき説明する。

差決定回路８９の入力端子５９に現われた書込信号Ｗに
応答して、その計数器は同調データ信号源４９からその
出力部４７に供給された２進数すなわち発振器１１の所
望同調周波数を表わす２進数に対応する計数位置を取る
とする。

その後、入力端子４８に負方向端縁が現われる毎にこの
差決定回路の計数器すなわち以下測定計数器と称する計
数器の計数位置が１位置だけ減少する。

この測定計数器が零計数位置を通過しない限り、出力端
子８７の信号Ｓは零のレベルであり、排他的オアゲート
回路５８は出力部５１に生じている測定計数器の計数位
置を変調回路５１の入力部５５に伝える。この測定計数
器が零計数位置を通過すると、符号信号Ｓが１のレベル
となり、排他的オアゲート回路５８は変調回路５７の入
力部５５に伝えられた測定計数器の計数位置を反転する
０変調回路５７は変調計数器を組込んでいて、この変調計
数器は入力端子６８に読出信号ｅが発生した瞬時に排他
的オアゲート回路５３によって伝えられた差決定回路８
９の測定計数器の計数位置を引き継ぎ、然る後入力端子
６７に生じたクロックパルスに応答して変調計数器が零
計数位置に向かい計数を行ない、そして、停］卜する。

その結果、変調回路５７の出力端子７３には電流パルス
が生じ、この電流パルスの持続時間は信号ｅの発生瞬時
に生じている測定計数器の計数位置に依存すると共に差
決定回路３９の符号信号Ｓの方向に依存する。これら周
期的に発生するパルスによってコンデンサ７５の充放電
を行ない、これにより発振器ｌ】に制御信号を供給し、
その結果、差決定回路３ｇの入力端子４８に、書込信号
Ｗ及び読出信号０間に発生する負方向端縁の数が同調デ
ータ信号源４９によって供給される数に対応するように
なす。

この負方向端縁の数はゲート回路１９によって決まる。

ゲート回路１９の出力端子４１における信号をこれまで
慣習的に行なわれているようにアンドゲート７９によっ
てのみ生じさせる場合には、数ｎを説明の便宜のために
８とすると、測定パルスｍの期間にはｎすなわちこの場
合には信号の三つの期間が含まれなければならない。こ
れら三つの期間には、測定パルスｍと測定されるべき信
号ｆとの間の位相関係に応じて、負方向端縁の数を３又
は４とすることが出来る。バルスイ目号発生器３５の位
相を測定されるべき信号ｆの位相と結合させていないの
で、この位相は連続的に変化しく４７る。

Ｔを測定パルスｍが発生する時間期間とすると、周波数
合成回路の動作に応答して、信号ｆの周波制御される。

このような不所望な現象を除去するため、符号信号Ｓが
零のレベルにある場合には、アンドゲート８８はオアゲ
ート８１を介して信号ｍｆに追加のパルスＳ／ｍ／ｐを
追加する。この追加のパルスは測定パルスｍの立下がり
端縁に後続すると共に続出信号ｅの発生後にも継続する
パルスであるので、測定期間が信号ｆの期間のｎ倍の期
間である場合には書込信号Ｗと読出信号ｅとの間では一
般にはｎ個の負方向端縁が生ずるが、この場合の例では
１１　　　’ 位相関係に無関係に常に三個の負方向端縁が生ずる。こ
の状態を第２図に波形８４３ａで示す。

差決定回路８９の測定計数器が零の計数位置を通過する
と、その出力端子８７に現われる符号信号Ｓのレベルを
Ｏから１に変化せしめる。その結果、排他的オアゲート
回路５８は測定計数器の零の計数位置及びマイナス１の
計数位置のいずれにおいても零４＋Ｍを有する組合わせ
を供給する。

アンドゲート８５によって、追加されたパルスＳｍ１ｐ
□が零のレベルになるという事実に基づいて、１測定計
数器の計数位置が負の値である時にもう一つの端縁を計
数するように確実になし、よって第２図に波形８４．８
　ｂに示すようにゲート回路１９の出力信号が書込信号
Ｗと読出信号ｅとの夫々の発生間において追加の負の端
縁を得ると共に、変調器の入力部５５に零値が２回連続
して発生しないようにしかつ排他的オアゲート５８によ
って測定計数器の計数器ＩＨの負の値を絶対値に変換す
る。

差決定回路３９にアップダウン計数器を用いる場合には
すぐ前に述べたような手段を講する必要はないこと明ら
かである。

所要に応じ測定パルス′ｍの立−りり端縁に続く追加の
パルスを加えることにより及び、差決定回路８９の測定
計数器が正方向の端縁を計数するタイプの計数器である
場合には、書込信号に対し測定信号の立上り端縁の位置
を適当に選択することにより、同じ結果を達成すること
が出来ること明らかである。

さらに、所要に応じ符号信号ｆによって追加のパルスの
関連する端縁をシフトさせる代わりに、正方向の端縁を
計数するタイプの測定計数器を使用する場合には読出信
号ｅ又は書込信号Ｗの位置をシフトさせてもよいこと明
らがである。

上述においては周波数合成回路６を受信機の一部分を形
成する回路として説明した。しかしながら、所要に応じ
この回路６を、例えば、送信機又は測定装置の一部分を
形成する回路とすることも出来ること勿論である。

また、所要に応じ、ゲート回路には対応する論理機能を
得るためゲートの別の組合わせ回路を使、用することも
出来る。

さらに、信号ｐ及びｐｏを遅廷された測定パルスとして
もよいし或いは別の方法で得てもよい。

本発明を要釣すると次の通りである。すなわち、周波数
合成回路において、測定用ゲート７９によって伝えられ
る発振信号の、所望周波数（出力部４７に生ずる）から
の周波数偏移を発振器１１に対する制御信号に変換する
。この測定用ケート７９を制御するテスト・パルスｍと
発振信号との間の位相関係の連続的変化に基づいて平均
周波数偏移が発生するのを防止するため、アンドゲート
８８又は８５からの追加のパルスをオアゲート８１を介
して測定用ゲート７９の出力信号に追加する。この追加
のパルスはテスト・パルスに続けて発生させる必要があ
る。

【図面の簡単な説明】

第１図は本発明による周波数合成回路を組入れている受
信機の一例を示すブロック回路図及び第２図は第１図に
示す回路の動作の説明に供する信号波形図である。１、５・・・（混合段の）入力端子３・・・混合段　　　　　　６・・・周波数合成回路７
・・・（混合段の）出力端子９・・・中間周波信号処理回路１１・・・発振器１３・・・（発振器の）制御信号入力端子１５・・・（
発振器の）出力端子１７、２１．２３．２５．２７・・・（ゲート回路の）
入力端子１９・・・ゲート回路　　　　４１・・・（ゲ
ート回路の）出力端子２９、　ｆｌｌＮ、　８８．６１
，６５．６９・・・（パルス信号発生器の）出力端子８５・・・パルス信号発生器８７・・・（差決定回路の）出力端子３９・・・差決定回路４３・・・（差決定回路の）入力端子４５・・・（差決定回路の）組合わせ入力部４７・・・
（同調データ信号源の）出力部４９・・・同調データ信
号源５１・・・（差決定回路の）出力部５３・・・排他的オアゲート回路５５・・・（変調回路の）入力部５７・・・変調回路５９・・・（差決定回路の）書込信号入力端子６８、６
７、７１・・・（変調回路の）入力端子７８・・・（変
調回路の）出力端子７５・・・コンデンサ　　　　？９．８Ｌ　８５・・・
アンドゲート８１・・・オアゲート。特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン

Claims

【特許請求の範囲】１　制御信号によって周波数制御可能な発振器と、同調
データ信号源と、該同調データ信号源によって決められ
る周波数及び該発振器の発振周波数間の周波数差のディ
ジタル値を決めるためのディジタル差決定回路と、該デ
ィジタル差を制御信号に変換するためのディジタル対ア
ナログ変換器とを具え、前記ディジタル差決定回路の入
力端子を少なくともゲート回路を経て前記発振器の出力
端子に結合し、該ゲート回路のテスト・パルス入力端子
をこれにテスト・パルスを供給するためパルス信号発生
器の出力端子に結合して成る周波数合成回路において、
ゲート回路（１９）は、前記テスト・パルスの終りに続
くパルスを、該ゲート回路によって前記ディジタル差決
定回路（８９）の入力端子（４３）に供給される信号に
追加するための論理回路（８１，８３を組込んで成る′
ことを特級とする周波数合成回路。２　前記ディジタル差決定回路（８９）は一方向計数器
を組込んでおり、該計数器の出力部（５１）を排他的オ
アゲー１’　１ｉｊｉ路−←１−３）を介してディジタ
ル対アナログ変換器（５７゜７５）に結合し及び前記計
数器の符号信号出力端子（８７）を前記排他的オアゲー
ト回路（５８）の他方の入力端子に結合すると共に、前
記ディジタル差決定回路の書込イ目号又は読出信号と追
加されるべきパルスの終りとの相対位置を切換えるため
の回路（８３，８５）に結合して成ることを特徴とする
特許請求の範囲１記載の周波数合成回路。＆追加されるべきパルスをテスト・パルス立下り端縁に
続けるようになした特許請求の範囲２記載の周波数合成
回路【こおい′Ｃ１前記ゲート回路（１９）は追加され
るべきパルスの持続期間を切換えるための調理回路（８
８゜８５）を組込んで成ることを特徴とする特許数合成
回路。４　Ｓを符号信号とし、ｆを周波数測定が行なわれるべ
き信号とし、ｐをテスト・パルスの終了前に発生する立
上り端縁と、ディジタル差決定１１路（８９）の読取瞬
時後に発生する立上り端縁とを有するパルスとし、ｐ工
を前記テスト・パルスの終了する前に発生する立−トリ
端縁と、前記ディジタル差決定回路の読取瞬時前に発生
する立上り端縁とを有するパルスとするとき、前記ゲー
ト回路（１９）は論理式Ｂ／ｍ／ｐ　＋Ｓｉｎ／ｐ、　
＋ｍｆに対応するゲート機能（７９、８］、　、　８８
　、８５　）を有していることを特徴とする特珀梢求の
範囲８記載の周波数合成回路。