JPS58130627A - 超電導電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジョセフソンデバイスを用いた集積回路に係り
、直流電源で駆動することを基本とする誤動作の少ない
単位回路に関する。

従来、最も単純なジョセフソン回路は、１つの定電流電
源をもち、［端にジョセフソンデバイスヲ接続し他端を
接地した上、該ジョセフソンデバイスに並列に負荷抵抗
を接続した抵抗負荷形回路（一般にＪＴＬ、すなわちジ
ョセフソントンネリングロジック、と称される回路）で
あった。この回路の欠点は、１回の論理動作を行ったあ
と、出力状態が固定（ラッチ）されてしまうことであり
、この対策として断続する電流電源またはゼｃＩ直流を
はさんで正負の電流を発生する交流電流電源が必禎でめ
った・ すなわち、ＪＴＬ回路では上記したような交薦鉦源など
を用いて、電源電流を一旦ゼロにすると−股にラッチが
解除され次の論理動作を行わしめることができる。

ところが、現実には論理回路の各部各部にそれぞれ位相
を調整した雑音のない交流電流を供給するのは困難であ
る。

そこで本発明では、外部からは一定の直流電流を供給し
ながら、しかも上記のようなラッチ解除が成され、ＪＴ
Ｌ回路のＩ＃Ｍｍ動作が成される回路公式を提供するこ
とを目的とする。

不発明は基本アイデアとして、ジョセフソンデバイス、
りまりゼロ電圧状態と紙圧状態の２つの状態をとり得る
もので、その電流電圧特性がいわゆるジョセフソン接合
のそれと相似なスイッチングエレメントがスイッチする
ときの＃４Ｉｆ？ｊにおいて、■電圧を生じてデバイス
抵抗が急上昇する。

■このためにデバイスがゼロ電圧状態にあった時に流れ
ていた電流が急にしゃ断される。

という性′Ｊｉｉｔ応用せんとするものである。このス
イッチエレメント（ここでは電流しゃ断回路と呼称する
）によって瞬時的に直流をしゃ断せしめて、外部の供給
電流が全く直流でありながら前記したＪＴＬ回路を動作
させる。

本発明では、前記したスイッチングエレメント（電流し
ゃ断回路）によって１論理動作ごとに、電圧パルスを発
生させてＪＴＬ回路をゼロ電圧状態にリセットさせる。

このようなパルスによって状態復帰を可能にする機構を
ここではＰＵ機構と呼称する（ここにＰｕｔは°ｐｕｌ
ｓｅ　Ｕｎｌａｔｃｈｉｎｇ。

の略である。） このＰＵ機構を可能にする回路結線には基本的に２側類
考えられる。それは第１図に示すＰＵＬＣ回＃！Ｉ（こ
こにＬＣは°Ｌｏｇｉｃ　Ｃｅ１ｌ　’の略）、および
第２図に示すＩＰＵＬＣ回路（ここにＩは倒置１１１ｎ
ｖｅｖＳｅｌ′の意）である。

まずＰＵＬＣ回路について、第１図を参照してその構成
と動作原理を述べる。本発明のＰＵＬＣ回路では、ジョ
セフソンデバイス４（ジョセフソン接合、ジョセフノン
量子干渉計など）、結合抵抗６、パルス発生回路３の王
者が超電導線によって環状に結付される。デバイス４は
ここでは磁束入力形のものとし、これへの入力制御線（
太線）に最初に直流バイアス電流を供給する。このバイ
アス電源は図から省略されている。つづいて、主直流電
流源１（大きさＩＡ　）を結合抵抗６の両端に接続して
主たる回路電流を供給する。このとき、嵯流しゃ断回路
３には全く外部磁束が印加されないものとするから、３
は超電導状態を保つことができる。したがって５ｇｉ図
の全体は、電流源１、デバイス４、結合抵抗６からなる
ＪＴＬ回路であるとみなされる。デバイス４にバイアス
電流による外部磁束が印加されていたから、本回路への
入力電流は直ちに結合抵抗６ｆ：経由して流れる状況が
できる。このとき結合抵抗６０両端には出力電圧が発生
している。なお、この状態ではデバイス４、嵯流しゃ断
回路３に共通に結合する信号入力線７には入力信号電流
がないものとするから、前記出力電圧（約２ｍＶ）はＮ
ＯＴ動作にあたる出力である。

ＰＵＬＣ回路（第１図）において最も重要かつ特徴的な
点は、電流しゃ断回路３０両両澗あらかじめ、主＊ｍ電
源１（大きさＩＡ）と同方向に第２の副電流電源２（大
きさＩｍ）を結線する。副−流電源２投入の時間的順序
は、入力信号の到来以前であればよい。今、電流しゃ断
回路３は前記したようにゼロ電圧状態（超電導状態）に
あるから、この副電流′電源２からの眠流供給は紡出の
回路状態（結合抵抗６の雨漏に出力電圧が発生している
状態）を変化させない。しかし、ＮＥＮＬや断回路３は
電流によって付勢された状態に入いる。

次にＰＵＬＣ回路に入力信号線７を用いて、入力屯流を
印加する。入力信号＃金なかれる電流の向きは、ここで
は、ジョセフソンデバイス４の制御線に印加したバイア
ス電流が生じさせる磁束をキャンセルさせる向きとする
。したがって、入力信号電流がある場合、デバイス４に
は磁束が印加されず、逆流しゃ断回路３に磁束が印加さ
れる状態ができる。このとき、 （＋）　　岨ｆｉしゃ断回路３の中の内部ジョセフソン
デバイスが低圧状態に達して、瞬時的に正の電圧インパ
ルスを発生すると共に、内部デバイスが高抵抗化して回
路電流エム、ＩＩ＋をしゃ断する、（１１）　　ジョセ
フソンデバイス４は過去において電圧状態にあったが、
これに印加される磁束がゼロになり且つ（１）のように
一時的にデバイス４ｔ−ながれる逆流がしゃ断されるに
至ったために、ゼロ延圧状態（超電導状態）に強制的に
転移させられる、 という経緯によって、ＪＴＬゲートのデバイス４はゼロ
低圧状態に転移する。したがって結合抵抗６の両端に生
じる出力電圧はゼロとなる。すなゎち、入力信号配流が
ある場合、出力電圧がゼロとなり、本ＰＵＬＣ回路系が
ＮＯＴ動作をしていることがわかる。このように出力状
態が変化する過程（＋）（Ｉ＋）で、逆流しゃ断回路３
の内部では一旦遡流しゃ断が起つ友あと、再び大きな電
流上ながし得る状態に復帰している。

この状態から、杏び入力信号電流を除去した場合に生ず
る回路状態の変化について以下に述べる。

このとき、再びデバイス４にバイアス磁束が印加される
からこのデバイスはＪＴＬ回路の動作原理にしたがって
低圧状態に転移し、結合抵抗６の両端に出力電圧（約２
ｍＶ）が生じる。このとき逆流しゃ断回路には磁束がな
くなるから、大きな超電導直流を運び得る状態に＊Ｉし
ている。

以上の説明により、第１図のＰＵＬＣ回路は直流電源駆
動ＮＯＴ回路として動作できることが明らかである。一
般にジョセフソンデバイスには、第１図のようにただ１
本の入力信号線だけでなく２本以上の磁束入力形などの
入力信号線を設けられることは公知である。このとき、
単体のジョセフソンデバイスがＡＮＤ機能機能ＯＲ１能
！能つことも公知である。したがって、第１図のＮＯＴ
回路において、入力信号ａｔ複数とすることにより、Ｐ
ＵＬＣ回路がＮＡＮＤ機能、ＮＯＲ機能を持つことは明
らかである。

さらにまた、第１図の回路では、あらかじめデバイス４
にバイアス磁束を印加しておく構成としたが、このバイ
アス磁束を電流しゃ断回路の方に印加する場合にはＰＵ
ＬＣ回路が前記したＡＮＤ機能ＯＲ機能をもつことは明
らかである。

次に本発明の重要な第２の回路、ＩＰＵＬＣ回路につい
て、第２図を参照してその構成と動作原理を述べる。

基本的にＩＰＵＬＣ回路は、ＰＵＬＣ回路の上下を逆に
したものである・すなわち、第１図の回路を倒置しさら
に電流源１，２．の向きを同時に逆にすると、第２図に
おいて抵抗５を除去したものに一致する。さきのＰＵＬ
Ｃ回路では、結合抵抗６を出力端とする構成であったが
、ＩＰＵＬＣ回路ではデバイス４に並列に負荷抵抗５を
新らたに設ける・出力電圧はこの抵抗の両端に生じるも
のとみなす。以上の説明により、ＩＰＵＬＣ回路の基本
的な動作原理は、全＜ＰＵＬＣ回路のそれと一致する。

ＰＵＬＣ回路における出力波形（電圧および逆流）は、
結合抵抗６が負荷抵抗の役割を兼ねるものになるため、
のちの実施例に示すように、大きな尖＠１１Ｎをもつイ
ンパルスが重畳し友ものになる。

しかもデバイス４、電流しゃ断回路３、結合抵抗６から
なるループ内の寄生インダクタンスを小さくしないと回
路が動作しない欠点がある。これに対して、ＩＰＵＬＣ
回路では、出力端とすべき負荷抵抗５を新たに設けてい
る。このため、１）出力波形が歪まない、 ２）配線によるループ寄生インダクタンスの大きさを特
に問題としなくてよい、 ３）　のちの実施例に示すように、論理撮幅（０レベル
とルベルの出力または入力信号のレベル差）が大きくと
れる、 という長所がある。

なお第２図のＩＰＵＬＣ回路のデバイス４の替りに、公
知の直流注入形のＤＣＬ回路、ＣＩＬ回路など全挿入で
きることは明らかである。この場合も、前記したｒＰＵ
機構」がはたらき、直流電源によってこれらの回路を動
作させることができる。このとき這流しゃ断回路３に結
合する磁束結合人力線７は直接ＣＩＬまたはＤＣＬ回路
の電流入力端子に結合すべきである。またこのとき、電
流しゃ断回路３に付随する入力制御線３には一定の直流
バイアス電流を流しておくべきである。

ＩＰＵＬＣ回路のもつ機能は、基本的にＰＵＬＣＭ路と
同様であり、ＮＡＮＤ、ＮＯＲ，ＡＮＤ、０ＲＮＯＴ、
　　の論理ゲートセルに用いることができる。

ＩＰＵＬＣ回路、ＰＵＬＣ回路に共通に、さらに次のよ
うな新らたな回路の使用方法がある。すなわち、ＩＰＵ
ＬＣ回路を例にとると第５図のように２つ以上のＩＰＵ
ＬＣ回路を並べ、第１段の出力電流を第２段の入力′電
流として結合する。第２段の出力電流は、例として、伝
送線７に結合しマツチングのとれたインピーダンス、す
なわち終端抵抗８で終端するとする。各段への供給電流
は、直流電流電源１，２．から供給される。本回路は、
入力端ａ、ｂ、ｃからの人力信号を得て、伝送線に出力
を送る構成であるが、１つの論理動作が終る毎に端子Ｓ
から回路全体にリセットノくルス（クロックパルスなど
）を供給して回路全体をリセットすることができる。第
５図はその構成例の一つである。

つぎに、ＰＵＬＣ回路、ＩＰｔＪＬＣ回路に共通に用い
られる電流しゃ断回路３について説明する。

電流しゃ断回路は、第３図、第４図に示すように１つま
たは２つのジョセフソンデバイス３１．３２ｔｌ−直列
に接続し、これに並列にインダクタンス３３（大きさし
）と小さな抵抗３４（大きさｒ）を直列接続し友ものを
接ないで構成する。この電流しゃ断回路の動作は、入力
信号線３７に入力信号電流がながれるときその両端にノ
（ルス電圧を発生することである。まづ簡単に、一定の
１ｊＬ流がこの回路に（第３図、第４図の上および下の
端子を用いて）供給されていると考える。このときＫｍ
しゃ断回路はゼＱ電圧状態（超電導状態）にある。

回路内部ではデバイス３１および３２が超電導状態であ
り、回路ｉｕｔはすべてデバイス３１．３２Ｋｌ出して
流れている。このとき、入力信号線３７に信号電流をな
がす。そうすると、デバイス３１．３２のながし得る最
大（許容）超電導電流が小さくなってデバイスはゼロ電
圧状態にいられない。したがってデバイスを流れる電流
はしゃ断されて、回路電流はインダクタンス３３および
小抵抗３４のルー１通って流れるようになる。しかし、
この電流の流路変更に際しては、インダクタンス３３の
もつ固有の遅延により、流路変更の瞬時において電流し
ゃ断回路全体を流れる電流がしゃ断され得る。厳密には
、この電流しゃ断回路３に並列な別の電流路が接続され
ているときにこの現象が生起する。この瞬時において電
流しゃ断回路の両端（第３図、第４図の上下の端子）に
は、デバイスに固有なギヤツブ延圧に相当する尖頭パル
ス（ｉｍｐｕｌｓｅ　）　電圧が発生する。この電流し
ゃ断の時間は３０〜５０１）＄またはそれ以下である・
このあと、回路電流は定常的にインダクタンス３３と小
抵抗３４を経由して流れる。このとき、電流しゃ断回路
は小抵抗３４の値ｒと回路電流の大きさできまる小さな
電圧を発生する。この値は０．６ｍＶ〜０．３　ｍ　Ｖ
またはそれ以下である。（小抵抗３４の値ｒ’ｌさらに
小さくとると、この電圧をゼロにすることもできる。こ
れは、ジョセフソン接合のセルフリセットとして公知で
ある。しかし、電流しゃ断回路内で共振現象が起きやす
く、好ましくない場合がある。）小抵抗３４の大きさｒ
がゼロでない有限の！をもつことは、電流しゃ断回路内
のデバイス３１．３２とインダクタンス３３からなるル
ープ内に環状直流（超電導電流）が残らないために必要
である。もし小抵抗３４がないと、前記した入力信号が
入ったあと、デバイス３１．３２とインダクタンス３３
が超電導的に結合されるのでループ内に永久電流が残存
する。

この現象は、ＰＵＬＣ回路、ＩＰＵＬＣ回路の動作を妨
げるので好ましくない。

つぎに入力信号線３７の信号電流がゼロになつ７’ｃ　
４４　合、ジョセフソンデバイス３１．３２に流し得る
最大（許容）超電導電流はもとの大きな値に回復する。

ＰＵＬＣ回路、ＩＰＵＬＣ回路内にある電流しゃ断回路
３はこのとき、自動的にゼロ電圧状態（超電導状態）に
復帰する。九だし小抵抗３４が接合のノーマル抵抗ＲＩ
Ｍの値またはそれ以上であると、電流しゃ断回路はこの
ときゼロ電圧状態に復帰できない。以下の実施例では、
小抵抗３４の値を０．１０にとっている（この値は設計
により変えられる）。

なお、このｆｌ（Ｍ、しゃ断回路内にダンピング抵抗を
、例えばデバイス３１．３２の両端あるいはインダクタ
ンス３３の両端に挿入することは差支えない。ただし余
りに大きい値は回路動作を阻害するので好ましくない。

以下、本発明を具体的な実施例によって説明する。はじ
めにＰＵＬＣ回路について２例、さらにＩＰＵＬＣ回路
について２例を順を追って述べる。

ここでの実施例では、用いるジョセフソンデバイスを磁
束結合入力型の絶縁物障壁層をもつジョセフソン接合と
した。接合のギヤツブ電圧Ｖ、は２．８　ｍｖ％障壁層
を通る超電導トンネル電流について（板大）超電導トン
ネル電ｉＪｃは１０００Ａ　／　ｃｍ　”とした。接合
はｐｂ合金系金属薄膜で作成し、その接合面積は２種類
、２５μｍ角、１２５μｍ角、とした。このとき接合の
ノーマル抵抗ＲＩＩＮは、２５．ａｍ角、１２．５μｍ
角のそれぞれについ”ｔ−ＲｓＮ（２５）＝０．２７０
．ＲＮｗ（１１５）＝１．１０とした。また接合容量Ｃ
ｘは、それぞれＣＪ　（２５）＝２５ＰＦ、ＣＪ（１２
，５）＝６．２ＰＦとした。以下の実施例ではすべて、
電流しゃ断回路３のインダクタンスＬを１０ｐＨとし、
またその小抵抗Ｒｓ　ｋ　Ｏ，１Ωとした。また戒流し
ゃ断回路内で用いる接合はすべて２５μｍ角のもの（以
下簡単のために、これをＪＪ（２５）と表記する）を用
いた。まｆｃＪＴＬ回路を構成するジョセフソンデバイ
ス４としてはＪＪ（２５）とＪＪ（ＩＺ５）の２種類を
用埴た。

Ａ、ＰＵＬＣ回路（その１） 第６図に示す結線（図中Ｘはジョセフソン接合全あられ
す）において、接合４，３１．３２はすべてＪＪ　（２
５）とし、結合抵抗６の値Ｒｃ　ｙは０．４６Ωに選ん
だ・また電流しゃ断回路内には２餉の接合３１，３２１
直列にして使用した。主回路１１Ｌ＃ｉ電流Ｉムは３．
４５ｍＡとし、これを結合抵抗６の両端にあたる２点か
ら給電した。また副回路電源電流■■もａ４５ｍＡとし
、これを電流しゃ断回路の両端にあたる点から給電した
。また、ＪＴＬ回路を構成すべきデバイス４に付随する
バイアス制＃線には一定の電流４．３ｍＡを別電源から
給電した。入力信号のレベルは、論理値「１」に対応す
るとき４−３　ｍＡ　％論理値ｒＯＪに対応するときＯ
ｍＡとした。この入力信号電流は、デバイス４と邂流し
ゃ断回路３とに共通に入力信号線７によって結合させた
。

入力信号電流Ｉｉｎは、第７図の○印および縦線で示さ
れるように、時刻ｔに対して ０≦ｔ≦１００　ｐＳ：　Ｉｔｎ　＝　Ｏ”Ａ１００≦
ｔ≦３５０ｐｓ　：　ｌ１ｎ＝４．３ｍＡ３５０≦’　
≦６００　ｐ”　；　Ｉ　ｉｎ”　０　”　Ａ６００≦
ｔ≦８５０ｐｓ　：　ｌ１Ｈ＝４．３ｍＡ３５０≦ｔ≦
１Ｏ００ｐＳ　：　　ｌ１ｎ＝０”Ａに設定した。

このとき得られる結合抵抗６（ＲＣＰ＝０．４６Ω）の
両端の出力（圧ＶＯｕｔは、第７図に示されるように、
入力「１」に対してＶ。ｕｔ　（１）＝０．６ｍｙ。

入力ｒＯＪに対してＶ　ｏｕｔ（０）　−１，３ｍ　ｙ
であった。

この結果は計算機シミュレーションによって得られたも
のである。この出力応答■。ｕｔ　（ｔ　）は、第７図
のように、入力が１になった直後でそのままＶｏｕｔ　
（１）の値に漸減するのではなく一旦非常に大きな値２
．３　ｍ　Ｖまで急増したあと反転して急減し最終的に
■。ｕｔ　（１）　＝　０．６　ｍ　Ｖに落ちつく特徴
かある。いずれにしても、本ＰＵＬＣ回路がＮＯＴ論理
動作を行っていることが明らかである。また、電流しゃ
断回路３の両端の電圧ＶＰの変化も第７図中に示される
が、入力「０」のときはＯｍＶの状態にあり、人力「１
」のときは定常的には０．６ｍＶの電圧を保っている。

しかし入力信号「１」が印加された直後は約１．７ｍＶ
の尖頭値をもつインバルスを発生して向後０．６　ｍ　
Ｖの値に落ちつく特徴がある。ま九、入力信号が「０」
になった直後にはプラズマ感動をともなって自動的にゼ
ｃｆ［圧状態に復帰していることが明らかである。また
このときのスイッチング遅延は５０２８以下である。こ
の結果ＰＵＬＣ回路が直流電源で論理動作を行うことが
証明された。

Ｈ，ＰＵＬＣ回路（その２） 本実施例では、さきのＰＵＬＣ回路（その１）とは異な
り、ＪＴＬ用デバイス４として１２．５μｍ角の接合Ｊ
Ｊ（１２ｈ５）を用いた。その結線図は第８図に示され
るが、ＪＪ　（１２，５）の使用にともなって結合抵抗
６１に太きく　Ｌ　Ｒ（ＩＦ　＝　１．８５０にｆ更し
た。またこのとき、主回路電源電流を小さくｔ、Ｉム＋
＝１＋１．０ｍＡとした。副回路電源電光の大きさＩｎ
その他の回路条件はさきの第６図の場合と同様である。

このとき得られる回路応答は第９図に示されるが、この
場合もさきの第７図と同様、ＰＵＬＣ回路が直流電源に
よってＮＯＴ論理動作を行うことが証明されている。第
９図の例では、入力ｒＯＪのときの出力Ｖｏｕｔ（０）
は約１．５　ｍ　Ｖと前例より大きくなっている。また
、入力「１」のときの出力Ｖｏｕｔ　（１）はかわらず
０．６　ｍ　Ｖとなっている。この結果、前例では論理
振幅（電圧）は■。ｕｔ（０）−Ｖｏｕｔ　（１）＝　
０．７　ｍ　Ｖであったが、ここでは論理振幅は０．９
　［１Ｖに増大している。これら２つの実施例に共通に
■。ｕｔ　（１）の値はｏｍｖではなく０．６ｍＶにな
ることがＰＵＩ、Ｃ回路の１つの特徴である。

Ｃ，ＩＰＵＬＣ回路（その１） ＩＰＵＬＣ回路はＰＵＬＣ回路のもつ欠点、１）出力波
形に尖頭値をもつパルス（インノ；ルス）が重畳する、 ２）入力「１」のときの出力レベルがＯｍｖにならない
、□ を克服すべく改良されたものである。さらにま九ＰＵＬ
Ｃ回路では、結合抵抗６に並列に寄生インダクタンスが
入いると回路動作が著しく困難になる場合があったが、
ＩＰＵＬＣ回路では負荷抵抗５（Ｉｌ−別に設けること
でこの困難を緩和している特長をもつ。

本実施例のＩＰＵＬＣ回路では、第１０図にその結線を
示すように、電流しゃ断回路３において７？［一つのジ
ョセフソン接合３１に２５μｍ角のＪＪ（２５）’ｔ−
ｍ用した。また結合抵抗６の大きさＲｃＰは０．４６Ω
、ＪＴＬ回路の負荷抵抗５の大きさＲｔ、は０．４６Ω
に選んだ。主および副電源電流の大きさはＩム−４，！
３．４５ｍＡとしたから、結合抵抗と電流しゃ断回路３
の接点への電流は正の＋１（Ｉｎ＋Ｉｉ＋）として６．
９　ｒｌｌ　Ａに、電流しゃ断回路とＪＴＬ回路の接点
への電流は負の値（−Ｉｎ）として−３，４５ｍＡに選
んだ。

入力信号電流Ｉｉｎは第１１図の○印および縦線で示さ
れるように、時刻ｔに対して ０≦ｔ≦２５０ｐ８　　：　　Ｉｉｎ＝ＯｍＡ２５０≦
ｔ≦５ｏｏｐｓ　　：　　Ｉｉｎ＝４３ｍＡ５００≦ｔ
≦７ｓｏｐＢ　　；　　ｘｉｒｌ＝ｏｍＡ７５０≦ｔ≦
１０００１）Ｓ　：　Ｉｉｎ　＝４．３ｍＡに設定した
。

このとき得られる負荷抵抗５の両端の出力電圧Ｖｏｕｔ
は第１１図に示されるように、Ｖｏｕｔ　（１）二〇ｍ
Ｖ、　Ｖｏｕｔ（０）＝０．７ｍＶであった。また出力
を流はＶｏｕｔ　（０）／　ＲＬ　＝　１５　ｍＡであ
った。時刻ｔに対するＶｏｕｔの変化ははｙ方形であり
、出力波形Ｖｏｕｔ　（りは尖頭値パルスを含まないこ
とが明らかである。なお図中Ｖｐは電流しゃ断回路３０
両端の電圧をプロットしたものである。ＩＰＵＬＣ回路
もまた、第１１図によって、直流電源によって駆動され
てＮＯＴ論理動作を行っていることが証明される・ Ｄ、ＩＰＵＬＣ回路（その２） 本実施例のＩＰＵＬＣ回路では、第１２図に示すように
さきのＩＰＵＬＣ回路（その１）と異なり、゛電流しゃ
断回路３に２つのジョセフソン接合３１．３２に一用い
ている。いずれも２５μｍ角の接合である。また、結合
抵抗６、負荷抵抗５の値をひとしく、几Ｃデ＝ＲＬ＝０
．６９０に設定している。他の回路条件はＩＰＵＬＣ回
路（その１）の例と同様である。

このとき得られる負荷抵抗５の両端の出力電圧Ｖｏｕｔ
は第１３図に示されるように、Ｖｏｕｔ　（１）＝Ｏｍ
Ｖ＊　Ｖｏｕｔ（０）＝＝　１ｍＶであった。また出力
電流はＶ　ｏｕｔ（０）／　ＲＬ＝　１．　ｓ　ｍ　Ａ
であった。同図中には区流しゃ断回路の両端の電圧ＶＦ
の変化もあわせて示されている。このＶｐは、入力論理
値（ト）のとき、まず１．６　ｍ　Ｖに達する尖頭値パ
ルスを生じたあと定常値として約ｏ、　ｓ　ｍ　ｖＯ値
に落ちついている。さらにまた、入力論理値「０」のと
き、まずプラズマ撮動をともなってＯｍＶの定常値に落
ちついている。このときのスイッチング遅延は５ｏｐｓ
以下である。このＩＰＵＬＣ回路もまた、第１３図によ
って直流電源によって駆動されて且つＮＯＴ論理動作を
行っていることが証明された。

なお以上の４つの実施例のうちでは最後のＤ例が最も出
力波形が矩形波に近く、論理振幅が大きく、かつ負荷駆
動能力が優れているので好ましい。

以上述べたごとく本発明によれば、電流しゃ断回路によ
る電流しゃ新作用（ＰＵ機構）により、従来は断続電源
または交流電源でしか駆動できなかったＪＴＬ等のラッ
チング回路系が直流電流電源で駆動できる。また、電流
しゃ断回路のノンラッチング動作により、従来避けられ
なかつ７’ｌ−ノ・ングアツプによる回路誤動作の危険
を低減できる・これらにより、ジョセフソンデバイスを
用いた集積回路チップの設計において、チップ上に交流
電源給電系を特に搭載する必要がなく高集積化が可能と
なる。また抵抗性負荷を駆動できる九め、チップ外の外
部回路を駆動する能力に優れる。さらに本発明の回路だ
けで、ＯＲ，ＡＮＤ、ＮＯＴ。

ＮＡＮＤ、ＮＯＲ，など完全な論理動作を行い得るため
、マスタスライス用基本論理ゲートセルとして使用でき
る。したがって本発明の工業的利用価値は大きいものが
ある。

【図面の簡単な説明】

第１図、第２図は本発明の回路構成を説明する図、第３
図、第４図は本発明の電流しゃ断回路の構成を説明する
図、第５図は本発明の回路の使用方法の一つを示す図、
第６図、第７図および第８図、第９図はそれぞれ、本発
明のＰＵＬＣ回路の実施例と計算機シミュレーションに
よる出力応答波形を示す図、第１０図、第１１図および
第１２図、第１３図はそれぞれ、本発明のＩＰＵＬＣ回
路の実施例と出力応答波形を示す図である。 １．２・・・直流電流源、３・・・電流しゃ断回路、４
・・・ジョセフソンデバイス、５・・・負荷抵抗、６・
・・結合Ｗ抗、３１．３２・・・ジョセフソンデバイス
、３３□う４Ｊｓゞ！ 卆＝ 一１シ ￥Ｊ　　１　　図 「１ 第　Ｚ　図

Claims (1)

1. 【特許請求の範囲】 １、　ジョセフソンデバイス、結合抵抗、嘔流しゃ断回
   路の三者１ｍ状に結線し、該電流しゃ断回路の内泡に第
   １の電流電源を接続し、該結合抵抗の両端に該第１の電
   流電源と同一方向の第２の電流電源を接続し、該結合抵
   抗の両端電圧または電流を串力とすることを特徴とする
   超電導電子回路。 ２、特許請求の範囲第１項に記載の電流しゃ断回路はイ
   ンダクタンスと小抵抗との直列回路と、少なくともひと
   つのジョセフソンデバイスとを並列に結線したものとす
   る超電導電子回路。 ３、％許請求の範囲第１項に記載の電流しゃ断回路はイ
   ンダクタンスと小抵抗の直列回路と、複数のジョセフソ
   ンデバイスの直列回路とを並列に結線したものとする超
   電導電子回路・４、　負荷抵抗を並列接続したジョセフ
   ソンデバイス、結合抵抗、電流しゃ断回路、の三者ｔ−
   ｍ状ｖｃ−Ｍ４Ｍシ、該電流しゃ断回路の両端に第１の
   邂流岨源を接続し、該結合抵抗の両端に該第１の醒流眠
   源と同一方向の第２のｔ流賦源を砿続し、該負荷抵抗の
   両端電圧ま３たは直流を出力とすることヲ特徴とする超
   電導電子回路。 ５、特許請求の範囲第４項に記載の電流しや断回路はイ
   ンダクタンスと小抵抗との直列回路と、少なくともひと
   つのジョセフソンデバイストラ並列に結線したものとす
   る超電導電子回路。 ６、特許請求の範囲第４項に記載の電流しゃ断回路はイ
   ンダクタンスと小抵抗との直列回路と、複数のジョセフ
   ソンデバイスの直列回路とを並列に結線したものとする
   超電導電子回路。