JPS58129824A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPS58129824A JPS58129824A JP57010608A JP1060882A JPS58129824A JP S58129824 A JPS58129824 A JP S58129824A JP 57010608 A JP57010608 A JP 57010608A JP 1060882 A JP1060882 A JP 1060882A JP S58129824 A JPS58129824 A JP S58129824A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- capacitor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば自動周波数制御（ＡＦＣ）回路を構成
するのに好適な電圧制御発振回路（ＶＣＯ）に関する。
するのに好適な電圧制御発振回路（ＶＣＯ）に関する。
例えばテレビジ璽ン受偉機に於いては、水平同期信号に
同期した信号を得る為Ｋ ＡＦＣ回路が用いられる。こ
のＡＦＣ回路はフライバックトランスの出力を波形整形
しく一般にのこぎり波に整形する）、それを水平同期信
２号で位相検波し、この検波出力でＶＣＯの発振周波数
を制御することが多い、一方、テレビジ冒ン受儂機と動
作上直接に関係しないアダプタ装置（例えば文字多重放
送受信用のチューナアメシタ装置、ゴーストキャンセラ
ー装置）でも水平同期信号の位相情報が必要な時等第１
５ＱＫ示すようなＡＦＣ回路（位相ロックドループ（Ｐ
ＬＬ） Ｉｆ路）を用いている。す壜わち、この第１１
１の回路はＶＣＯ１１の発振出力信号をのこぎり波発生
回路１２でのこぎり波８３に波形整形し、位相検波回路
１３でこののこぎり波８３と例えばテレビジ璽ン受像機
儒で分離される水平同期信号ＢＭとの位゛相検波を行な
い、この検波出力でＶＣＯ１１の発振周波数を制御する
ものである。ところで、第１図に示すようなＡＦＣ回路
やテレビジ冒ン受像機のムＦＣ回路は、これを個別部品
で形成すると回路が大型化、複雑化し、しかも部品の特
性差により所望の性能が得られないことが多いので一般
に集積回路化されることが多い。
同期した信号を得る為Ｋ ＡＦＣ回路が用いられる。こ
のＡＦＣ回路はフライバックトランスの出力を波形整形
しく一般にのこぎり波に整形する）、それを水平同期信
２号で位相検波し、この検波出力でＶＣＯの発振周波数
を制御することが多い、一方、テレビジ冒ン受儂機と動
作上直接に関係しないアダプタ装置（例えば文字多重放
送受信用のチューナアメシタ装置、ゴーストキャンセラ
ー装置）でも水平同期信号の位相情報が必要な時等第１
５ＱＫ示すようなＡＦＣ回路（位相ロックドループ（Ｐ
ＬＬ） Ｉｆ路）を用いている。す壜わち、この第１１
１の回路はＶＣＯ１１の発振出力信号をのこぎり波発生
回路１２でのこぎり波８３に波形整形し、位相検波回路
１３でこののこぎり波８３と例えばテレビジ璽ン受像機
儒で分離される水平同期信号ＢＭとの位゛相検波を行な
い、この検波出力でＶＣＯ１１の発振周波数を制御する
ものである。ところで、第１図に示すようなＡＦＣ回路
やテレビジ冒ン受像機のムＦＣ回路は、これを個別部品
で形成すると回路が大型化、複雑化し、しかも部品の特
性差により所望の性能が得られないことが多いので一般
に集積回路化されることが多い。
しかしながら、従来のｖＣＯは一般にセラミック共振回
路あるいはＬＣＲ共振回路によって構成されるので、回
路構成が複雑になり、ピン数、外付部品数が増加すると
いう欠点があった。また、このようなりｃｏ を用いて
ＡＦＣ回路を構成する場合、のこぎり波発生回路はＶＣ
Ｏとは別回路として構成されるので、ＡＦＣ回路が複雑
になる欠点があった・しかも、ｖＣＯと同様、ピン数、
外付は部品数が増加するという欠点があった。
路あるいはＬＣＲ共振回路によって構成されるので、回
路構成が複雑になり、ピン数、外付部品数が増加すると
いう欠点があった。また、このようなりｃｏ を用いて
ＡＦＣ回路を構成する場合、のこぎり波発生回路はＶＣ
Ｏとは別回路として構成されるので、ＡＦＣ回路が複雑
になる欠点があった・しかも、ｖＣＯと同様、ピン数、
外付は部品数が増加するという欠点があった。
この発明は上記の事情に対処すべくなされた集積回路化
に適し、しかものこぎり波も簡単に得ることができ、Ａ
ＦＣ回路を構成するのに好適な電圧制御発振回路を提供
することを目的とする。
に適し、しかものこぎり波も簡単に得ることができ、Ａ
ＦＣ回路を構成するのに好適な電圧制御発振回路を提供
することを目的とする。
そこで、この発明は例えば第２図に示すように差動対を
成すトランジスタＱｓｌ＋Ｑｓｔを用いてシ為ミツｌ）
Ｈりが回路を構成し、時定数回路を成すコア５’７すＣ
１ｌの充電電圧をトランジスタＱｌｌのペース電圧とし
て供給するとともに、トランジスタＱｌ！のベース電圧
を検出してコンデンサ０１１の充放電動作を制御するこ
とによりトランジスタＱｓｓ ＊ （ｈｍを交互にオン
、オフさせて発振動作させ、さらにコンデンサの充電電
流を発振周波数制御用の制御電圧によって制御するとと
によりｌｌ路の発振周波数を制御するように構成したも
のである。
成すトランジスタＱｓｌ＋Ｑｓｔを用いてシ為ミツｌ）
Ｈりが回路を構成し、時定数回路を成すコア５’７すＣ
１ｌの充電電圧をトランジスタＱｌｌのペース電圧とし
て供給するとともに、トランジスタＱｌ！のベース電圧
を検出してコンデンサ０１１の充放電動作を制御するこ
とによりトランジスタＱｓｓ ＊ （ｈｍを交互にオン
、オフさせて発振動作させ、さらにコンデンサの充電電
流を発振周波数制御用の制御電圧によって制御するとと
によりｌｌ路の発振周波数を制御するように構成したも
のである。
以下、図面を参照してこの発明の一実施例を詳細に説明
する。第２図は一実施例の回路図である。図に於いて、
トランジスタＱＩＩＩＱＩｍは差動対を成し、共通接続
されたエミッタは定電流源ＩＩＩを介して基準電位端に
接続されている。
する。第２図は一実施例の回路図である。図に於いて、
トランジスタＱＩＩＩＱＩｍは差動対を成し、共通接続
されたエミッタは定電流源ＩＩＩを介して基準電位端に
接続されている。
トランジスタＱｌｌのコレクタは抵抗Ｒ１１を介して電
源Ｂに接続されるとともにトランジスタＱ１ｓのペース
に接続されてい′る。トランジスタＱ１鵞のコレクタは
電源Ｂに接続されている。トランジスタＱｓｓのコレク
タは電源ＢＫ後接続れ、エミッタは直列接続されたダイ
オード１）１１ ＋ Ｄｔ意を順方向に介して抵抗Ｒ１
２の一端に接続されている。この抵抗ＲＨの他端はトラ
ンジスタＱ１４のペースに接続されるとともに、定電流
源Ｉｌｌを介して基準電位端に＠続されている。トラン
ジスタＱ１４はトランジスタＱ１Ｂと差動対を成し、共
通接続されたエミッタは定電流源１１３を介して基準電
位端に＠続されている。トランジスタＱ１４のコレクタ
は電源Ｂに接続されている。トランジスタＱｒｓのコレ
クタは定電流源１１４を介して電源Ｂに接続されるとと
もにトランジスタＱｚｔのペースに接続されている。ト
ランジスタＱ■のペースはコンデンサＣ１ｌを介して基
準電位端ＫＩＩ続されるとともに定電ｆＬ源１１５を介
して基準電位端に接続されている。トランジスタＱ１ｇ
のペースには定電圧Ｅ１が与えられている。
源Ｂに接続されるとともにトランジスタＱ１ｓのペース
に接続されてい′る。トランジスタＱ１鵞のコレクタは
電源Ｂに接続されている。トランジスタＱｓｓのコレク
タは電源ＢＫ後接続れ、エミッタは直列接続されたダイ
オード１）１１ ＋ Ｄｔ意を順方向に介して抵抗Ｒ１
２の一端に接続されている。この抵抗ＲＨの他端はトラ
ンジスタＱ１４のペースに接続されるとともに、定電流
源Ｉｌｌを介して基準電位端に＠続されている。トラン
ジスタＱ１４はトランジスタＱ１Ｂと差動対を成し、共
通接続されたエミッタは定電流源１１３を介して基準電
位端に＠続されている。トランジスタＱ１４のコレクタ
は電源Ｂに接続されている。トランジスタＱｒｓのコレ
クタは定電流源１１４を介して電源Ｂに接続されるとと
もにトランジスタＱｚｔのペースに接続されている。ト
ランジスタＱ■のペースはコンデンサＣ１ｌを介して基
準電位端ＫＩＩ続されるとともに定電ｆＬ源１１５を介
して基準電位端に接続されている。トランジスタＱ１ｇ
のペースには定電圧Ｅ１が与えられている。
Ｑｌｇ ｅ Ｑｔｙは差動対を成すトランジスタで、ト
ランジスタＱ１ｇのコレクタは電源Ｂに接続され、トラ
ンジスタＱｌ？のコレクタは定電流源ｒｔａを介して電
源ＢＫ後接続れている。トランジスタＱｓａ ＃ Ｑｔ
ｙの各エミッタ抵抗Ｒ１１ｌ−Ｒ１４は共通接続され、
定電流源１１．を介して基準電位端に接続されている。
ランジスタＱ１ｇのコレクタは電源Ｂに接続され、トラ
ンジスタＱｌ？のコレクタは定電流源ｒｔａを介して電
源ＢＫ後接続れている。トランジスタＱｓａ ＃ Ｑｔ
ｙの各エミッタ抵抗Ｒ１１ｌ−Ｒ１４は共通接続され、
定電流源１１．を介して基準電位端に接続されている。
トランジスタＱ１７のペースには定電圧Ｅ−印加され、
トランジスタＱｔａのペースには発振周波数を制御する
制御電圧Ｅｃが印加されている。
トランジスタＱｔａのペースには発振周波数を制御する
制御電圧Ｅｃが印加されている。
なお、上記構成では定電流１１４１１１８とコンデンサ
０１１等で時定数回路が構成され、トランジスタＱｓｓ
ｓダイオードＤｏ ＊ Ｄ口等で帰還回路が構成され一
抵抗Ｒ１１ｓ定電流源Ｉｓｓ・１１ｈ）ランジメタ９口
＋ ＱｌＢ等で第１の制御回路が構成され、定電流源１
１４１１１・＋１１フ、トランジスタＱｔｓＱｌ？ 、
抵抗１１３ ＊ Ｒ１４等で第２の制御回路が構成され
る。また、トランジスタＱｓｔ ＊ Ｑｕ ｅ Ｑｔｓ
ｘ抵抗Ｒ１１、ダイオードＤｉｔ ｐ ｐ１雪等はシエ
ミットトリが回路を成してお９、定電流源１１４＋１１
−はカレントミラー回路を戊している・ 上記構成に於いて、第３図（−） 、 （ｂ）の信号波
形図を参照しながら動作を説明する。今、電源電圧ＶＣ
ＣがＯｖとすると、トランジスタＱｌｌのペース（図示
（−）点）からトランジスタＱｓｘのペース（図示（ｂ
）点）をみたときのトランジスタＱｌ鵞のスレッシニレ
ベルは一３Ｖｉ＋ｚ、ｉ＋ルいバー３（ＶＢＩＣ＋ Ｒ
Ｉｋ）となる。但し、ＶＯはト５ン）スタＱｓｓのペー
ス・エミッタ間順方向降下電圧及びダイオードＤｌｌ
ｅ Ｄｌｍの順方向降下電圧である。
０１１等で時定数回路が構成され、トランジスタＱｓｓ
ｓダイオードＤｏ ＊ Ｄ口等で帰還回路が構成され一
抵抗Ｒ１１ｓ定電流源Ｉｓｓ・１１ｈ）ランジメタ９口
＋ ＱｌＢ等で第１の制御回路が構成され、定電流源１
１４１１１・＋１１フ、トランジスタＱｔｓＱｌ？ 、
抵抗１１３ ＊ Ｒ１４等で第２の制御回路が構成され
る。また、トランジスタＱｓｔ ＊ Ｑｕ ｅ Ｑｔｓ
ｘ抵抗Ｒ１１、ダイオードＤｉｔ ｐ ｐ１雪等はシエ
ミットトリが回路を成してお９、定電流源１１４＋１１
−はカレントミラー回路を戊している・ 上記構成に於いて、第３図（−） 、 （ｂ）の信号波
形図を参照しながら動作を説明する。今、電源電圧ＶＣ
ＣがＯｖとすると、トランジスタＱｌｌのペース（図示
（−）点）からトランジスタＱｓｘのペース（図示（ｂ
）点）をみたときのトランジスタＱｌ鵞のスレッシニレ
ベルは一３Ｖｉ＋ｚ、ｉ＋ルいバー３（ＶＢＩＣ＋ Ｒ
Ｉｋ）となる。但し、ＶＯはト５ン）スタＱｓｓのペー
ス・エミッタ間順方向降下電圧及びダイオードＤｌｌ
ｅ Ｄｌｍの順方向降下電圧である。
また、ＲＩｋは抵抗Ｒ１１の抵抗値、１１は定電流源Ｉ
ｌｌの電流量である。
ｌｌの電流量である。
今、トランジスタＱｌｔがオフとすると、図示（ｉ点の
電圧ｖ１はコンデンサｅｌｌの充電電圧に従って第３図
（−に破線で示す如く徐々に上昇して行く（期間ＴＩ）
、そして、電圧ｖ１が一３ｖ■に達すると、図示（１）
点は図示（ｂ）点より一瞬電圧が高くなり、トランジス
タＱｓｔがオン状態、トランジスタＱｔｓがオフ状態に
変わる。これにより、図示（ｂ）点の電圧ｖｂは一３Ｖ
ｔｌから−（３ＶＩＫ＋ＲＩ Ｉｓ ）Ｋ変化する。電
圧ｖｂが−（３ＶＢ＋Ｒｘｈ ）にある期間を第３図Ｋ
Ｔ、とじて示す。この時、電圧Ｖｂｔ抵抗Ｒ１１によっ
てレベルシフトとし得られるトランジスタＱ１４のベー
ス電圧ｖｃ、は第３図（ｂ）に示す如く、トランジスタ
Ｑｕのペースに供給される定電圧Ｅ、より低くなり、ト
ランジスタＱ１５がオンする。その結果、トランジスタ
Ｑ１２のオフの期間Ｔ！にコンデンサＣ１ｔ Ｋ充電さ
れた電荷はトランジスタＱｓｓを介して放電されるよう
になり、図示−）点の電圧は徐々に下がる。こうして、
電圧ｖ、が−（３Ｖｍ ｗ ＋ Ｒａ ・Ｉ ＠ ）
Ｋなると、今度はトランジスタＱ１ｔがオフ状態とまり
、逆にトランジスタＱｌｌはオン状態となる。このよう
にして発振動作を行ない、ＴＩ＋Ｔ！が発振周期Ｔとな
る。
電圧ｖ１はコンデンサｅｌｌの充電電圧に従って第３図
（−に破線で示す如く徐々に上昇して行く（期間ＴＩ）
、そして、電圧ｖ１が一３ｖ■に達すると、図示（１）
点は図示（ｂ）点より一瞬電圧が高くなり、トランジス
タＱｓｔがオン状態、トランジスタＱｔｓがオフ状態に
変わる。これにより、図示（ｂ）点の電圧ｖｂは一３Ｖ
ｔｌから−（３ＶＩＫ＋ＲＩ Ｉｓ ）Ｋ変化する。電
圧ｖｂが−（３ＶＢ＋Ｒｘｈ ）にある期間を第３図Ｋ
Ｔ、とじて示す。この時、電圧Ｖｂｔ抵抗Ｒ１１によっ
てレベルシフトとし得られるトランジスタＱ１４のベー
ス電圧ｖｃ、は第３図（ｂ）に示す如く、トランジスタ
Ｑｕのペースに供給される定電圧Ｅ、より低くなり、ト
ランジスタＱ１５がオンする。その結果、トランジスタ
Ｑ１２のオフの期間Ｔ！にコンデンサＣ１ｔ Ｋ充電さ
れた電荷はトランジスタＱｓｓを介して放電されるよう
になり、図示−）点の電圧は徐々に下がる。こうして、
電圧ｖ、が−（３Ｖｍ ｗ ＋ Ｒａ ・Ｉ ＠ ）
Ｋなると、今度はトランジスタＱ１ｔがオフ状態とまり
、逆にトランジスタＱｌｌはオン状態となる。このよう
にして発振動作を行ない、ＴＩ＋Ｔ！が発振周期Ｔとな
る。
この発振周期Ｔは次式（１） 、 （２）より式（３）
のように表わされる。
のように表わされる。
（１） 、 （２）より
ところで、上記電流Ｉｄは定電流源１１４ｓ１１１がカ
レントミラー回路を構成しているので、定電流源Ｉｔ？
に流れる電流■、のうちトランジスタＱＩ７に流れる電
流に相当する。この電流はトランジスタＱ１・に流れる
電流量を変化させることＫより変化させることができる
ので、トランジスタＱＣｓのペースにｖＣＯの制御電圧
Ｅｃを印加することにより、制御電圧Ｅｃのレベルに応
じて電流Ｉｄを変化させることができる。言い換えれば
制御電圧Ｅｃのレベルに応じて発振周期Ｔを変化させる
ことができる。
レントミラー回路を構成しているので、定電流源Ｉｔ？
に流れる電流■、のうちトランジスタＱＩ７に流れる電
流に相当する。この電流はトランジスタＱ１・に流れる
電流量を変化させることＫより変化させることができる
ので、トランジスタＱＣｓのペースにｖＣＯの制御電圧
Ｅｃを印加することにより、制御電圧Ｅｃのレベルに応
じて電流Ｉｄを変化させることができる。言い換えれば
制御電圧Ｅｃのレベルに応じて発振周期Ｔを変化させる
ことができる。
なお、各電流値Ｉｅ、 Ｉｄ、 Ｉ、は次式（４） 、
（６）を満足するように設定されている。
（６）を満足するように設定されている。
！。＞ｌ５Ｉｄ ・・・・・・（４）Ｉｅ
＋Ｉ、−Ｉｄキｒ ｃ ”’ ”・（ｓ）ま
た、Ｒ１・’＋Ｉｅ＋Ｉ＠、Ｉ一温度的に保償された温
度場れている。
＋Ｉ、−Ｉｄキｒ ｃ ”’ ”・（ｓ）ま
た、Ｒ１・’＋Ｉｅ＋Ｉ＠、Ｉ一温度的に保償された温
度場れている。
以上詳述したこの実施例によれば次のような効果がある
。セラミック共振回路やＬＣＲ共振回路を必要とせずほ
とんどトランジスタや抵抗で構成することができ、外付
部品もコンデンサＣＳｔだけでよい。したがりて、回路
構成が簡単となり、集積回路化に際して外付部品数が少
ないのでピン数４少なくなり、集積回路化に好都合であ
る。壕九、図示（ａ）点の電圧ｖ１はのこぎり波であり
、こののこぎり波は轟然■ＣＯの発振動作に同期してい
るので、ＡＦＣ回路を構成する場合、この（ａ）点の電
圧Ｖ、を位相検波用の基準信号として用いることができ
る。したがって、従来のようにのこぎり波発生回路をｖ
ＣＯとは別回路として設ける必要がなく、Ａｒｃ回路の
構成簡易化を図ることができる。
。セラミック共振回路やＬＣＲ共振回路を必要とせずほ
とんどトランジスタや抵抗で構成することができ、外付
部品もコンデンサＣＳｔだけでよい。したがりて、回路
構成が簡単となり、集積回路化に際して外付部品数が少
ないのでピン数４少なくなり、集積回路化に好都合であ
る。壕九、図示（ａ）点の電圧ｖ１はのこぎり波であり
、こののこぎり波は轟然■ＣＯの発振動作に同期してい
るので、ＡＦＣ回路を構成する場合、この（ａ）点の電
圧Ｖ、を位相検波用の基準信号として用いることができ
る。したがって、従来のようにのこぎり波発生回路をｖ
ＣＯとは別回路として設ける必要がなく、Ａｒｃ回路の
構成簡易化を図ることができる。
なお、この発明は先の実施例に限足されるものではなく
、他にも発明の要旨を逸、脱しない範囲で種々様々変形
実施可能である。
、他にも発明の要旨を逸、脱しない範囲で種々様々変形
実施可能である。
このようＫこＯ発明によれば、回路構成が簡単で外付部
品数が少なく集積回路に適し、しかものこぎり波も容易
に得ることができるのでＡＦＣ回路を構成するのに好適
な電圧制御発振回路を提供することができる。
品数が少なく集積回路に適し、しかものこぎり波も容易
に得ることができるのでＡＦＣ回路を構成するのに好適
な電圧制御発振回路を提供することができる。
第１図は従来のＡＦＣ回路の代表的構成を示すブロック
図、第２図はこの発明に係る電圧制御発振回路の一実施
例を示す回路図、第３図（−２（ｂ）は第２図の動作説
明に供する信号波形図である。 Ｑｏ〜Ｑｌ？・・・トランジスタ、Ｒ１１〜Ｒ１４・・
・抵抗、Ｃ１ｌ・・・コンデンサ、１１１〜Ｉｔ？・・
・定電流源、Ｄ１１＊Ｄ１．・・・ダイオード。
図、第２図はこの発明に係る電圧制御発振回路の一実施
例を示す回路図、第３図（−２（ｂ）は第２図の動作説
明に供する信号波形図である。 Ｑｏ〜Ｑｌ？・・・トランジスタ、Ｒ１１〜Ｒ１４・・
・抵抗、Ｃ１ｌ・・・コンデンサ、１１１〜Ｉｔ？・・
・定電流源、Ｄ１１＊Ｄ１．・・・ダイオード。
Claims (1)
- コンデンサを有する時定数回路と、この時定数回路のコ
ンデンサの充電電圧をベースバイアス電圧としてスイッ
チング動作する第１のトランジスタと、この第１のトラ
ンジスタと差動対を成し該第１のトランジスタとは交互
にオン、オフを繰り返す第２のトランジスタと、前記第
１のトランジスタの出力電圧を前記第２のトランジスタ
のペースに帰還する帰還回路と、前記第２のトランジス
タのペース電圧を検出し前記コンデンサの充放電動作を
制御する第１の制御回路と、前記時定数回路の充電電流
量を発振周波数制御用の制御電圧のレベルに従って制御
する第２の制御回路とを具備した電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010608A JPS58129824A (ja) | 1982-01-26 | 1982-01-26 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010608A JPS58129824A (ja) | 1982-01-26 | 1982-01-26 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129824A true JPS58129824A (ja) | 1983-08-03 |
Family
ID=11754949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57010608A Pending JPS58129824A (ja) | 1982-01-26 | 1982-01-26 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263507A (ja) * | 1984-06-11 | 1985-12-27 | Nec Corp | 発振回路 |
| JPH01264010A (ja) * | 1988-04-14 | 1989-10-20 | Sharp Corp | 発振回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025731A (ja) * | 1973-07-11 | 1975-03-18 |
-
1982
- 1982-01-26 JP JP57010608A patent/JPS58129824A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025731A (ja) * | 1973-07-11 | 1975-03-18 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263507A (ja) * | 1984-06-11 | 1985-12-27 | Nec Corp | 発振回路 |
| JPH01264010A (ja) * | 1988-04-14 | 1989-10-20 | Sharp Corp | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485312A (en) | Hysteresis circuit | |
| US4047052A (en) | Circuit arrangement for regulating the amplitude of a sawtooth generator | |
| JPH0528850Y2 (ja) | ||
| US4052626A (en) | Frequency doubler | |
| US4885552A (en) | Oscillator phase control loop having plural switched current sources | |
| JPS61502437A (ja) | 周波数制御発振器 | |
| US4805021A (en) | Control circuit for calibrating a delay line | |
| JPS58129824A (ja) | 電圧制御発振回路 | |
| EP1182780A2 (en) | Phase locked loop having a reduced lock time | |
| US4415869A (en) | Sawtooth generator switchable between a free-running state or a synchronizable state | |
| JP2706088B2 (ja) | 周波数発生装置 | |
| EP0381270A2 (en) | A gated high stability LC stabilized oscillator | |
| US6424379B1 (en) | Vertical synchronization separation circuit | |
| US4855682A (en) | Trigger arrangement suitable for oscillscopes | |
| JP2000200111A (ja) | 加速されたスイッチングのための制御電流源 | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| US4806883A (en) | Multifrequency oscillator circuit | |
| JPS6151828B2 (ja) | ||
| US4626801A (en) | Relaxation integrated circuit oscillator | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| US4155049A (en) | Automatic frequency control circuit for television horizontal oscillator | |
| JPH03780Y2 (ja) | ||
| US4267602A (en) | Acquisition delay circuit for a PLL reference oscillator | |
| CA1088201A (en) | Automatic frequency control circuit | |
| JPH07121075B2 (ja) | パラボラ波発生回路 |