JPS58127393A - 半導体レ−ザ装置の製造方法 - Google Patents
半導体レ−ザ装置の製造方法Info
- Publication number
- JPS58127393A JPS58127393A JP1051382A JP1051382A JPS58127393A JP S58127393 A JPS58127393 A JP S58127393A JP 1051382 A JP1051382 A JP 1051382A JP 1051382 A JP1051382 A JP 1051382A JP S58127393 A JPS58127393 A JP S58127393A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- current
- cladding layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体レーザ装置の製造方法に係り、特に、
所望ストライプ−のストライプ形半導体レーザ装置を再
現性よく得る方法に関するものであるＯ 第１図（ａ）〜（ｆ）は従来のストライプ形半導体レー
ザ装置の製造方法の一例を説明するためのその生簀段階
での状態を示す断面図である。まず、第１図（ａｌに示
すように、ｎ形ガリウム・ヒ巣（ＧａＡａ 導板（１）
の上にｎ形ガリウムΦアルミニウム書ヒ素（Ｇａ１−ｘ
ＡｔＸＡｓ）クラッド層（２） ｔ ｐ形ＧａＡｓ活性
層（３）。
所望ストライプ−のストライプ形半導体レーザ装置を再
現性よく得る方法に関するものであるＯ 第１図（ａ）〜（ｆ）は従来のストライプ形半導体レー
ザ装置の製造方法の一例を説明するためのその生簀段階
での状態を示す断面図である。まず、第１図（ａｌに示
すように、ｎ形ガリウム・ヒ巣（ＧａＡａ 導板（１）
の上にｎ形ガリウムΦアルミニウム書ヒ素（Ｇａ１−ｘ
ＡｔＸＡｓ）クラッド層（２） ｔ ｐ形ＧａＡｓ活性
層（３）。
ｐ形Ｇａ １ ＋ｘＡｔｘ Ａ ｓクラッド層（４）お
よびｎ形ＧａＡｓ電流狭さく路形成用層（電流狭さく層
と略称する。）（５）を順次形成する。通常これらの結
晶成長は液相エピタキシャル法によって行なわれる。次
に、第１図（ｂ）Ｋ示すようにｎ形電流狭さく層（５）
の上に窒化シリコン（ｓｌ、Ｎ４）ＪＩ［（６）を成長
させる。この成長は通常ＣＶ Ｄ （ｇｈｅ＋Ｊｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法で行なわれる
。つづいて、第１図（ｃ）に示すように通常の写真製版
工程およびプラズマエツチングなどにより８１３Ｎ４膜
（６）に拡散用の窓（７）をストライプ状に開ける。次
に１第１図（ｄ）に示すように、窓（７）を通して亜鉛
（Ｚｎ）などのｐ形不純物を拡散して、電流狭さく層（
５）を貫通してｐ形りラッド層（４）に到達するｐ形波
散層（８）を形成する。その後に、第１図（ｅ）に示す
ように８１３Ｎ４膜（６）を除去する。次に、第１図（
ｆ）に示すように、ＧａＡａ基板（１）の表面および電
流狭さく層（５）の表面にそれぞれ金属電極（９）およ
びＯｃＪを形成する。
よびｎ形ＧａＡｓ電流狭さく路形成用層（電流狭さく層
と略称する。）（５）を順次形成する。通常これらの結
晶成長は液相エピタキシャル法によって行なわれる。次
に、第１図（ｂ）Ｋ示すようにｎ形電流狭さく層（５）
の上に窒化シリコン（ｓｌ、Ｎ４）ＪＩ［（６）を成長
させる。この成長は通常ＣＶ Ｄ （ｇｈｅ＋Ｊｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法で行なわれる
。つづいて、第１図（ｃ）に示すように通常の写真製版
工程およびプラズマエツチングなどにより８１３Ｎ４膜
（６）に拡散用の窓（７）をストライプ状に開ける。次
に１第１図（ｄ）に示すように、窓（７）を通して亜鉛
（Ｚｎ）などのｐ形不純物を拡散して、電流狭さく層（
５）を貫通してｐ形りラッド層（４）に到達するｐ形波
散層（８）を形成する。その後に、第１図（ｅ）に示す
ように８１３Ｎ４膜（６）を除去する。次に、第１図（
ｆ）に示すように、ＧａＡａ基板（１）の表面および電
流狭さく層（５）の表面にそれぞれ金属電極（９）およ
びＯｃＪを形成する。
このようにして製作されたレーザダイオードの金属電極
（９）およびＱｌの間に後者が正電位になるように電圧
を印加すると、電流はストライプ状に形成されたｐ形波
散層（８）の下にのみ集中して流れる。
（９）およびＱｌの間に後者が正電位になるように電圧
を印加すると、電流はストライプ状に形成されたｐ形波
散層（８）の下にのみ集中して流れる。
というのは、ｐ形波散層（８）を除くｎ形電流狭さく（
８）の下のみを通って流れる。
８）の下のみを通って流れる。
さて、このようなストライプ形のレーザダイオードにお
いて特に１蚤なのはｐ形波散層のストライプ幅である。
いて特に１蚤なのはｐ形波散層のストライプ幅である。
最近用らかになったところによると、ストライプ幅を十
分狭くすると特性の安定な、すなわち電流−出力特性に
おけるキンクや横モードのシフトの発生しにくいレーザ
ダイオードが得られるということである。
分狭くすると特性の安定な、すなわち電流−出力特性に
おけるキンクや横モードのシフトの発生しにくいレーザ
ダイオードが得られるということである。
このようなストライプ幅の狭いレーザダイオードを上述
の製造法で製作する場合には以下のような問題がある。
の製造法で製作する場合には以下のような問題がある。
まず、８１３Ｎ４膜（６）に開口する窓（７）のストラ
イプ幅を３μｍとする〔第１図（ｏ） ） ｏ今、この
窓（７）を通してＺｎを厚さ１ｋｍの電流狭さく層（５
）を貫通する深さまで拡散してｐ形波散層（８）を形成
する〔第１図は）〕０このときＺｎは深さ方向と同様に
横方向にも拡散される。従って、ｐ形波散層（８）の幅
は左右にそれぞれ約１．ｃ＋ｍ程度広がり約５μｍとな
る。しかし、これは最も理想的な場合であり、実際ＫＦ
ｉ電流狭さく層（５）の厚さバラツキを考慮して、例え
ばｐ形りラッド層（４）の内部へさらに０．５μｍ程度
入り込むように拡散する。従って、ｐ形波散層（８）の
ストライプ幅は約６μｍとなってしまう。ｐ形波散層（
８）のストライプ幅をさらに狭くするには８１３Ｎ、膜
（６）に開口する窓（７）の幅をあらかじめもつと狭く
するか、または電流狭さく層（５）の厚さを薄くして横
方向への拡散を小さくしなければならない。しかし、多
層エピタキシャル層の表面で通常の写真製版で得られる
８１３Ｎ４ｆｉｇ（６）の窓（７）のストライプの幅は
再現性をも考慮すると３μｍ程度が限界である。一方電
流狭さく層（５）を出来るだけ薄くしてここでの横方向
拡散を出来るだけ小さくしたとしてもｐ形波散層（８）
のストライプ幅は４μｍが限界となる〔ｐ形りラッド層
（４）内部へ０．５Ａｍ入シ込むように拡散し横方向へ
の拡散を１μｍと考えた場合３０以上は従来方法でスト
ライプ幅を制御しようとした場合の問題点である。従来
法には更に別の問題がある。通常レーザダイオードのエ
ピタキシャル成長では活性層（３）の厚さを０．１μｍ
以下の精度で制御している。しかし、活性層（３）より
も厚い層ではこのような精度を出せない。第１図におい
てｐ形りラッド層（４）、電流狭さく層（５）はそれぞ
れ目標値に対して０．２μｍ〜ｏ、３．ａｍ ４度のバ
ラツキをもっている。上述したようにこのよう々エピタ
キシャル層の厚さバラツキを考慮して電流狭さく層（５
）を完全に貫通するようＫ、０．５趨程度拡散層がｐ形
りラッド層（４）の内部へ入り込むように拡散を行なう
が、逆に拡散が入り込みすぎると別の問題が生じる。通
常行なわれるＧａＡｓ結晶へのＺｎの拡散ではｌｏ”／
ａｍ３程度のＺｎ濃度の拡散層が得られるが、このよう
な高濃度拡散された拡散層では結晶性が低下する。従っ
てこのような拡散による結晶性の低下を活性層（３）の
近くで起さないようにｐ膨拡散層（８）の先端を活性層
（３）から０．５μｍ以上離す必要がある。通常、ｐ形
りラッド層（４）は１．５＃ｍ程度であるから、ｐ膨拡
散層はこのクラッド層（４）の電流狭さく層（５）側よ
りも０．５μｍ〜１．０μｍの範囲に達するように制御
されなければならない（Ｚｎ拡敏による結晶性の低下を
避けるため、めらかしめｐ形りラッド層（４）をもつと
厚くしておけばよいとも考えられるが、Ｔｏまシ厚くす
ると電流がｐ形りラッド層（４）内を横方向に拡散して
いく割合が増え、電流経路の有効なストライプ幅が広が
ってしまう）。
イプ幅を３μｍとする〔第１図（ｏ） ） ｏ今、この
窓（７）を通してＺｎを厚さ１ｋｍの電流狭さく層（５
）を貫通する深さまで拡散してｐ形波散層（８）を形成
する〔第１図は）〕０このときＺｎは深さ方向と同様に
横方向にも拡散される。従って、ｐ形波散層（８）の幅
は左右にそれぞれ約１．ｃ＋ｍ程度広がり約５μｍとな
る。しかし、これは最も理想的な場合であり、実際ＫＦ
ｉ電流狭さく層（５）の厚さバラツキを考慮して、例え
ばｐ形りラッド層（４）の内部へさらに０．５μｍ程度
入り込むように拡散する。従って、ｐ形波散層（８）の
ストライプ幅は約６μｍとなってしまう。ｐ形波散層（
８）のストライプ幅をさらに狭くするには８１３Ｎ、膜
（６）に開口する窓（７）の幅をあらかじめもつと狭く
するか、または電流狭さく層（５）の厚さを薄くして横
方向への拡散を小さくしなければならない。しかし、多
層エピタキシャル層の表面で通常の写真製版で得られる
８１３Ｎ４ｆｉｇ（６）の窓（７）のストライプの幅は
再現性をも考慮すると３μｍ程度が限界である。一方電
流狭さく層（５）を出来るだけ薄くしてここでの横方向
拡散を出来るだけ小さくしたとしてもｐ形波散層（８）
のストライプ幅は４μｍが限界となる〔ｐ形りラッド層
（４）内部へ０．５Ａｍ入シ込むように拡散し横方向へ
の拡散を１μｍと考えた場合３０以上は従来方法でスト
ライプ幅を制御しようとした場合の問題点である。従来
法には更に別の問題がある。通常レーザダイオードのエ
ピタキシャル成長では活性層（３）の厚さを０．１μｍ
以下の精度で制御している。しかし、活性層（３）より
も厚い層ではこのような精度を出せない。第１図におい
てｐ形りラッド層（４）、電流狭さく層（５）はそれぞ
れ目標値に対して０．２μｍ〜ｏ、３．ａｍ ４度のバ
ラツキをもっている。上述したようにこのよう々エピタ
キシャル層の厚さバラツキを考慮して電流狭さく層（５
）を完全に貫通するようＫ、０．５趨程度拡散層がｐ形
りラッド層（４）の内部へ入り込むように拡散を行なう
が、逆に拡散が入り込みすぎると別の問題が生じる。通
常行なわれるＧａＡｓ結晶へのＺｎの拡散ではｌｏ”／
ａｍ３程度のＺｎ濃度の拡散層が得られるが、このよう
な高濃度拡散された拡散層では結晶性が低下する。従っ
てこのような拡散による結晶性の低下を活性層（３）の
近くで起さないようにｐ膨拡散層（８）の先端を活性層
（３）から０．５μｍ以上離す必要がある。通常、ｐ形
りラッド層（４）は１．５＃ｍ程度であるから、ｐ膨拡
散層はこのクラッド層（４）の電流狭さく層（５）側よ
りも０．５μｍ〜１．０μｍの範囲に達するように制御
されなければならない（Ｚｎ拡敏による結晶性の低下を
避けるため、めらかしめｐ形りラッド層（４）をもつと
厚くしておけばよいとも考えられるが、Ｔｏまシ厚くす
ると電流がｐ形りラッド層（４）内を横方向に拡散して
いく割合が増え、電流経路の有効なストライプ幅が広が
ってしまう）。
しかしながら、実際のこのような０．５μｍ１１度の精
度を景する拡散工程は、上述のエピタキシャル成長層の
廖さのバッツ牟を考慮すると非常圧むつかしい。
度を景する拡散工程は、上述のエピタキシャル成長層の
廖さのバッツ牟を考慮すると非常圧むつかしい。
この発明は以上のような点に鑑みてなされたもので、任
意のストライプ幅の半導体レーザ装置をしている。
意のストライプ幅の半導体レーザ装置をしている。
第２図１ａ）〜（ｆ）はこの発明の一実施例を説明する
だめのその主要段階における状態を示す断面図で、第１
図の従来例と同一符号は同等部分を示し、その説明を省
略する。第２図（ａ）〜（ｏ）の工程は第１図（ａ）〜
（ｃ）の工程と全く同一である。この段階の後に、第２
図（ｄ）に示すように３０ｆｉ過酸化水素（ａ２ｏ２）
水と３０％アンモニア（ＮＨ３）水とによッテＨ２ｏ２
：ＮＨ３＝３０：１からなるエツチング液を用いて窓（
７）を通してｎ形ＧａＡｓ電流狭さく層（５）をエツチ
ングする。
だめのその主要段階における状態を示す断面図で、第１
図の従来例と同一符号は同等部分を示し、その説明を省
略する。第２図（ａ）〜（ｏ）の工程は第１図（ａ）〜
（ｃ）の工程と全く同一である。この段階の後に、第２
図（ｄ）に示すように３０ｆｉ過酸化水素（ａ２ｏ２）
水と３０％アンモニア（ＮＨ３）水とによッテＨ２ｏ２
：ＮＨ３＝３０：１からなるエツチング液を用いて窓（
７）を通してｎ形ＧａＡｓ電流狭さく層（５）をエツチ
ングする。
例えば、この電流狭さく層（５）の厚さが３μｍの場合
、Ｓｉ３Ｎ４膜（６）にストライプ幅３μｍの窓（７）
を開けて、上記組成比の２５℃の温度のエツチング液で
エツチングを行うとＶ字形［１りが得られる。このとき
のエツチング時間と形成されるＶ字形＃ｌ（川の形状（
底面の幅Ｗで示す。）との関係を第３図に示す。
、Ｓｉ３Ｎ４膜（６）にストライプ幅３μｍの窓（７）
を開けて、上記組成比の２５℃の温度のエツチング液で
エツチングを行うとＶ字形［１りが得られる。このとき
のエツチング時間と形成されるＶ字形＃ｌ（川の形状（
底面の幅Ｗで示す。）との関係を第３図に示す。
これは結晶基板は（１００）面を使用しストライプの方
向を＜１１０〉軸方向にとった場合のもので、＃（１υ
の底面は２０秒でｐ形Ｇａ １−ｘＡｔｘム８クラッド
層頬（ここで、！＝０．３とする。）の上面に達する。
向を＜１１０〉軸方向にとった場合のもので、＃（１υ
の底面は２０秒でｐ形Ｇａ １−ｘＡｔｘム８クラッド
層頬（ここで、！＝０．３とする。）の上面に達する。
そして、更にエツチングを進めると溝（川の深さはこれ
以上深−〈ならず、幅のみが拡がって底面の幅Ｗが増大
していく。これは上記エツチング液がＧａＡｓ層に対し
ては比較的速くエツチングするのに対し、Ｇａ１−ｘＡ
ｔＸＡＳ層（ｘ＞０．２５）に対しては非常に遅いため
である０そして、溝（川の底面の幅Ｗは第３図に示すよ
うに２０秒間以上のエンチング後は０．２μ１ｓｅａの
割合で広がっていくｏ従って、例えは溝（Ｉｌ）ダ の底面の幅Ｗが５μｍとなるように３Ｉ秒関エツチング
して溝（川を形成する。つづいて、第２図（ｅ）に示す
ように８１３Ｎ、膜（６）を除去し、その後に、第２図
（ｆ）に示すようにＧａＡｓ基板（１）の表面および電
流狭さく層（６）の表面にそれぞれ金属電極（９）およ
び金属電極（ｌｏｇ）を形成する。
以上深−〈ならず、幅のみが拡がって底面の幅Ｗが増大
していく。これは上記エツチング液がＧａＡｓ層に対し
ては比較的速くエツチングするのに対し、Ｇａ１−ｘＡ
ｔＸＡＳ層（ｘ＞０．２５）に対しては非常に遅いため
である０そして、溝（川の底面の幅Ｗは第３図に示すよ
うに２０秒間以上のエンチング後は０．２μ１ｓｅａの
割合で広がっていくｏ従って、例えは溝（Ｉｌ）ダ の底面の幅Ｗが５μｍとなるように３Ｉ秒関エツチング
して溝（川を形成する。つづいて、第２図（ｅ）に示す
ように８１３Ｎ、膜（６）を除去し、その後に、第２図
（ｆ）に示すようにＧａＡｓ基板（１）の表面および電
流狭さく層（６）の表面にそれぞれ金属電極（９）およ
び金属電極（ｌｏｇ）を形成する。
金属電極（９）および（ｌｏｇ）の間に後者が正電位に
なるように電圧を印加すると、ｎ形電流狭さく層（ＦＤ
）とｐ形りラッド層（４）との間に形成されるｐｎ接合
は逆バイアスされるので、溝（１１）の底部の下にのみ
電ｆＬは集中して流れる。この時電流がｐ形りラッド層
（４）を通って流れ込んでくる電流経路の有効（６）に
窓（７）を開口した後、上述の条件で３０秒間エツチン
グした場合には２μｍ、２５秒間エツチングした場合に
はｌ＃ｍのストライプ幅となる。このように本爽施例の
製造方法では任意の実質的な電流経路のストライプ幅の
半導体レーザ装置を製作することができる。また、この
実施例の製造方法では従来法のように高濃度の拡散によ
シ活性層近傍の結晶性が低下するというような問題も生
じないので、再現性良く特性の良好な半導体レーザ装置
を得ることができる。
なるように電圧を印加すると、ｎ形電流狭さく層（ＦＤ
）とｐ形りラッド層（４）との間に形成されるｐｎ接合
は逆バイアスされるので、溝（１１）の底部の下にのみ
電ｆＬは集中して流れる。この時電流がｐ形りラッド層
（４）を通って流れ込んでくる電流経路の有効（６）に
窓（７）を開口した後、上述の条件で３０秒間エツチン
グした場合には２μｍ、２５秒間エツチングした場合に
はｌ＃ｍのストライプ幅となる。このように本爽施例の
製造方法では任意の実質的な電流経路のストライプ幅の
半導体レーザ装置を製作することができる。また、この
実施例の製造方法では従来法のように高濃度の拡散によ
シ活性層近傍の結晶性が低下するというような問題も生
じないので、再現性良く特性の良好な半導体レーザ装置
を得ることができる。
第４図（ａ）〜（ｃ）はこの発明の他の実施例を説明す
るためのその主要段階での状態を示す断面図で、第２図
の実施例と同一符号は同等部分を示す。第４図（ａ）は
第２図（ｅ）に相当し、この段階までＦｉ第２図（ａ）
〜（ｅ）の工程と全く同一であるので図示も省略した。
るためのその主要段階での状態を示す断面図で、第２図
の実施例と同一符号は同等部分を示す。第４図（ａ）は
第２図（ｅ）に相当し、この段階までＦｉ第２図（ａ）
〜（ｅ）の工程と全く同一であるので図示も省略した。
この段階から第４図（ｂ）に示すように、ｎ形１ｔｆｔ
狭さく層（５ンの表面Ｋ Ｉｌ （ｉｔ）の内面をも含
めて、Ｚｎなどのｐ形不純物を拡散してｐ＋形拡拡散（
１４を形成する。次に、第４図（Ｃ）に示すように、Ｇ
ａＡａ基板（１）の表面およびｐ＋形拡散層Ｈの表面に
それぞれ金属電極（９）および金属電極（ｌｏａ）を形
成する。
狭さく層（５ンの表面Ｋ Ｉｌ （ｉｔ）の内面をも含
めて、Ｚｎなどのｐ形不純物を拡散してｐ＋形拡拡散（
１４を形成する。次に、第４図（Ｃ）に示すように、Ｇ
ａＡａ基板（１）の表面およびｐ＋形拡散層Ｈの表面に
それぞれ金属電極（９）および金属電極（ｌｏａ）を形
成する。
この実施例の要点は金属電極（９）のオーミック接触を
よくするため、り形拡散層０匂を形成した点にある。し
かし、この拡散は第１図の従来例における拡散とは異な
り、電流狭さく層（５）を貫通させる会費がなく、表面
の中ヤリア濃度を高くするためのものでめ！’ 、Ｏｏ
−５ｐ程度の深さもめれば十分である。従って、このｐ
拡散工程の制御も容易であり、拡散を最大深さの０．５
，０ｍに行なったとしても、横方向拡散によるストライ
プ幅の広がりは１μｍであるので、あらかじめ溝（ＩＩ
）の底面の輪を２−ｍとしておけば、ストライプ幅は３
μｍとなる。溝（１りの底面の幅をあらかじめもつと狭
（（２，ａｍ以下）したり、ｐ＋拡散をもつと浅（（Ｏ
，６μｍ以下）すれは、３μｍ以下の任意のストライプ
幅にすることができる。また、クラッド層（４）の厚さ
は通常、１．５μｍの程度であるので、ｐ＋拡散の深さ
を０．６μｍ以下にすれば、拡散による結晶性の低下は
少なくとも活性層（３）から１μｍ以上離れたところに
とどまｂ、ｐ＋拡散工程が半導体レーザ装置の特性に愚
影響を与えることはない。このように第４図の実施例で
はｐ＋形拡散層θ匂を形成して、金属電極（ｌｏａ）の
オーミック接触を良くしているが、この場合には他Ｑ利
点かめる。
よくするため、り形拡散層０匂を形成した点にある。し
かし、この拡散は第１図の従来例における拡散とは異な
り、電流狭さく層（５）を貫通させる会費がなく、表面
の中ヤリア濃度を高くするためのものでめ！’ 、Ｏｏ
−５ｐ程度の深さもめれば十分である。従って、このｐ
拡散工程の制御も容易であり、拡散を最大深さの０．５
，０ｍに行なったとしても、横方向拡散によるストライ
プ幅の広がりは１μｍであるので、あらかじめ溝（ＩＩ
）の底面の輪を２−ｍとしておけば、ストライプ幅は３
μｍとなる。溝（１りの底面の幅をあらかじめもつと狭
（（２，ａｍ以下）したり、ｐ＋拡散をもつと浅（（Ｏ
，６μｍ以下）すれは、３μｍ以下の任意のストライプ
幅にすることができる。また、クラッド層（４）の厚さ
は通常、１．５μｍの程度であるので、ｐ＋拡散の深さ
を０．６μｍ以下にすれば、拡散による結晶性の低下は
少なくとも活性層（３）から１μｍ以上離れたところに
とどまｂ、ｐ＋拡散工程が半導体レーザ装置の特性に愚
影響を与えることはない。このように第４図の実施例で
はｐ＋形拡散層θ匂を形成して、金属電極（ｌｏａ）の
オーミック接触を良くしているが、この場合には他Ｑ利
点かめる。
第２図の実施例では＃ｌ１（１１）の底部に形成された
電極（１０ａ）から活性層（３）までの電流経路の距離
はクラッド層（４）の厚さに一致する。この場合＃（Ｉ
Ｉ）の底のストライプ幅を一定にして電流がクラッド層
（４］へ流れ込む幅を一定としても、実際活性層（３）
に到達するまでの間に電流はクラッド層（４）内を横方
向にも拡散して広がる。従って、エピタキシャル成長時
クラッド層（４）に厚さのバラツキがめると、クラッド
層（４）から活性層（３）へ電流が流れ込む幅はバック
いてくる。実際にレーザダイオードの特性を決定するの
は、この幅である。そこで、ｊＩ４図の実施例ではり拡
散工程でもしクラッド層（４）の厚さが厚い場合にはｐ
＋ｍ散層Ｑ唖を深く、逆にクラッド層（４）の厚さが薄
い場合にはｐ＋拡拡散ａ匂を浅く形成し、ｐ＋拡散層０
＠の先端から活性層（３）までの距離を制御すればクラ
ッド層（４）での電流の横方向への広が如を一定にする
ことができ、実質的にレーザダイオードの特性を決定す
る。活性層（３）へ電流が入り込む電流経路の幅を一定
にすることが出来る。上述したように、第４図（ｏ）に
おける？拡散は露出させたクラッド層（４）の表面から
行なうので、この拡散深さの制御は容易に行ないうる。
電極（１０ａ）から活性層（３）までの電流経路の距離
はクラッド層（４）の厚さに一致する。この場合＃（Ｉ
Ｉ）の底のストライプ幅を一定にして電流がクラッド層
（４］へ流れ込む幅を一定としても、実際活性層（３）
に到達するまでの間に電流はクラッド層（４）内を横方
向にも拡散して広がる。従って、エピタキシャル成長時
クラッド層（４）に厚さのバラツキがめると、クラッド
層（４）から活性層（３）へ電流が流れ込む幅はバック
いてくる。実際にレーザダイオードの特性を決定するの
は、この幅である。そこで、ｊＩ４図の実施例ではり拡
散工程でもしクラッド層（４）の厚さが厚い場合にはｐ
＋ｍ散層Ｑ唖を深く、逆にクラッド層（４）の厚さが薄
い場合にはｐ＋拡拡散ａ匂を浅く形成し、ｐ＋拡散層０
＠の先端から活性層（３）までの距離を制御すればクラ
ッド層（４）での電流の横方向への広が如を一定にする
ことができ、実質的にレーザダイオードの特性を決定す
る。活性層（３）へ電流が入り込む電流経路の幅を一定
にすることが出来る。上述したように、第４図（ｏ）に
おける？拡散は露出させたクラッド層（４）の表面から
行なうので、この拡散深さの制御は容易に行ないうる。
当然のことながら深いｐ＋拡散を行なう場合にはあらか
じめ拡散時の横方向拡散によりｐ拡散層０２１がクラッ
ド層（４）内に余分に広がる分だけ溝（ｌりの輻Ｗをあ
らかじめ狭くシ、逆に浅いり拡散を行なう場合にはｌ１
ｌ（ＩＩ）の暢Ｗを少し広くしておく。勿論このような
ｐ＋拡散の調整はクラッド層（４）の厚さバラツキ（０
，２〜０．３＃ｍｍｌ［）Ｋ対して行なうものであり、
？拡散層０乃の先端を活性層（３）からめる程度以上離
しておく条件のもとで行なう調整であり、拡散時の結晶
性の低下は活性層にまで影響しないように行ない得る。
じめ拡散時の横方向拡散によりｐ拡散層０２１がクラッ
ド層（４）内に余分に広がる分だけ溝（ｌりの輻Ｗをあ
らかじめ狭くシ、逆に浅いり拡散を行なう場合にはｌ１
ｌ（ＩＩ）の暢Ｗを少し広くしておく。勿論このような
ｐ＋拡散の調整はクラッド層（４）の厚さバラツキ（０
，２〜０．３＃ｍｍｌ［）Ｋ対して行なうものであり、
？拡散層０乃の先端を活性層（３）からめる程度以上離
しておく条件のもとで行なう調整であり、拡散時の結晶
性の低下は活性層にまで影響しないように行ない得る。
このようにｌＲ４図に示した実施例では活性層に流れ込
む電ｆＩＬ経絡の鴨を高精度で調整できるので、特性の
均一な半導体レーザ装置を製造することができる。
む電ｆＩＬ経絡の鴨を高精度で調整できるので、特性の
均一な半導体レーザ装置を製造することができる。
上記説明では、ｎ形ＧａＡｓ基板上にｎ形Ｇａ１−ｘＡ
４Ａｓクラッド層、ｐ形ＧａＡｓ活性層、ｐ形Ｇａ １
−ｘＡＺｘ Ａａクラッド層＃ｎ形ＧａＡｓ 電流狭さ
く層の順にエピタキシャル成長させ、選択性を有するエ
ツチング液で、電流狭さく層をエツチングしてレーザ装
置を製作したが、ｐ形Ｇａ’Ａｓ基板から出発してこの
上にｐ形Ｇａ ５−８ＡｔｘＡｓクラッド層、ｐ形Ｇａ
ＡＩＩ活性層、ｎ形Ｇａ１．ＡｔＸＡ３クラッド層、ｐ
形ＧａＡａ電流狭さく層の順にエピタキシャル成長して
、選択性を有するエツチング液で電流狭さく層をエツチ
ングしても同様に任意のストライプ幅を有する半導体レ
ーザ装置を製造することができる。また、活性層はｐ形
であることＫは限定゛ｉれず、ｎ形であっても良いし、
いわゆるノンドープであっても喪い０更に、上記説明で
は、ＧａＡ＠基板−ｏａ １−ｘ ｈＺ！ Ａ ａクラ
ッド層−〇ａＡｓ活性層−Ｇａ Ｉ ｚＡｔＸＡｔＸＡ
３クラッド層ａＡｓ電流狭さく層の構造の半導体レーザ
装置を製造する場合について述べたが、本発明＃ｉＧａ
Ａｓ基板−Ｇａ１−ｘＡｔｘＡａクランド層−Ｇａ １
−ＹＡＺｙＡ Ｂ活性層−〇ａ１−、ＡｌＸＡｓクラッ
ド層−Ｇａ １−＊ ＡＺｒ、Ａ ｓ電流狭さくＭ（ｙ
＜ｘ）の構造の半導体レーザ装置を製造する場合にも適
用出来る。この場合上述のＨ２０□−ＮＨ３系のエツチ
ング液はＡｔ混晶比が０．２５よりも小さい場合はエツ
チング速度が速（，０，２５よりも大きい場合は非常に
遅くなる（特に０．３０以上ではほとんどエツチングさ
れない）ので、ｘ）Ｃ＋、２５゜ｚ（０，２５とすれば
、Ｇａ １−μＬ、Ａｓ電流狭さ電流のみを一部選択的
にエツチングして、Ｇａ１−ＸＡｔＸＡ８クラッド層の
一部を露出させることができる。
４Ａｓクラッド層、ｐ形ＧａＡｓ活性層、ｐ形Ｇａ １
−ｘＡＺｘ Ａａクラッド層＃ｎ形ＧａＡｓ 電流狭さ
く層の順にエピタキシャル成長させ、選択性を有するエ
ツチング液で、電流狭さく層をエツチングしてレーザ装
置を製作したが、ｐ形Ｇａ’Ａｓ基板から出発してこの
上にｐ形Ｇａ ５−８ＡｔｘＡｓクラッド層、ｐ形Ｇａ
ＡＩＩ活性層、ｎ形Ｇａ１．ＡｔＸＡ３クラッド層、ｐ
形ＧａＡａ電流狭さく層の順にエピタキシャル成長して
、選択性を有するエツチング液で電流狭さく層をエツチ
ングしても同様に任意のストライプ幅を有する半導体レ
ーザ装置を製造することができる。また、活性層はｐ形
であることＫは限定゛ｉれず、ｎ形であっても良いし、
いわゆるノンドープであっても喪い０更に、上記説明で
は、ＧａＡ＠基板−ｏａ １−ｘ ｈＺ！ Ａ ａクラ
ッド層−〇ａＡｓ活性層−Ｇａ Ｉ ｚＡｔＸＡｔＸＡ
３クラッド層ａＡｓ電流狭さく層の構造の半導体レーザ
装置を製造する場合について述べたが、本発明＃ｉＧａ
Ａｓ基板−Ｇａ１−ｘＡｔｘＡａクランド層−Ｇａ １
−ＹＡＺｙＡ Ｂ活性層−〇ａ１−、ＡｌＸＡｓクラッ
ド層−Ｇａ １−＊ ＡＺｒ、Ａ ｓ電流狭さくＭ（ｙ
＜ｘ）の構造の半導体レーザ装置を製造する場合にも適
用出来る。この場合上述のＨ２０□−ＮＨ３系のエツチ
ング液はＡｔ混晶比が０．２５よりも小さい場合はエツ
チング速度が速（，０，２５よりも大きい場合は非常に
遅くなる（特に０．３０以上ではほとんどエツチングさ
れない）ので、ｘ）Ｃ＋、２５゜ｚ（０，２５とすれば
、Ｇａ １−μＬ、Ａｓ電流狭さ電流のみを一部選択的
にエツチングして、Ｇａ１−ＸＡｔＸＡ８クラッド層の
一部を露出させることができる。
なお、上述の説明ではＧａＡｓ −Ｇａ 、、ＡｌｘＡ
ｓ系の半導体レーザ装置を取り上げてこの発明を説明し
たが、本発明は他の半導体材料を用いた半導体レーザ装
置の製造にも適用できることは勿論でるる。
ｓ系の半導体レーザ装置を取り上げてこの発明を説明し
たが、本発明は他の半導体材料を用いた半導体レーザ装
置の製造にも適用できることは勿論でるる。
この場合、異なる材料または異なる組成比の同種材料か
らなる電流狭さく層とこれに接するクラッド層を形成し
、この電流狭さく層に対しては比較的速いエツチング速
度をもち、クラッド層に対しては非常に遅いエツチング
速度をもつエツチング液を用いることによって、上記実
施例と同様にして、電流狭さく層のみを部分的に取り除
き、クラッド層の一部を露出させることができる。この
際、横方向のエツチング速度に比べて深さ方向のエツチ
ング速度が速くなるような、結晶面とストライプ方向を
選べば任意の底面幅をもつ溝を電流狭さく層内に形成す
ることができ、この溝の底の下にのみ電流を集中させる
構造の半導体レーザ装置を製造することができる。
らなる電流狭さく層とこれに接するクラッド層を形成し
、この電流狭さく層に対しては比較的速いエツチング速
度をもち、クラッド層に対しては非常に遅いエツチング
速度をもつエツチング液を用いることによって、上記実
施例と同様にして、電流狭さく層のみを部分的に取り除
き、クラッド層の一部を露出させることができる。この
際、横方向のエツチング速度に比べて深さ方向のエツチ
ング速度が速くなるような、結晶面とストライプ方向を
選べば任意の底面幅をもつ溝を電流狭さく層内に形成す
ることができ、この溝の底の下にのみ電流を集中させる
構造の半導体レーザ装置を製造することができる。
以上詳述したように１この発明の方法では活性層の上に
形成したクラッド層と更にその上に形成した電流狭さく
路形成用半導体層とに対するエツチング速度の著しく異
るエツチング液を用いて電流狭さく路形成用半導体層に
溝を形成し、その底面に幅狭くクラッド層を露出させ、
ここに電流狭さく路を構成するようにしたので、電流経
路のストライプ幅を所望値にすることが容易となり、特
性の均一な半導体レーザ装置を再現性よく得られる０
形成したクラッド層と更にその上に形成した電流狭さく
路形成用半導体層とに対するエツチング速度の著しく異
るエツチング液を用いて電流狭さく路形成用半導体層に
溝を形成し、その底面に幅狭くクラッド層を露出させ、
ここに電流狭さく路を構成するようにしたので、電流経
路のストライプ幅を所望値にすることが容易となり、特
性の均一な半導体レーザ装置を再現性よく得られる０
第１図（ａ）〜（ｆ）は従来のストライプ形半導体レー
ザ装置の製造方法の一例を説明するためのその主要段階
での状態を示す断面図、第２図（ａ）〜（ｆ）はこの発
明の一実施例を説明するためのその主要段階での状態を
示す断面図、第３図はこの実施例の第２図（ｄ）のＶ字
形溝形成時のエツチング時間と溝底面幅との関係の一例
を示す特性図、第４図（ａ）〜（ｃ）はこの発明の他の
実施例を説明するためのその主機段階での状態を示す断
面図である。 図において、（１）はｎ形Ｇａ１８基板（結晶基板）、
（２）はｎ形Ｇａ 、−ＸＡｚｘＡｓクラッド層（第１
のクラッド層） 、（ｔｌ）はｐ形Ｇａム＄活性層、（
４）はｐ形Ｇａ１−ＸＡ４Ａ ｓクラッド層（第２のク
ラッド層） 、（６）はｎ形ＧａＡｓ電流狭さく層（電
流狭さく路形成半導体層） 、（９）は第１の金属電極
層、勾は第２の金属゛電極層、（川は溝でめる０ なお、図中同一符号は同一または相当部分を示す０ 代理人 葛野信−（外１名） 第２図 第：３図 時ｐＪ４Ｉ０′シ） 手続補正書（自発） 特許庁長官殿 １、 ’ｊＧ件の表示 特願昭５７−１０５１
：４２、発明の名称 半導体レーザ装置の製造方法
３、補正をする考 ・Ｉ）（’１．どの関係 特許出願人４、代 理
人 片 １ 化４部５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書をつぎのとおり訂正する。
ザ装置の製造方法の一例を説明するためのその主要段階
での状態を示す断面図、第２図（ａ）〜（ｆ）はこの発
明の一実施例を説明するためのその主要段階での状態を
示す断面図、第３図はこの実施例の第２図（ｄ）のＶ字
形溝形成時のエツチング時間と溝底面幅との関係の一例
を示す特性図、第４図（ａ）〜（ｃ）はこの発明の他の
実施例を説明するためのその主機段階での状態を示す断
面図である。 図において、（１）はｎ形Ｇａ１８基板（結晶基板）、
（２）はｎ形Ｇａ 、−ＸＡｚｘＡｓクラッド層（第１
のクラッド層） 、（ｔｌ）はｐ形Ｇａム＄活性層、（
４）はｐ形Ｇａ１−ＸＡ４Ａ ｓクラッド層（第２のク
ラッド層） 、（６）はｎ形ＧａＡｓ電流狭さく層（電
流狭さく路形成半導体層） 、（９）は第１の金属電極
層、勾は第２の金属゛電極層、（川は溝でめる０ なお、図中同一符号は同一または相当部分を示す０ 代理人 葛野信−（外１名） 第２図 第：３図 時ｐＪ４Ｉ０′シ） 手続補正書（自発） 特許庁長官殿 １、 ’ｊＧ件の表示 特願昭５７−１０５１
：４２、発明の名称 半導体レーザ装置の製造方法
３、補正をする考 ・Ｉ）（’１．どの関係 特許出願人４、代 理
人 片 １ 化４部５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書をつぎのとおり訂正する。
Claims (1)
- 【特許請求の範囲】 （１１結晶基板上にいずれも半導体からなる第１のクラ
ンド層、活性層および＃Ｉ２のクラッド層を形成し、上
記第２のクラッド層の上に上記第２のクラッド層とは反
対の伝導形を有する電流狭さく鮎形成用牛導体層を形成
する工程、上記電流狭さく路形成用牛導体層に対しては
エツチング速度が速く上記第２のクランド層に対しては
エツチング速度の遅いエツチング液を用いて上記電流狭
さく路形成用半纏体層の一部をエツチング除去して上記
第２のクラッド層の一部を霧出させる工程、及び上記結
晶基板表面上に第１の金属電極層を、上紀皇出したｉｇ
２のクラッド層の漱面から上記電流狭さく路形成用半導
体層の表面にわたって第２の金属４遣層を形成する工程
を偏見たことを特徴とする半導体レーザ装置の製造方法
。 （２）結晶基板上にいずれも半導体からなる第１のクラ
ッド層、活性層および第２のクラッド層を形成し、上記
第２のクラッド層の上に上記第２のクラッド層とは反対
の伝導形を有する電流狭さく路形成用半導体層を形成す
る工程、上記電流狭さく路形成用牛導体層に対してはエ
ツチング速度が速く上記第２のクラッド層に対してはエ
ツチング速度の遅いエツチング液を用いて上記電流狭さ
く路形成用半導体層の一部をエツチング除去して上記第
２のクランド層の一部を無比させる工程、上記露出した
第２のクラッド層の表面から上記電流狭さく路形成用半
導体層の表面にわたって、不純物を浅く拡散して低抵抗
接触層を形成する工程、及び上記結晶基板表面上に第１
の金属電極層を、上記低抵抗接触層の上に第２の金属電
極層を形成する工程を備えたことを４１）黴とする半導
体レーザ装置の製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051382A JPS58127393A (ja) | 1982-01-25 | 1982-01-25 | 半導体レ−ザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051382A JPS58127393A (ja) | 1982-01-25 | 1982-01-25 | 半導体レ−ザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127393A true JPS58127393A (ja) | 1983-07-29 |
Family
ID=11752294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051382A Pending JPS58127393A (ja) | 1982-01-25 | 1982-01-25 | 半導体レ−ザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127393A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630085A2 (en) * | 1993-06-17 | 1994-12-21 | Rohm Co., Ltd. | Semiconductor light emitting device and its manufacturing method |
| US5525539A (en) * | 1994-09-27 | 1996-06-11 | Opto Diode Corporation | Method for forming a light emitting diode for use as an efficient emitter or detector of light at a common wavelength |
-
1982
- 1982-01-25 JP JP1051382A patent/JPS58127393A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630085A2 (en) * | 1993-06-17 | 1994-12-21 | Rohm Co., Ltd. | Semiconductor light emitting device and its manufacturing method |
| EP0630085A3 (en) * | 1993-06-17 | 1998-04-08 | Rohm Co., Ltd. | Semiconductor light emitting device and its manufacturing method |
| US5525539A (en) * | 1994-09-27 | 1996-06-11 | Opto Diode Corporation | Method for forming a light emitting diode for use as an efficient emitter or detector of light at a common wavelength |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638347A (en) | Gate electrode sidewall isolation spacer for field effect transistors | |
| US6238947B1 (en) | Semiconductor light-emitting device and method of fabricating the same | |
| US4033796A (en) | Method of making buried-heterostructure diode injection laser | |
| US4566171A (en) | Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices | |
| EP0433051B1 (en) | A semiconductor laser device and a method of producing the same | |
| US3984262A (en) | Method of making a substrate striped planar laser | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| US5019519A (en) | Method for the manufacture of optical semiconductor device | |
| JPS5925293A (ja) | ヘテロ接合ダイオ−ドレ−ザ | |
| US5108948A (en) | Method of producing a semiconductor device having a disordered superlattice using an epitaxial solid diffusion source | |
| US4503600A (en) | Process for manufacturing a buried gate field effect transistor | |
| US4509996A (en) | Injection laser manufacture | |
| US4849372A (en) | Semiconductor laser device and a method of producing same | |
| JPS62205681A (ja) | 埋め込み型半導体レ−ザの製造方法 | |
| JPS58127393A (ja) | 半導体レ−ザ装置の製造方法 | |
| US4728625A (en) | Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein | |
| US5031185A (en) | Semiconductor device having a disordered superlattice | |
| EP0124051A2 (en) | Semiconductor laser | |
| US5215929A (en) | Method of manufacturing pn-junction device II-VI compound semiconductor | |
| JPS6381887A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| US5362675A (en) | Manufacturing method of laser diode and laser diode array | |
| JPS58106885A (ja) | 半導体レ−ザ | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| GB2123604A (en) | Injection laser manufacture |