JPS5812601B2 - Duplex control device - Google Patents

Duplex control device

Info

Publication number
JPS5812601B2
JPS5812601B2 JP51155466A JP15546676A JPS5812601B2 JP S5812601 B2 JPS5812601 B2 JP S5812601B2 JP 51155466 A JP51155466 A JP 51155466A JP 15546676 A JP15546676 A JP 15546676A JP S5812601 B2 JPS5812601 B2 JP S5812601B2
Authority
JP
Japan
Prior art keywords
signal
control device
processor
switch
abnormal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51155466A
Other languages
Japanese (ja)
Other versions
JPS5379180A (en
Inventor
須見彰
片岡興寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Works Ltd filed Critical Yokogawa Electric Works Ltd
Priority to JP51155466A priority Critical patent/JPS5812601B2/en
Publication of JPS5379180A publication Critical patent/JPS5379180A/en
Publication of JPS5812601B2 publication Critical patent/JPS5812601B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 本発明は2台の制御装置を並列に運転させることにより
信頼性の向上を図った2重化制御装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a redundant control device in which reliability is improved by operating two control devices in parallel.

従来より信頼性向上のために2台の制御装置を並列に運
転し、いずれか一方が故障した場合、これをループから
切り離し、他方が運転を担当するようにしたものは公知
である。
Conventionally, in order to improve reliability, two control devices are operated in parallel, and if one of them fails, it is separated from the loop and the other control device takes over the operation.

しかしながら、このような従来公知の装置においては、
2台の制御装置の故障を判断するための装置を、2台の
制御装置の間に設ける必要があり、全体装置が複雑とな
る欠点があった。
However, in such conventionally known devices,
It is necessary to provide a device between the two control devices to determine the failure of the two control devices, which has the disadvantage of complicating the entire device.

本発明は、2台の制御装置の間に2重化のだめの特別な
装置を必要とせず、全体構成の簡単な2重化制御装置を
実現しようとするものである。
The present invention aims to realize a duplex control device with a simple overall configuration without requiring a special device for duplication between two control devices.

また、本発明は、2台の制御装置が、測定信号が変化す
る全測定範囲について同一の条件のもとて装置の正常、
異常を判断することのできる2重化制御装置を実現しよ
うとするものである。
In addition, the present invention allows two control devices to determine whether the device is normal or not under the same conditions over the entire measurement range in which the measurement signal changes.
The aim is to realize a redundant control device that can determine abnormalities.

第1図は本発明の一実施例を示す構成ブロック図である
FIG. 1 is a block diagram showing an embodiment of the present invention.

図において、10はたとえばプロセスからの測定信号e
mが印加される入力端子、Ch1,Ch2はそれぞれ測
定信号emを入力としている制御装置で、ここでは、い
ずれも同一回路構成のものを用いている。
In the figure, 10 is, for example, a measurement signal e from a process.
Input terminals Ch1 and Ch2 to which m is applied are control devices each receiving a measurement signal em, and here, both have the same circuit configuration.

この制御装置Ch1,Ch2において、R1,R2は入
力端子10と共通ライン間に互いに直列に接続された抵
抗で、これらは測定信号emを分圧する分圧手段を構成
している。
In the control devices Ch1 and Ch2, R1 and R2 are resistors connected in series between the input terminal 10 and the common line, and these constitute voltage dividing means for dividing the voltage of the measurement signal em.

11,12はそれぞれ比較器、20は各比較器11,1
2からの信号を入力とするプロセッサで、たとえばマイ
クロコンピュータが使用されている。
11 and 12 are comparators, respectively, and 20 are comparators 11 and 1, respectively.
For example, a microcomputer is used as a processor that receives signals from 2 as input.

30はプロセッサ20からのデイジタル信号をアナログ
信号に変換するD/A変換器である。
30 is a D/A converter that converts the digital signal from the processor 20 into an analog signal.

プロセッサ20は、内部にプログラムメモリ、データメ
モリを有しており、比較器11または比較器12、プロ
セッサ20、D/A変換器で構成されるループによって
、比較器11.12の入力側に与えられているアナログ
信号をデイジタル信号に変換したり、このデイジタル信
号に所定の演算、たとえば後述するような自己チェック
のための演算や、PID演算、また後述するスイッチ4
1,51を駆動する制御をしたりする種々の仕事を時分
割で行なう。
The processor 20 has an internal program memory and a data memory, and uses a loop composed of the comparator 11 or 12, the processor 20, and a D/A converter to input data to the input sides of the comparators 11 and 12. Converts the analog signal that is displayed into a digital signal, performs a predetermined calculation on this digital signal, such as a self-check calculation as described later, a PID calculation, or performs a switch 4 as described later.
1 and 51, and performs various tasks in a time-sharing manner.

4はアナログ信号保持手段で、プロセッサ20からの信
号によって駆動される半導体スイッチ41、コンデンサ
42および増幅器43で構成されている。
Reference numeral 4 denotes analog signal holding means, which is composed of a semiconductor switch 41 driven by a signal from the processor 20, a capacitor 42, and an amplifier 43.

51はアナログ信号保持手段4の出力側に設けたスイッ
チで、プロセッサ20からの信号によって駆動される。
A switch 51 is provided on the output side of the analog signal holding means 4 and is driven by a signal from the processor 20.

60は出力端子で、制御装置Ch1,Ch2のスイッチ
51,52がそれぞれ共通に接続されている。
60 is an output terminal, to which the switches 51 and 52 of the control devices Ch1 and Ch2 are respectively connected in common.

lは通信回線で、制御装置Ch1、 Ch2のプロセッ
サ20はお互いにこの通信回線を介して連絡できるよう
になっている。
1 is a communication line, and the processors 20 of the control devices Ch1 and Ch2 can communicate with each other via this communication line.

また、この通信回線には、計算機COが接続され、各プ
ロセッサ20のたとえばデータメモリの内容等を必要に
応じて変更できるように、またデータのやりとりが行な
えるようになっている。
Further, a computer CO is connected to this communication line so that, for example, the contents of the data memory of each processor 20 can be changed as necessary, and data can be exchanged.

比較器11は、一方の入力端に測定信号emが与えられ
ており、この信号emと他方の入力端に与えられるD/
A変換器30からのアナログ信号efとを比較し、その
比較結果をプロセッサ20への人力信号としている。
The comparator 11 has a measurement signal em given to one input terminal, and a D/D signal given to the other input terminal.
The analog signal ef from the A converter 30 is compared, and the comparison result is used as a human input signal to the processor 20.

比較器12は、一方の人力端に抵抗R1,R2で分圧さ
れた分圧信号R2 )が与えられており、この 分圧信号と他方の入力端に与えられるD/A変換器30
からのアナログ信号efを比較し、その比較結果をプロ
セッサ20への人力信号としている。
The comparator 12 has one input end supplied with a divided voltage signal R2 divided by resistors R1 and R2, and the D/A converter 30 supplied with this divided voltage signal and the other input terminal.
The comparison result is used as a human input signal to the processor 20.

このように構成した装置において、通常の状態.におい
ては、制御装置Ch,のスイッチ51が導通、制御装置
Ch2のスイッチ51が不導通となっており、制御装置
Ch1のプロセッサ20からの信号が出力端子60に制
御信号として得られるようになっている。
In a device configured in this way, the normal state. , the switch 51 of the control device Ch is conductive and the switch 51 of the control device Ch2 is non-conductive, so that the signal from the processor 20 of the control device Ch1 can be obtained as a control signal at the output terminal 60. There is.

このよう表状態において、制御装置Ch1は、時分割で
次のような動作が正常に行なわれているか否かを自己チ
ェックする動作を行なう。
In this state, the control device Ch1 performs a time-sharing operation to self-check whether the following operations are being performed normally.

すなわち、プロセッサ20はたとえばプログラムメモリ
部に記憶されている信号(プログラム)に従って、比較
器11、プロセッサ20およびD/A変換器30で構成
されるアナログデイジタル変換ループによって、比較器
110犬力端に与えられている測定信号emをデイジタ
ル信夛に変換する。
That is, the processor 20 uses an analog-to-digital conversion loop composed of the comparator 11, the processor 20, and the D/A converter 30 to output data to the comparator 110 according to a signal (program) stored in the program memory section, for example. Convert the given measurement signal em into a digital signal.

ここでアナログ信号をデイジタ〃信号に変換する手法と
しては種々あるが、たとえば逐次比較方式を用いれば簡
便である。
Although there are various methods for converting an analog signal into a digital signal, it is simple to use a successive approximation method, for example.

変換されたデイジタル信号は、たとえばデータメモリの
一部にEmとして書き込まれる。
The converted digital signal is written as Em in a part of the data memory, for example.

次にプロセッサ20は、比較器12艇らの出力信号を読
み込み、今度は比較器12、プロセッサ20およびD/
A変換器30で構成されるアナログデイジタル変換ルー
プによって、比較器12の入力端に与えられている分圧
徊号e m / nをデイジタル信号に変換し、これが
たとえばデータメモリ部の一部にEm./nとして書き
込まれる。
Next, the processor 20 reads the output signals of the comparators 12, and this time, the processor 20 reads the output signals of the comparators 12, the processor 20, and the D/
The analog-to-digital conversion loop constituted by the A converter 30 converts the partial pressure signal em / n applied to the input terminal of the comparator 12 into a digital signal, which is stored, for example, in a part of the data memory section. .. /n.

続いて、プロセッサ20は、プログラムメモリ部に記憶
されている自己チェックプログラムに従って、データメ
モリ部に記憶されているEm,ErrV/nを使用して
所定の演算、たとえば除算演算を行ない、EmとEm/
nとの比を求める。
Subsequently, the processor 20 performs a predetermined operation, such as a division operation, using Em and ErrV/n stored in the data memory section in accordance with the self-check program stored in the program memory section, and calculates Em and Em. /
Find the ratio to n.

ここでどのような手順によって比を求める演算を行なう
かは、プログラムの内容によるが、各種の演算手順を経
るほうが各種の機能をチェックできる点からして望まし
い。
The procedure used to calculate the ratio depends on the contents of the program, but it is preferable to use various calculation procedures from the standpoint of checking various functions.

除算演算を実行した結果、その答は、前記アナログデイ
ジタル変換ループおよび各種演算機能が正常な動作を行
なっているものとすれば、nまたは1 / nになる。
As a result of executing the division operation, the answer is n or 1/n, assuming that the analog-to-digital conversion loop and various arithmetic functions are operating normally.

したがって、プロセッサ20は、演算結果がnまたは1
/ nであるか否か判断することによって、プロセッ
サ20の機能および比較器1 1 , 1 2 , D
/A変換器30を含む装置全体を自己チェックすること
ができる。
Therefore, the processor 20 determines that the calculation result is n or 1.
/ n, the function of the processor 20 and the comparators 1 1 , 1 2 , D
The entire device, including the /A converter 30, can be self-checked.

そして、プロセッサ20は、演算結果がnまたは1/n
である場合には、制御装置Ch1のスイッチ51を導通
に維持するとともに、通信回線lを介して制御装置Ch
2のプロセッサ20に、制御装置Ch1が正常な動作を
行なっている旨を表示するOK信号を送出する。
Then, the processor 20 determines that the calculation result is n or 1/n.
In this case, the switch 51 of the control device Ch1 is maintained conductive, and the control device Ch
An OK signal indicating that the control device Ch1 is operating normally is sent to the processor 20 of No.2.

制御装置Ch2側において、このOK信号を受け取って
いる間は、プロセッサ20はスイッチ51を不導通とし
ている。
On the control device Ch2 side, while receiving this OK signal, the processor 20 makes the switch 51 non-conductive.

なお、制御装置Ch2において、スイッチ51は不導通
に維持されているが、その他の動作は制御装置Ch1と
全く同じように行なわれており通信回線を通じて同じ出
力を保持しているものとする。
It is assumed that in the control device Ch2, the switch 51 is maintained in a non-conductive state, but other operations are performed in exactly the same manner as in the control device Ch1, and the same output is maintained through the communication line.

演算結果がnまだは1 / nでない場合には、制御装
置chのスイッチ51は不導通になり、通信回線lを介
して制御装置Ch2側に、制御装置Ch1が異常となっ
ている旨を表示するFAIL信号を送出する。
If the calculation result is n is not yet 1/n, the switch 51 of the control device ch becomes non-conductive, and an indication that the control device Ch1 is abnormal is displayed on the control device Ch2 side via the communication line l. Sends a FAIL signal.

制御装置Ch2側において、とのFAIL信号を受け取
ると、プロセッサ20はスイッチ51を導通にし、制御
装置Ch2側の出力信号を出力端子6(K送出する。
When receiving the FAIL signal from the control device Ch2, the processor 20 turns on the switch 51 and sends the output signal from the control device Ch2 to the output terminal 6 (K).

第2図は上記した動作のフローチャートの一例である。FIG. 2 is an example of a flowchart of the above-mentioned operation.

このような動作によって、一方の制御装置Ch1が異常
となっても、他方の制御装置Ch2によって自動的にバ
ックアップされ、出力端子60から連続した制御信号を
得ることができる。
With such an operation, even if one control device Ch1 becomes abnormal, it is automatically backed up by the other control device Ch2, and a continuous control signal can be obtained from the output terminal 60.

第3図は本発明の他の実施例を示す構成ブロック図であ
る。
FIG. 3 is a block diagram showing another embodiment of the present invention.

この実施例では、各制御装置において、測定信号emお
よび抵抗R1,R2で分圧した電圧em/nをそれぞれ
A/D変換器13,14に加え、ここで変換されたデイ
ジタル信号Em,Em/nをプロセッサ20に与えるよ
うにしたものである。
In this embodiment, in each control device, the measurement signal em and the voltage em/n divided by the resistors R1 and R2 are applied to the A/D converters 13 and 14, respectively, and the converted digital signals Em and Em/n are applied to the A/D converters 13 and 14, respectively. n is given to the processor 20.

なお、この場合、A/D変換器を1個にするとともにこ
のA/D変換器の入力側にマルチプレクサを設け、ここ
で選択切り換えられた信号をA/D変換器に加えるよう
にしてもよい。
In this case, the number of A/D converters may be reduced to one, and a multiplexer may be provided on the input side of this A/D converter, and the selected signal may be applied to the A/D converter. .

以上説明したように、本発明によれば、各制御装置内に
自己の動作の正常、異常を判断する機能をもつものであ
るから、これらの制御装置を並列的に接続するだけで、
自動的にバックアップが行なえる全体構成の簡単な2重
化制御装置が実現できる。
As explained above, according to the present invention, since each control device has a function to determine whether its own operation is normal or abnormal, simply by connecting these control devices in parallel,
A duplex control device with a simple overall configuration that can automatically perform backup can be realized.

また、各制御装置が、測定信号em及びこれを分圧した
信号(em/n)をそれぞれ共通に入力するもので、こ
れらの値がその時々に応じて任意の点をとること、測定
信号emが任意の値でもこれらの比を演算すればその演
算結果が一定な値になることを利用して装置の正常、異
常を判断するようにしたことから、測定信号が変化する
全測定範囲について、2台の制御装置が常に同一条件の
もとでチェックすることができる。
In addition, each control device commonly inputs the measurement signal em and a voltage-divided signal (em/n), and these values can take arbitrary points depending on the time, and the measurement signal em Even if the ratio is an arbitrary value, if these ratios are calculated, the calculation result will be a constant value. This is used to determine whether the device is normal or abnormal, so for the entire measurement range where the measurement signal changes, Two control devices can always be checked under the same conditions.

したがって、一方の制御装置が異常となっても、他方の
制御装置に制御出力信号に何んらの変動も与えないで切
換えることができる。
Therefore, even if one control device becomes abnormal, it is possible to switch to the other control device without any change in the control output signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成ブロック図、第2
図は装置の正常、異常を判断する場合の手順の一例を示
すフローチャート、第3図は本発明の他の実施例を示す
構成ブロック図である。 10・・・・・・人力端子、11 ,12・・・・・・
比較器、20・・・・・・プロセッサ、30・・・・・
・D/A変換器、4・・・・・・アナログ信号保持手段
、41 ,51・・・・・・半導体スイッチ、l・・・
・・・通信回線、Ch1,Ch2・・・・・・制御装置
FIG. 1 is a configuration block diagram showing one embodiment of the present invention, and FIG.
The figure is a flowchart showing an example of a procedure for determining whether the device is normal or abnormal, and FIG. 3 is a block diagram showing another embodiment of the present invention. 10...Manual terminal, 11,12...
Comparator, 20... Processor, 30...
・D/A converter, 4...Analog signal holding means, 41, 51...Semiconductor switch, l...
...Communication line, Ch1, Ch2... Control device.

Claims (1)

【特許請求の範囲】[Claims] 1 測定信号を分圧する分圧手段と、測定信号および前
記分圧手段で分圧した信号をそれぞれデイジタル信号に
変換し両者の比を演算した結果が前記分圧手段の分圧比
に関連した一定な値か否か判断することによって装置の
正常、異常を判断する手断と、この手断によって得られ
た信号が異常状態を示す場合装置の出力信号を不導通に
するスイッチ手段とを含む2台の制御装置で構成され、
前記制御装置はそれぞれ同一測定信号を入力とするとと
もに前記正常、異常の状態を示す信号を互いに通信回線
を介して受け、いずれか一方の制御装置が異常となった
場合他方の制御装置の出力信号が送出されるようにした
2重化制御装置。
1. A voltage dividing means that divides the pressure of the measurement signal, and converts the measurement signal and the signal divided by the voltage division means into digital signals, and calculates the ratio of the two, and the result is a constant value related to the voltage division ratio of the voltage division means. 2 units including a switch that determines whether the device is normal or abnormal by determining whether the value is normal or not, and a switch that makes the output signal of the device non-conductive if the signal obtained by the switch indicates an abnormal state. It consists of a control device,
Each of the control devices receives the same measurement signal as input, and also receives signals indicating the normal and abnormal states through communication lines, and when one of the control devices becomes abnormal, the output signal of the other control device is A redundant control device that enables the transmission of
JP51155466A 1976-12-23 1976-12-23 Duplex control device Expired JPS5812601B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51155466A JPS5812601B2 (en) 1976-12-23 1976-12-23 Duplex control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51155466A JPS5812601B2 (en) 1976-12-23 1976-12-23 Duplex control device

Publications (2)

Publication Number Publication Date
JPS5379180A JPS5379180A (en) 1978-07-13
JPS5812601B2 true JPS5812601B2 (en) 1983-03-09

Family

ID=15606658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51155466A Expired JPS5812601B2 (en) 1976-12-23 1976-12-23 Duplex control device

Country Status (1)

Country Link
JP (1) JPS5812601B2 (en)

Also Published As

Publication number Publication date
JPS5379180A (en) 1978-07-13

Similar Documents

Publication Publication Date Title
US4141065A (en) Electric controller system with bumpless transfer
US4309767A (en) Monitor system for a digital signal
US4432048A (en) Multiple digital controller system
JPS5812601B2 (en) Duplex control device
JP2003044323A (en) Arithmetic unit
JPH0117087B2 (en)
SU824438A1 (en) Voltage-to-frequency converter
JPS58101519A (en) Failure detector for analog-to-digital converter
JPS6047918A (en) Monitoring and controlling system for power generation plant
JPS6120029B2 (en)
SU1040474A1 (en) Reserved thermomeasuring system
JP2546005B2 (en) A / D converter
SU726427A1 (en) Measurement integration method
JPH0739123U (en) AD converter
JPS60105005A (en) Fault monitoring device for output signal of redundant system
KR920004649B1 (en) Guidance display apparatus
JP2723614B2 (en) Free running frequency control method of digitally controlled phase locked oscillator
JPS6267601A (en) Multiplexing controller
JPS5837702A (en) Triplex controller
JPS6258209B2 (en)
JPS6378695A (en) Line connecting device
JPS6116308A (en) Process input processor
JPS5912626Y2 (en) input multiplexer
JPS5839301A (en) Signal selection system
SU930660A1 (en) Voltage-to-frequency converter