JPS581257A - Input and output processor - Google Patents
Input and output processorInfo
- Publication number
- JPS581257A JPS581257A JP9918681A JP9918681A JPS581257A JP S581257 A JPS581257 A JP S581257A JP 9918681 A JP9918681 A JP 9918681A JP 9918681 A JP9918681 A JP 9918681A JP S581257 A JPS581257 A JP S581257A
- Authority
- JP
- Japan
- Prior art keywords
- input
- disk
- control
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、電子計算機システムの入出力illをコント
謬−ルすゐ入出カプロセッサK11l−fる。DETAILED DESCRIPTION OF THE INVENTION The present invention provides an input/output processor K11l-f for controlling input/output ill of an electronic computer system.
マイ/pプ廖セツtは、小型ながらその性能の優秀性か
ら普及が著しく、一つのシステム内にかなtJO数−1
IXtF用されて−る。ところて電子計算−には種々の
屑辺偵f′IIXII!続さnるが、マン・マシンイン
タフェースとしての入出力装置にはその入出力コント曹
−ルを行うための入出力コントローラが設けられて匹ゐ
、この入出力コントローラにマイ7−ブーセッサが用い
られて−る。Although it is small, My/P Library has become extremely popular due to its excellent performance, and within one system the number of JOs - 1
It is used for IXtF. By the way, there are various types of waste information in electronic calculations. Continuing on, the input/output device as a man-machine interface is equipped with an input/output controller to control the input/output, and the My7-Boossor is used for this input/output controller. Teru.
一般的には1種類の入出力コントクールを行うのKl藺
のマイクロプロセッサが専用使用されることが多い、こ
の場合、lシステム当りのマイクロプロセッサの使用数
はコントロール機能の種類の数に比例するから、コスト
高にならざるを得ない、一方、2種以上のコントロール
内容(または入出カー置)をillのプロセッサにて併
用して−るもの4′&る。しかし、この場合コストは低
くなるものの性能的な面で不利である。Generally, a microprocessor is used exclusively for performing one type of input/output control; in this case, the number of microprocessors used per system is proportional to the number of types of control functions. On the other hand, two or more types of control contents (or input/output car positions) are used together in the ill processor. However, in this case, although the cost is lower, it is disadvantageous in terms of performance.
すなわち、I¥1にディスクメモリのコントロールを含
む複数のコントロールを行う場合にあって框。In other words, when performing multiple controls including disk memory control in I\1, there is a frame.
ディスクメモリの構造上、アクセスするのに回転という
操作を必要とする。したがって、目的となる情報の読出
しtたは書込み動作(以下RIAD/WRI’rie動
作という、)ilf&11は他の一切のコントロールは
待たされることとなり、むだ時間が生じるのである。Due to the structure of disk memory, an operation called rotation is required to access it. Therefore, during the target information read or write operation (hereinafter referred to as RIAD/WRI'rie operation) ilf&11, all other controls are forced to wait, resulting in dead time.
そこで1本発明は複数のコントロールを単一の入出カプ
ロセッサにて実行する場合、ディスク01転待時間中に
他の入出力コントロールを実行可能として利用効皐の向
上ならびにコストの低減を図った入出カプロセッサを提
供することを目的とする。Therefore, the present invention provides an input/output system that improves utilization efficiency and reduces costs by making it possible to execute other input/output controls during the disk 01 wait time when multiple controls are executed by a single input/output processor. The purpose is to provide a computer processor.
以下1本発明を図示する実施例に基づいて詳述する。第
111に本発明による入出カプロセッサの一1!施例を
ブロック図で示す。The present invention will be described in detail below based on an illustrative embodiment. 111th I/O processor according to the present invention! An example is shown in a block diagram.
まず1本発明にsP%nτ前提となるのに、入出力プロ
セッサがII!であるのに対し、:lントロール丁べき
入出カー愛がディスクメモリを含む複数であるというこ
とである。ただし、説明を簡単にするため、各入出力装
置は図示してない。First, although the present invention assumes sP%nτ, the input/output processor is II! On the other hand, there are multiple input/output controllers including disk memory. However, to simplify the explanation, each input/output device is not shown.
lN111において、コントロールメモリlは入出カブ
冑セツナに内蔵されているシステム全体を統括的にコン
トロールするための統活プログラムA。In 1N111, control memory 1 is a control program A that is used to comprehensively control the entire system built into Iideka Kabu-Setuna.
ディスタメ毫すをコントロールするためのディスクコy
)ロールプロダラムB、その他の入出力装置Oコントロ
ールを行うための人出力コントロールプレグラムC〜N
を格納している。これらの各プロダラムOA、B、C−
−−−−N内容は後述する。Disk controller for controlling distal screen
) Role program B, human output control program C to N for controlling other input/output devices O
is stored. Each of these products OA, B, C-
---The details of N will be described later.
會た。各プロダラムム、B、C−−−−軸NはCPU2
によって実行される。なお、コントロールメモリlは上
記各プログラムム9m、c・・・・・・Nのメモリの他
に、ワーキングメモリ(データバッファも含む)を有し
ていゐ。We met. Each product, B, C---axis N is CPU2
executed by The control memory 1 has a working memory (including a data buffer) in addition to the memories for the programs 9m, c...N.
ディスタインタフェースコント訪−ル5stt外部lI
纜されるディスクメ4qと入出カプロ七ツナ間の指令、
データ等の送受をコントロールするものである。管た。Dist interface control visit 5stt external lI
Instructions between Disk Me 4q and Iide Kapro Nanatsuna,
It controls the sending and receiving of data, etc. It was piped.
このディスクインタフェースコントロール部34ディス
タの回転位蓋を検出する回転検出鏝蓋を有している。符
号4.1・・・・・nriディスタインタフエースーン
ト露−ルssとq様。This disk interface control unit 34 has a rotation detecting lid for detecting the rotational position of the disc. Code 4.1...Mr.
他の入出力atと本発明の入出力ブーセラを間の指令、
データ等の情報送受をコントロールするものであ・、そ
charjコントロールすべき各入出力伽發の数(ディ
スクメモリを除く)に対応する。Commands between other input/output at and the input/output booster of the present invention,
It controls the transmission and reception of information such as data, and corresponds to the number of input/output devices (excluding disk memory) to be controlled.
以上の各装置はシステムパスライン6にで連結されて^
ろうなお、符号7は上位のシステムインタフェースコン
トロール部を示している。Each of the above devices is connected to the system path line 6.
Furthermore, reference numeral 7 indicates an upper system interface control section.
次に1本発明の入出力インタフェースのさらに □II
IPsな構成およびそOVa作について説明する・第2
図にその動作フローチャー小の要部を示す、第2WJに
示すA、BはN1図に示したプ四グラムと同一のものが
ある。Next, further details of the input/output interface of the present invention □II
Explaining the IPs structure and its OVA work - Part 2
The main part of the operation flowchart is shown in the figure. A and B shown in the second WJ are the same as the quadrogram shown in the N1 diagram.
上位システム(図示せず)より入出力プロセッサにディ
スクアクセスが指令されると、このディスクアクセス指
令はシステムインタフェースコントロール部7を介して
CPU !に入力される。すると、CPU2はコントロ
ールメモリlに格納されたディスクコントロールプロダ
ラムBO内容を実行する。When a host system (not shown) issues a disk access command to the input/output processor, this disk access command is sent to the CPU! is input. Then, the CPU 2 executes the contents of the disk control program BO stored in the control memory l.
ここで、ディスクアクセス指令がRIAD、/WRI’
rl動作である場合、ディスク面上の所定位萱が検出さ
れるtでに@転待時間が存在することけ先に述べた通か
である。このとき、デイスタコントロールプロダラ五3
は、ティスタインタフエースコントクール部3において
一転位置検出11fKよ・ディメツ0311在O励転位
鐙を検出させ、検出された現在位置と目的位置とを比駿
してその差を求め。Here, the disk access command is RIAD, /WRI'
In the case of rl operation, there is a waiting time at t when a predetermined position on the disk surface is detected, as described above. At this time, the data controller controller 53
In this case, the first rotation position detection 11fK-Dimetsu 0311 O-excited transition stirrup is detected in the Tistain Tough Ace Control Unit 3, and the detected current position and target position are compared to find the difference.
その差が予め般足された値よ・小さ−ときディスクの処
理をそott*行する。逆に大き−ときにディスクの処
理な一旦中断して、プログラムを統括プログラムムに箒
行させる。ここに、予め設定された値は直ちに動作が可
能であり、かつ待時間が少い値を基準として足められて
−る。When the difference is smaller than the general sum value, the disk processing is performed. On the other hand, when there is a large problem, the disk processing is temporarily interrupted and the program is transferred to the general program. Here, the preset values are added based on values that can be operated immediately and that require less waiting time.
回転位置検出iutは1例えd次のよう(構成されろ1
通常、ディスクにはインデツタスマータが付けられてか
り、このインデックスマータの!上りととにクリアされ
るカウンタを設け、ディスク面上のアクセス畏に対応す
る回転時間間隔ごとに発生するタイ建ングパルスをカウ
ンタによ伽カウントアツプさせる。そして、このカウン
ト値を制御プログラムにて闘識させれば現在の回転位置
を知ろことができる。また、別の例にすれば、ディスク
に対するRICAD/VRITIC指令が来るたびに現
在O1!?1転位愛を1豪ディスク面上から読暴峨るこ
とも可能である。そのために石畳なハードウエアヲティ
スクインタフェースコントロールs3内に予め設けてお
けばよく、プログラムも同*にメモリ20K(ットして
シけばよい。The rotational position detection iut is configured as follows, for example:
Usually, an index smarter is attached to a disk, and this index smarter! A counter is provided which is cleared at the top and the counter is incremented by a tie-setting pulse generated at each rotation time interval corresponding to an access on the disk surface. Then, by using this count value in a control program, the current rotational position can be determined. As another example, whenever a RICAD/VRITIC command for a disk comes, the current O1! ? It is also possible to read 1-transition love from the 1-au disc surface. For this purpose, it is sufficient to provide the cobblestone hardware in advance in the interface control s3, and the program may also be saved in the memory 20K.
以上のようにして、プログラムがディスクコントクール
プーダラムBから統括プログラムAに移行される。する
と、統括プログラムムは他の入出力a曹4.ト・・・・
・lに対すゐ指令★tは要求がある場合、その入出力i
iI鐙4.5・・・・・・鳳の処理を行うか、鵞たは再
びディスクの処理を行うかを判断する。その判断結果に
従ってコントロールが実行さn為が、いずれにしてもデ
イズタ処理の優先度は最も高い。In the manner described above, the program is transferred from the disk control program B to the general program A. The supervisory program then performs other input/output operations such as 4. to····
・I command for l ★t is the input/output i if there is a request
iI Stirrup 4.5... Decide whether to process the Otori, the Goose, or the disk again. Since control is executed according to the determination result, the priority of the data processing is highest in any case.
なお、他の入出力装置4 、5 = *は勿論ディスク
メモリであってもよく、ディスクメモリに高速大容量デ
イスタメ篭り(111足、カートリッジ式は間わな−)
あるいはフロッピーディスタメモリのいずれか両方であ
っても適用可能である。It should be noted that the other input/output devices 4 and 5 = * may of course be disk memories, and the disk memory may contain high-speed, large-capacity data storage (111 pairs, cartridge type is not recommended).
Alternatively, it is also possible to use either or both of floppy disk memories.
以上の通り1本発明によれば、1つのプロセッサにて複
数のコントロールを興行する場合に、ディスタoiis
@傍時間を有効KI!うことができ、したがって処理S
能の向上ならびにコストの低減化が図れる・As described above, according to the present invention, when performing a plurality of controls using one processor, the distal oiis
@Ki effectively utilizes spare time! Therefore, processing S
Improve performance and reduce costs.
11141図は本発明による入出カプロセッサの11!
施倒を示すプロッタ図、第2図にその動作フローチャー
トである。
l・・・コントロールメモリ、2・・・CPU、3・・
・ディスクインタフェースコントロールIt、 4,5
……1・・・他の入出力―置のインタフェースコントロ
ール部、A・・・統括プログラム、B・・・ディスクコ
ン)ロールプログラム、C〜N・・・他の入出カー置の
コントロールプログラム。
出願人代理人 猪 股 清Figure 11141 shows 11! of the input/output processor according to the present invention.
A plotter diagram showing the operation and a flowchart of the operation are shown in FIG. l...Control memory, 2...CPU, 3...
・Disk interface control It, 4,5
. . . 1. Interface control unit for other input/output locations, A.. General program, B.. Disc controller) roll program, C to N.. Control programs for other input/output car locations. Applicant's agent Kiyoshi Inomata
Claims (1)
のコントロールを行う入出カプロセッサであって。 ?/Jテムを統活的にコントロールする統活プログラム
、ディスクメモリをコントロールするディスクコントu
−ルプaグテム、および他の入出力―鐙ヲコントロール
する入出力コントロールプ纜ダラムが格納されたコント
ロールメモリと。 前記プログラムを実行するCPUと。 前記ディスクメ41のディスク−転位置を検出する装置
を有するディスクコントロールインタフェースとがバス
合弁して共通KII続され、前記CPUは、前記ディス
クコントロールプログラムに基づき、ディスクに対する
続暇かまたは書込み1a作時Kfli記fイスククント
ロールイノタフエ−スを介して、ディスクの回転位置を
1識し、ディスクの現在の回転位置と目標位着との差が
予め設定されt値より大な為とき、前記統活プロダラム
に制御を渡し、Cれを受けたCPtjは前記統活ブ■グ
ラムに基づき、他O入出力装置く対する指令txは要求
の有無をナエツーし1次に興行すべきプログラムへ制御
を渡すことを轡徴とする入出力プロセラす。[Claims] Multiple input/output methods including disk memory control
It is an input/output processor that controls the ? /J system control program that controls the system, disk controller that controls the disk memory
- a control memory in which input/output control modules for controlling the stirrup and other input/outputs are stored; a CPU that executes the program; A disk control interface having a device for detecting the disk position of the disk drive 41 is jointly connected to a common KII by a bus, and the CPU controls whether the disk continues or writes 1a based on the disk control program. The rotational position of the disk is known through the Kflikiface, and when the difference between the current rotational position of the disk and the target position is greater than the preset t value, the above-mentioned CPtj passes control to the control program and receives the command.Based on the control program, CPtj sends commands tx to other O input/output devices to determine whether there is a request or not, and then controls the program to be performed in the first place. An input/output processor whose function is to pass
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9918681A JPS581257A (en) | 1981-06-26 | 1981-06-26 | Input and output processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9918681A JPS581257A (en) | 1981-06-26 | 1981-06-26 | Input and output processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS581257A true JPS581257A (en) | 1983-01-06 |
Family
ID=14240612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9918681A Pending JPS581257A (en) | 1981-06-26 | 1981-06-26 | Input and output processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS581257A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60187006A (en) * | 1984-01-31 | 1985-09-24 | ルーカス・インダストリーズ・パブリツク・リミテツド・カンパニー | Drive circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5114344A (en) * | 1974-07-26 | 1976-02-04 | Nippon Bunko Kogyo Kk | Tamentaimenshiryono kanbetsuhohooyobi kirokushi |
JPS5122340A (en) * | 1974-08-20 | 1976-02-23 | Yokogawa Electric Works Ltd | KAITENTAIHOJOKIOKUSOCHINO AKUSESUHOSHIKI |
JPS57207968A (en) * | 1981-06-18 | 1982-12-20 | Fujitsu Ltd | System for detecting and controlling rotating location of magnetic disk device |
-
1981
- 1981-06-26 JP JP9918681A patent/JPS581257A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5114344A (en) * | 1974-07-26 | 1976-02-04 | Nippon Bunko Kogyo Kk | Tamentaimenshiryono kanbetsuhohooyobi kirokushi |
JPS5122340A (en) * | 1974-08-20 | 1976-02-23 | Yokogawa Electric Works Ltd | KAITENTAIHOJOKIOKUSOCHINO AKUSESUHOSHIKI |
JPS57207968A (en) * | 1981-06-18 | 1982-12-20 | Fujitsu Ltd | System for detecting and controlling rotating location of magnetic disk device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60187006A (en) * | 1984-01-31 | 1985-09-24 | ルーカス・インダストリーズ・パブリツク・リミテツド・カンパニー | Drive circuit |
JPH0442805B2 (en) * | 1984-01-31 | 1992-07-14 | Lucas Ind Plc |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02249055A (en) | Multiprocessor system, multiprocessing method and work allocation method | |
EP0387871B1 (en) | Extended memory address control system | |
JP3300407B2 (en) | Virtual computer system | |
JPS581257A (en) | Input and output processor | |
JPS59154700A (en) | Data processing system | |
JPS599928B2 (en) | Channel control method | |
US20140215467A1 (en) | Method and Virtualization Controller for Managing a Computer Resource With at Least Two Virtual Machines | |
CN116069246B (en) | Data read-write method and system for virtual machine | |
JPS603229B2 (en) | Information processing method | |
JPH07104837B2 (en) | Processor control method | |
JPS62114046A (en) | Access control system | |
JPS59112350A (en) | Supervising and controlling system of program | |
JPS62114045A (en) | Address mode control system | |
JPH0219937A (en) | Electronic computer system | |
KR20210004047A (en) | System for controlling memory-access, apparatus for controlling memory-access and method for controlling memory-access using the same | |
JP2554270B2 (en) | Information processing device | |
JPS5897770A (en) | Access controlling system for vector instruction | |
JPH0328948A (en) | Collection system for action state information on input/ output controller | |
JPS59201110A (en) | Programmable controller | |
JPS6212555B2 (en) | ||
JPS6111867A (en) | Processing method of abnormality in interface control | |
JPH0438011B2 (en) | ||
JPH05101111A (en) | Data processor | |
JPH0916526A (en) | Data processing system | |
JPS61109145A (en) | Calculation system for memory address |