JPS58123582A - Cursor generator - Google Patents

Cursor generator

Info

Publication number
JPS58123582A
JPS58123582A JP57005438A JP543882A JPS58123582A JP S58123582 A JPS58123582 A JP S58123582A JP 57005438 A JP57005438 A JP 57005438A JP 543882 A JP543882 A JP 543882A JP S58123582 A JPS58123582 A JP S58123582A
Authority
JP
Japan
Prior art keywords
cursor
signal
display
line
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57005438A
Other languages
Japanese (ja)
Inventor
豊太 本多
舘内 嗣治
保 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57005438A priority Critical patent/JPS58123582A/en
Publication of JPS58123582A publication Critical patent/JPS58123582A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、コンピュータシステムのディスプレイ面にカ
ーソル表示を発生するためのカーソル発生装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a cursor generating device for generating a cursor display on a display surface of a computer system.

コンピュータシステムのディスプレイ面におけるカーソ
ル表示の発生制御は、通常、カーソル出力回路を内蔵す
る画像制御装置、(以下CRTCと略す)のカーソル制
御機能を用いて行なわれる。
The generation and control of cursor display on the display surface of a computer system is normally performed using a cursor control function of an image control device (hereinafter abbreviated as CRTC) having a built-in cursor output circuit.

第1図は画像制御装置を含む従来のカーソル発生装置の
一例を示すブロック図である。同図において、1は中央
演舞処理装置(以下CPUと略す)、2はCRTC,3
はマルチプレクサ、4は表示用記憶装置、5はデータの
並列−直列変換装置、6はビデオ信号制御装置、7はデ
ィスプレイ、8はアドレスバス、9はデータバス、10
は画面上の表示文字の位置を表わすCRT Cからのメ
モリアドレスライン(表示用記憶装置4としてのダイナ
ミ7りRAMのリフレッシュを行なうためのリフレッシ
ュメモリアドレスライン)、11は1行中の何ライン目
かを示すCRT Cからのラスタアドレスライン、12
は表示タイミング信号線、13はカーソル表示信月線、
14は水平同期信号線、15は垂直同期信号線、16は
文字単位を表わすキャラクタクロック信号線、17は表
示データ信号線、18はビデオ信号線、である。
FIG. 1 is a block diagram showing an example of a conventional cursor generation device including an image control device. In the same figure, 1 is a central performance processing unit (hereinafter abbreviated as CPU), 2 is a CRTC, and 3
is a multiplexer, 4 is a display storage device, 5 is a data parallel-to-serial converter, 6 is a video signal control device, 7 is a display, 8 is an address bus, 9 is a data bus, 10
11 is the memory address line from the CRT C that indicates the position of the displayed character on the screen (refresh memory address line for refreshing the dynamic RAM as the display storage device 4), and 11 is the line number in one line. raster address line from CRT C, 12
is the display timing signal line, 13 is the cursor display Shingetsu line,
14 is a horizontal synchronizing signal line, 15 is a vertical synchronizing signal line, 16 is a character clock signal line representing a character unit, 17 is a display data signal line, and 18 is a video signal line.

周知のようにCILTC2(例えば日立製ICであるl
ID46505S)は、カーソル表示位置、カーソル形
状、カーソルプリンク(カーソルを点滅させること)と
その周期などを設定するレジスタを内部にもち、これら
により第1図のような回路構成で簡単にディスプレイ面
におけるカーソルの発生制御を行なうことができる。な
お、ここでいうカーソル発生制御とは、ディスプレイ面
からなる画面上にアンダーラインカーソルやブロックカ
ーソルなどの各種カーソルを表示したり、そのカーソル
表示をプリンク(点滅)させたりすることを指すもので
ある。
As is well known, CILTC2 (for example, Hitachi IC)
The ID46505S) has internal registers for setting the cursor display position, cursor shape, cursor link (blinking of the cursor) and its cycle, etc. These allow you to easily control the cursor on the display surface with the circuit configuration shown in Figure 1. generation can be controlled. Note that the cursor generation control referred to here refers to displaying various cursors such as underline cursors and block cursors on the screen consisting of the display surface, and making the cursor display blink. .

さて、CRTC2からはリフレッシュメモリアドレス1
0とラスタアドレス11が出力されるので、これらのア
ドレスとCPUIからのアドレス8と、ある対応をとっ
て、これにより表示用記憶装置4から希望の表示データ
をとりだすのである。
Now, from CRTC2, refresh memory address 1
Since 0 and raster address 11 are output, a certain correspondence is made between these addresses and address 8 from the CPUI, and the desired display data is thereby retrieved from the display storage device 4.

ここで、CRTC2からのアドレス10.11とCPU
Iからのアドレス8との対応関係を考えると、これには
いろいろな対応が考えられるが、その1つとしてCPU
Iからのアドレス8の下位にラスタアドレス11を対応
させ、アドレス8の残りの部分にリフレッシュメモリア
ドレス10を対応させるものとする。ラスタアドレス1
1は、あらかじめ設定する最大ラスタ数(通常は1行分
のラスタ本数)をアドレス指定すると、それを1サイク
ルと1−て同じアドレス指定を繰り返すよう(こして出
力されるので、例えば最大ラスタ数を4&こ設定すれば
、2ビットのラスタアドレスは、1ライン毎に、(o、
oL(o+tL(1toL(1t1)と変化し、続いて
同じ<  (otoL(o+1)t(1tO)!(11
1)と連続的に繰り返す。従ってCP TJ 1からの
アドレス8の下位2ビツトにこれらラスタアドレスを対
応させれば、表示用記憶装[4に与えられるアドレスは
連続したものとなる。
Here, address 10.11 from CRTC2 and CPU
Considering the correspondence with address 8 from I, there are various possible correspondences, one of which is CPU
It is assumed that the raster address 11 corresponds to the lower order of address 8 from I, and the refresh memory address 10 corresponds to the remaining part of address 8. raster address 1
1 specifies the maximum number of rasters set in advance (usually the number of rasters for one line) and then repeats the same address specification as 1 cycle. If you set 4&, the 2-bit raster address will be (o,
oL(o+tL(1toL(1t1)), followed by the same < (otoL(o+1)t(1tO)!(11
Repeat 1) continuously. Therefore, if these raster addresses are made to correspond to the lower two bits of address 8 from CP TJ 1, the addresses given to the display memory device [4 will be continuous.

つまり最大ラスタ数が2n(但しnは自然数)であると
きは画面に対応するメモリアドレスが連続したものとな
るものの、この最大ラスタ数が2r′に相当する数でな
い場合には、表示用記憶装置4に寿えられるアトL/ 
″%A、不連続なも0とな9てしまう。例えば最大ラス
タ数が3(〜2″)のときは、ラスタアドレスは、(O
tO)+(Otl)t(’tO)となり、その次は、(
] +1)をとばして(010)に戻るので、不連続と
なってしまう。また、カーソル形状は、この最大ラスタ
数内のラスタ数を指定することによって決まるため、1
文字分のブロックカーソルをCI”LTC2によって出
力させる為には、1行分のラスタ数を最大ラスタ数にす
る必要がある。
In other words, when the maximum number of rasters is 2n (where n is a natural number), the memory addresses corresponding to the screen are continuous, but if this maximum number of rasters is not a number corresponding to 2r', the display storage Ato L who can live to 4/
″%A, discontinuous numbers become 0.9. For example, when the maximum number of rasters is 3 (~2″), the raster address is (O
tO) + (Otl)t('tO), and then (
] +1) and returns to (010), resulting in discontinuity. Also, the cursor shape is determined by specifying the number of rasters within this maximum number of rasters, so 1
In order to output a block cursor for characters by CI''LTC2, it is necessary to make the number of rasters for one line the maximum number of rasters.

従って、第1図のようにCRTC2からのカーソル表示
信号13をそのまま利用する方法では、画面上の文字構
成が8×2nドツト/文字(nは自然数)の場合には問
題ないものの、文字構成が8×2″ドツト/文字でない
場合、例えば8×12ドツト/文字のような場合には不
都合が生じてしまう。以下、この点について述べる。
Therefore, with the method of directly using the cursor display signal 13 from the CRTC 2 as shown in Figure 1, there is no problem when the character structure on the screen is 8 x 2n dots/character (n is a natural number), but the character structure is If it is not 8x2'' dots/character, for example 8x12 dots/character, an inconvenience will occur.This point will be described below.

まず、文字構成が8×21ドツト/文字の場合として、
8×8ドツト/文字で、80字/行の場合を考え、CI
t、 T C2の設定値を、水平表示文字数80.1行
分のラスタ数8、スタートアドレスOとすれば、画面に
対応する表示用記憶装置4のアドレスは第2図のようG
こなる。この場合には、全画面にわたって16進表示の
アドレスが連続となり、最小限の表示用記憶装置(記憶
装置に使用されないアドレスが発生しないこと、つまり
無駄のない最小限の記憶窓f)で十分な上、CRT C
2の機能によりカーソルの形状やプリンクを自由に制御
することができる。
First, if the character structure is 8 x 21 dots/character,
Considering the case of 8×8 dots/character and 80 characters/line, CI
If the setting values of t and T C2 are the number of horizontally displayed characters 80, the number of rasters for one line 8, and the start address O, then the address of the display storage device 4 corresponding to the screen is G as shown in Figure 2.
This will happen. In this case, the addresses in hexadecimal display are continuous over the entire screen, and the minimum display storage device (no unused addresses in the storage device, that is, the minimum storage window f without waste) is sufficient. Top, CRT C
The second function allows you to freely control the shape of the cursor and the links.

次に文字構成が8×12ドツト/文字で80字/行の場
合を考え、CTLTC2の設定値を、水平表示文字数8
0.1行分のラスタ数12、スタートアドレスOとする
と、画面に対応するメモリアドレスは第3図のようにな
る。この場合にも、もちろんC1l、Te3の機能によ
りカーソルの形状や、プリンクを自由をこ設定すること
ができるものの、第3図より明らかなように、16進表
示のアドレスが12ごとに不連続となり、表示用記憶装
置に残りの13から16までの不使用のアドレスを発生
L、その分、不要となるメモリ領域ができてしまい、実
用的ではない。例えば、文字構成が8×12ドツト/文
字であり、表示文字数が80字×20行である場合には
、本来、19.2にバイトで十分なメモリ容量が、不使
用アドレスの発生により25.6にバイトもの容量を必
要とし、そのうちの6.4にバイトは不使用となる訳で
あるから実用的ではない。
Next, consider the case where the character structure is 8 x 12 dots/character and 80 characters/line, and change the setting value of CTLTC2 to 8 horizontally displayed characters.
Assuming that the number of rasters for 0.1 line is 12 and the start address is O, the memory address corresponding to the screen is as shown in FIG. In this case, of course, the cursor shape and link can be freely set using the functions of C1l and Te3, but as is clear from Figure 3, the addresses in hexadecimal display are discontinuous every 12. , the remaining unused addresses 13 to 16 are generated in the display storage device, which creates an unnecessary memory area, which is not practical. For example, if the character structure is 8 x 12 dots/character and the number of displayed characters is 80 characters x 20 lines, the memory capacity would normally be 19.2 bytes, but due to the generation of unused addresses, it would be 25. This is not practical because it requires a capacity of 6.6 bytes, of which 6.4 bytes are unused.

そこで次に、このアドレスの不連続をなくすために、C
RTC2の設定値を水平表示文字数80.1行分のラス
タ数4、スタートアドレス0と8×12ドツトの文字構
成を見かけ上(8X4)X3ドツトで構成することを考
えると、この時には画面に対応する表示用記憶装置4の
アドレスは第4図のようになり、たしかにアドレスは全
画面にわたって連続となる。しかしながら、1文字を(
8X4)X3ドツトで構成しているため、ブロックカー
ソルを出力させようとすると、1文字の1/3のブロッ
クにしかカーソルが発生せず、この方法では、1文字分
のブロックカーソルを出力することはできない。
Therefore, in order to eliminate this address discontinuity,
Considering that the setting value of RTC2 is that the number of horizontal display characters is 80. The number of rasters for one line is 4, the start address is 0, and the character structure of 8 x 12 dots is apparently composed of (8 x 4) x 3 dots. The addresses of the display storage device 4 are as shown in FIG. 4, and it is true that the addresses are continuous over the entire screen. However, one character (
Since it is composed of 8x4)x3 dots, if you try to output a block cursor, the cursor will only appear in a block of 1/3 of one character. I can't.

本発明の目的は、上記した従来技術の欠点をなくし、画
面に対応する表示用記憶装置のアドレスを不連続にする
ことなくしかも自由に1文字分の7’oツクカーソルを
出力することのできるカーソル発生装置を提供すること
にある。
An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, and to make it possible to freely output a 7'o-tsk cursor for one character without discontinuing the addresses of the display storage device corresponding to the screen. An object of the present invention is to provide a cursor generator.

本発明の要点は、少なくとも1ライン構成のカーソル表
示を画面上に出力することのできるカーソル発生装置に
おいて、前記カーソル表示のためのカーソル信号を基準
として、それ以後の任意のN水平走査期間(但しNは自
然数)にわたり、1水平走査期間毎にカーソル信号を出
力するカーソル信号出力回路を備え、任意のライン数の
カーソル表示を可能にした点にある。
The gist of the present invention is to provide a cursor generation device capable of outputting a cursor display of at least one line on the screen, using a cursor signal for displaying the cursor as a reference, for any N horizontal scanning period thereafter (however, N is a natural number), and is provided with a cursor signal output circuit that outputs a cursor signal every horizontal scanning period, making it possible to display a cursor on any number of lines.

次に図を参照して本発明の詳細な説明する。The present invention will now be described in detail with reference to the drawings.

第5図は本発明の一実施例を示すブロック図である。同
図において、第1図におけるのと同一部分には同一符号
を付してあり、21〜26が本発明実施例の構成要素を
示す符号である。すなわち、21は1水平走査期間(以
下、IHと略す)を計測するカウンタを含み、そのIH
ごとにカーソル信号を発生するカーソル表示回路、22
はブロックカーソルを構成する1□ライン数を制御する
カウンタ、23はC11T C2からのカーソル表示信
号と、カーソル表示回路21からのブロックカーソル信
号を合成して出力するゲート回路、24はブロックカー
ソルを構成するライン数を指定する信号、25はブロッ
クカーソル信号、26は合成ブロックカーソル信号を表
わしている。
FIG. 5 is a block diagram showing one embodiment of the present invention. In this figure, the same parts as in FIG. 1 are given the same reference numerals, and numerals 21 to 26 indicate the constituent elements of the embodiment of the present invention. That is, 21 includes a counter that measures one horizontal scanning period (hereinafter abbreviated as IH), and the IH
a cursor display circuit that generates a cursor signal for each
1 is a counter that controls the number of lines that make up the block cursor; 23 is a gate circuit that synthesizes and outputs the cursor display signal from C11T C2 and the block cursor signal from the cursor display circuit 21; and 24 is a block cursor. 25 is a block cursor signal, and 26 is a composite block cursor signal.

第6図は第5図の回路における各部信号のタイミングチ
ャートである。第6図において、(a)は第5図におけ
るキャラクタクロック信号16、Φ)は水平同期信号1
4、(C)はカーソル表示信号13、(d)はブロック
カーソル信号25、(e)は合成ブロックカーソル信号
26を、それぞれ示している。
FIG. 6 is a timing chart of various signals in the circuit of FIG. 5. In FIG. 6, (a) is the character clock signal 16 in FIG. 5, and Φ) is the horizontal synchronization signal 1.
4, (C) shows the cursor display signal 13, (d) shows the block cursor signal 25, and (e) shows the combined block cursor signal 26, respectively.

さて、第5(図、第6図をもとに、文字構成が8×12
ドツト/文字であるときにブロックカーソルを出力する
場合について説明する。
Now, based on Figure 5 and Figure 6, the character structure is 8 x 12.
The case where a block cursor is output when it is a dot/character will be explained.

まず、この場合のCRTC2の設定であるが、既に述べ
たように、最大ラスタ数を12として設定すると、これ
は2nに相当する数でないために画面に対応するメモリ
アドレスが不連続となってしまうので、例えば第4図に
示したように、8×12ドツト/文字を(8X4)X3
ドツト/文字と考え、最大ラスタ数を4すなわち2rl
で表わせる数に設定し、画面に対応するメモリアドレス
が連続になるようにすると共に、CR’l’ C2から
は、希望のブロックカーソルの最上の1ラインのみがカ
ーソル表示信号線13上に現われるように設定する。
First, regarding the CRTC2 settings in this case, as already mentioned, if the maximum number of rasters is set to 12, the memory addresses corresponding to the screen will be discontinuous because this is not a number equivalent to 2n. So, for example, as shown in Figure 4, 8x12 dots/characters are (8x4)x3
Considering it as a dot/character, the maximum number of rasters is 4 or 2rl.
Set it to a number that can be expressed as , so that the memory addresses corresponding to the screen are continuous, and from CR'l' C2, only the topmost line of the desired block cursor appears on the cursor display signal line 13. Set it as follows.

そして、このカーソル表示信号13とキャラクタクロッ
ク信号16をカーソル表示回路21に入力する。このカ
ーソル表示回路21に含まれるカウンタにはあらかじめ
I I1分のキャラクタクロック数をセットしておき、
前記カーソル表示信号13(第6図C)が入力されてか
ら、第6図(a)に示すキャラクタクロック信月16を
カウントしはじめて、1)I期間分のクロック信号をカ
ウントするごとに第6図(d)に示すような信号(ブロ
ックカーソル信号25)を出力するのである。そして、
このブロックカーソル信号25と1ラインのみのカーソ
ル表示信号13(第6図C)をゲート回路23で合成し
て、第6図(e)に示す合成ブロックカーソル信号26
とするのである。
The cursor display signal 13 and character clock signal 16 are then input to the cursor display circuit 21. The counter included in this cursor display circuit 21 is set in advance with the number of character clocks for I1.
After the cursor display signal 13 (FIG. 6C) is input, the character clock signal 16 shown in FIG. A signal (block cursor signal 25) as shown in Figure (d) is output. and,
This block cursor signal 25 and the cursor display signal 13 of only one line (FIG. 6C) are synthesized by the gate circuit 23, and the synthesized block cursor signal 26 shown in FIG. 6(e) is
That is to say.

この時、ブロックカーソル信号25の数を、ブロックカ
ーソルを構成するライン数から1を引い     。
At this time, the number of block cursor signals 25 is subtracted by 1 from the number of lines forming the block cursor.

た飴゛(1ブロツク当たり12ライン構成の場合、この
値は1を引くので11となる)をライン数指定信号24
によりセットしたカウンタ22によってカウントし、カ
ーソル信号25の数が該セット値に達したとき出力され
る該カウンタ22の出力でゲート回路13を制御して閉
じることにより、希望の大きさのブロックカーソルを表
示することができる。さらに、ここでカウンタ22のセ
ットの値をライン数指定信号24により変えることによ
って、任意のライン数のブロックカーソルを出力するこ
とができるのは言うまでもない。
The line number designation signal 24 (in the case of 12 lines per block, this value is 11 because it is subtracted by 1)
When the number of cursor signals 25 reaches the set value, the gate circuit 13 is controlled and closed by the output of the counter 22, which generates a block cursor of a desired size. can be displayed. Furthermore, it goes without saying that by changing the set value of the counter 22 using the line number designation signal 24, a block cursor with an arbitrary number of lines can be output.

第5図の実施例では、I Hを計測するための単位信号
としてキャラクタクロック信号16を用いたが、必ずし
もこの信号を用いる必要はなく、例えば、文字を構成す
るドツトを表わすドツトクロック信号等を用いてもよい
。また、カーソル表示信号13を基準にしてIHごとに
カーソル信号を出力させるのに、第5図の実施例の場合
のように・ ) カウンタを含むカーソル表示回路21を用いるのでなく
、そのかわりに、IH遅延素子等を用いてもよい。要は
、1つの基本信号に対してそれから1Hごとに次の信号
が出力できればよいのである。
In the embodiment shown in FIG. 5, the character clock signal 16 is used as a unit signal for measuring IH, but it is not necessarily necessary to use this signal. May be used. Furthermore, in order to output a cursor signal for each IH based on the cursor display signal 13, instead of using the cursor display circuit 21 including a counter as in the embodiment shown in FIG. An IH delay element or the like may also be used. The point is that it is sufficient to output the next signal every 1H for one basic signal.

次に、第5図のカーソル表示回路21のかわりに、IH
遅延素子を用いた実施例を第7図に示す。
Next, instead of the cursor display circuit 21 in FIG.
An embodiment using a delay element is shown in FIG.

第7図において、第5図におけるのと同一部分Qこは同
一ね号を付してあり、そのほか27はゲート回路、28
はI I−1遅延素子である。
In FIG. 7, the same parts Q as in FIG. 5 are given the same numbers, and 27 is a gate circuit,
is an I I-1 delay element.

動作を説明すると、第7図の実施例Oこおいても、CR
TC2の設定は第5図の場合と同じであり、ブロックカ
ーソルの最上の1ライン分のみがカーソル表示信号線1
3に現われる。この信号をゲート回路27を介して、I
 H遅延素子28に入力する。
To explain the operation, in the embodiment O shown in FIG.
The settings of TC2 are the same as in Figure 5, and only the topmost line of the block cursor is the cursor display signal line 1.
Appears in 3. This signal is passed through the gate circuit 27 to I
The signal is input to the H delay element 28.

すると、1 )I後この信号が出力されるのでこれを再
びゲート回路27を介して、IH遅延素子28に入力す
る。これを繰り返すことによって、カーソル表示信号1
3に対してIHごとに次々とブロックカーソル信号25
が出力される。そして、カウンタ22によって、、クー
ツル信号25の数をカウントし、所望の大きさのブロッ
クカーソルを得る点は、第5図の実施例の場合と同じで
ある。
Then, after 1)I, this signal is output and is inputted to the IH delay element 28 again via the gate circuit 27. By repeating this, the cursor display signal 1
Block cursor signal 25 one after another for each IH for 3
is output. The counter 22 counts the number of Kutzl signals 25 to obtain a block cursor of a desired size, as in the embodiment shown in FIG.

本発明によれば、文字構成か8X2  (nは自然数)
ドツト/文字でな(ても、画面に対応するメモリアドレ
スを不連続にすることな(、ディスプレイ面に所望のブ
ロックカーソルを出力させることができ、表示用記憶装
置のメモリ容量が最小限ですむという利点がある。
According to the present invention, the character structure is 8X2 (n is a natural number)
Even with dots/characters, the desired block cursor can be output on the display surface without making the memory addresses corresponding to the screen discontinuous, and the memory capacity of the display storage device can be minimized. There is an advantage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は画像制御装置を含む従来のカーソル発生装置の
一例を示すブロック図、第2図は最大ラスタ数を8、水
平表示文字数を80とした場合の画面に対応するメモリ
アドレスを示した説明図、第3図は最大ラスタ数12、
水平表示文字数80とした場合の、画面に対応するメモ
リアドレスを示した説明図、第4図は最大ラスタ数4、
水平表示文字数80とした場合の画面に対応するメモリ
アドレスを示した説明図、第5図は本発明の1実施例を
示すブロック図、第6図は第5図における各部信号関係
を示すタイミング図、第7図は本発明の他の実施例を示
すブロック図、である。 符号説明 1・・・・・・CPU、2・・曲画像制御装置、6・・
曲ビデオ信号制御装置、13・・・・・・カーソル表示
信号線、14・・・・・・水平同期信号線、15・・・
・・・垂直同期信号線、16・・・・・・キャラクタク
ロック信号線、17・・・・・・表示データ信号線、1
8・・・・・・ビデオ信号線、21・・・・・・カーソ
ル表示回路、22・・・・・・ライン数制御カウンタ、
23・・・・・・ゲート回路、24・・・・・・ライン
数指定信号、25川・・・ブロックカーソル信号、26
・・・・・・合成ブロックカーソル信号、27・・曲ゲ
ート回路、28・・・・・・1 )1遅延素子代理人 
弁理士 並・木 昭 夫 第1図 f 第2図 第3図 第4図
Fig. 1 is a block diagram showing an example of a conventional cursor generation device including an image control device, and Fig. 2 is an explanation showing the memory addresses corresponding to the screen when the maximum number of rasters is 8 and the number of horizontally displayed characters is 80. In Figure 3, the maximum number of rasters is 12,
An explanatory diagram showing the memory addresses corresponding to the screen when the number of horizontally displayed characters is 80. Figure 4 shows the maximum number of rasters: 4,
An explanatory diagram showing the memory addresses corresponding to the screen when the number of horizontally displayed characters is 80, FIG. 5 is a block diagram showing one embodiment of the present invention, and FIG. 6 is a timing diagram showing the signal relationship of each part in FIG. 5. , FIG. 7 is a block diagram showing another embodiment of the present invention. Code explanation 1...CPU, 2...Song image control device, 6...
Song video signal control device, 13...Cursor display signal line, 14...Horizontal synchronization signal line, 15...
... Vertical synchronization signal line, 16 ... Character clock signal line, 17 ... Display data signal line, 1
8... Video signal line, 21... Cursor display circuit, 22... Line number control counter,
23...Gate circuit, 24...Line number designation signal, 25 River...Block cursor signal, 26
......Synthetic block cursor signal, 27...Song gate circuit, 28...1) 1 delay element agent
Patent Attorney Akio Nami Ki Figure 1 f Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1)少なくとも1ライン構成のカーソル表示を画面上に
出力することのできるカーソル発生装置において、前記
カーソル表示のためのカーソル信号を基準として、それ
以後の任意のN水平走査期間(但しNは自然数)にわた
り、1水平走査期間毎にカーソル信号を出力するカーソ
ル信号出力回路を備え、任意のライン数のカーソル表示
を可能にしたことを特徴とするカーソル発生装fL
1) In a cursor generation device capable of outputting a cursor display consisting of at least one line on the screen, an arbitrary N horizontal scanning period (N is a natural number) after the cursor signal for the cursor display is used as a reference. A cursor generator fL is characterized in that it is equipped with a cursor signal output circuit that outputs a cursor signal every horizontal scanning period, and is capable of displaying a cursor of any number of lines.
JP57005438A 1982-01-19 1982-01-19 Cursor generator Pending JPS58123582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57005438A JPS58123582A (en) 1982-01-19 1982-01-19 Cursor generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57005438A JPS58123582A (en) 1982-01-19 1982-01-19 Cursor generator

Publications (1)

Publication Number Publication Date
JPS58123582A true JPS58123582A (en) 1983-07-22

Family

ID=11611194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57005438A Pending JPS58123582A (en) 1982-01-19 1982-01-19 Cursor generator

Country Status (1)

Country Link
JP (1) JPS58123582A (en)

Similar Documents

Publication Publication Date Title
JPS5958538A (en) Character pattern display device
JPS58123582A (en) Cursor generator
JPS59101697A (en) Cursor display system
JPS648337B2 (en)
JP2954980B2 (en) Information display device
JPS603198B2 (en) Parallel synchronous timing generator
JPS6239892A (en) Color display unit
JPS58194090A (en) Display unit
JPS6292071A (en) Control system for magnified display
KR910006338Y1 (en) Extended character display circuits by character generator
JPS5960482A (en) Crt unit
JPS62280794A (en) Control of character display
JPS6383792A (en) Cursor display controller
JPH087547B2 (en) Display memory address device
JPS62192794A (en) Image synthetic display unit
JPS58195883A (en) Display control system
JPS5995589A (en) Crt display
JPS6365153B2 (en)
JPS6231886A (en) Display controller
JPS6225784A (en) Character display unit
JPS61233774A (en) Kanji display unit
JPS62293284A (en) Display unit with half-tone display function
JPH0432592B2 (en)
JPH04330490A (en) Image display device
JPH06208504A (en) Memory controller, memory reading method, and memory writing method