JPS58122781A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58122781A
JPS58122781A JP528782A JP528782A JPS58122781A JP S58122781 A JPS58122781 A JP S58122781A JP 528782 A JP528782 A JP 528782A JP 528782 A JP528782 A JP 528782A JP S58122781 A JPS58122781 A JP S58122781A
Authority
JP
Japan
Prior art keywords
region
source
substrate
groove
resulting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP528782A
Other languages
English (en)
Inventor
Yutaka Otowa
音羽　豊
Takanori Takino
滝野　孝則
Wahei Nishizawa
西沢　和平
Osamu Hashimoto
治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP528782A priority Critical patent/JPS58122781A/ja
Publication of JPS58122781A publication Critical patent/JPS58122781A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特に高周波高出力電界効果
トランジスタ（以下単にＦＥＴと略す）に関するもので
ある０近年各種電気製品の半導体化が活発に試みられて
いるが、対象となる電気製品によっては高周波高出力の
要求されるものがある。このような要求を満たし得る高
周波高出力半導体装置としては従来からある種々のタイ
プのうちＦＥＴ或いは静電誘導トランジスタ（ＳＩＴ）
がバイポーラトランジスタよりも高出力化が容易である
等の理由から注目されている０即ちＦＥＴ及びＳＩＴは
バイポーラトランジスタと異なり電流が負の温度特性を
もつため高出力化し易いという利点がある。
ＦＥＴ構造を利用して高周波特性のみを改善した半導体
装置として、特開昭５５−１６２２７０号公報に示され
たソース領域にＶ溝を刻設した半導体装置が提案されて
いる。
第１図は上記従来のＶ溝をもつ高周波ＦＥＴを示す断面
図である０即ちｐ　基板１上に形成したＰ型エピタキシ
ャル層２にｎ　拡散層が形成されソース領域３及びドレ
イン領域４をなし、特にソ−ス領域３には基板表面から
ｐ＋基板１に達するＶ溝５が形成され、該Ｖ溝５の表面
にソース電極６が設けられて、ソース領域とｐ　基板を
同電位に保持し、ソース接地構造としている。
上記構造の半導体装置では、表面から電極を取り出す通
常のＦＥＴ構造に比べて基板表面のソース領域に対して
高濃度ｐ　基板に金属で接続されＶ溝ソース接地となっ
ているため、接地ソースインダクタンスを低減すること
ができ高周波化の目的は一応達成し得る。
上記従来のＶ＃１ＦＥＴにおいては、高動作電圧化を図
るために、エピタキシャル層２の不純物濃度を制御する
ことによりソース・ドレイン間のパンチスルーを防ぐと
共に且つドレインでのブレークダウンを防ぐ方法が採ら
れている。しかし上述のような濃度分布を制御して得る
ことができる高本発明は上記従来のＦＥＴ構造の問題に
鑑みてなされたもので、高周波高出力の半導体装置を提
以下、本発明をソース接地ｎチャネルＭＯ８ＦＥＴに適
用した実施例について詳細に説明する。
第２図において、（１００）面方位をもつ高濃度ｐ＋基
板１上に低濃度の第１Ｐ型エピタギ／ヤル層２□が形成
され、続いて該第１Ｐ型エヒリキ／ヤル層２１上に、第
１Ｐ型エピタキシヤル層２□より高い濃度の同一導電型
不純物が導入された第２Ｐ型エピタキシヤル層２２が形
成されている。尚第２Ｐ型エピタキシヤル層２２は、エ
ビタキンヤル成長によることなく上記第１Ｐ型エピタキ
ンヤル層２□の表面にボロン等のＰ型不純物をイオン注
入して形成することもできる。
第２Ｐ型エピタキシヤル層２２０表面にソース及びドレ
インとなる夫々ｎ　拡散領域３，４が形成されている。
ソース領域３の中央部には基板表面から第１及び第２エ
ピタキシヤル層２．．２２を貫通して高濃度ｐ＋基板１
に達するＶ溝５がエツチングにょ−）て形成されている
。該Ｖ溝５のエツチングは異方性エツチング液（例えば
ＫＯＨ系エツチング液）を用いて行われ、形成されたＶ
溝の表面は（１１１）面となる。
一方半導体基板表面の上記ソース領域３とドレイン領域
４の間に位置するゲートとなるべき部分と上記ドレイン
領域のｎ　拡散層４との間に、セルファラインを利用し
てイオン注入等により低濃度ｎ−からなるドリフト領域
７が形成され、オフセットゲートをなす。
上記各不純物領域が形成された半導体基板は、■溝５の
壁面に被着された、表面ソース領域３からＶ溝底部のｐ
　基板１に達する電極が蒸着によって形成され、同時に
ドレイン電極及びゲート電極が形成される。
上記構造のＦＥＴは、通常同一半導体基板に複数個形成
され、所望出力の大きさに応じて並列接続して使われる
０また出力を導出するに際しては、入出力に接続される
外部回路との整合をとるため、入出力共にローパスフィ
ルター等からなる整合回路を接続して使用される。
上述のように低濃度エピタキシャル層を介してより高い
濃度の層が形成された半導体基板を用いて、ソース部の
Ｖ溝に加えて低濃度ドリフト領域を設けたＦＥＴ構造は
、数ＧＨｚの入力を増幅して、例えば２ＧＨｚの動作周
波数に対して出力電圧２０Ｗを得ることができ、パワー
アンプとして利用することができる０またドレイン出力
を適宜の周波数制御手段を介してゲートに帰還させるこ
とにより発振器として動作させることができ、高出力の
固体マイクロ波発振器となる０ 以上本発明によれば、表面ソースの拡散層をＶ溝を通し
て高濃度基板へ接続するため、ＦＥＴをソース接地で動
作させる場合、ソース抵抗の低減とソースインダクタン
スの低減がはかれ、高周波特性を大きく改善することが
できる。また一方ゲートとドレインコンタクト高濃度拡
散領域の間に低濃度ドリフト領域を形成しているため、
ドレインの高耐圧化をはかることができ、高電圧動作が
可能になりその結果高出力化を図ることができるＯこの
高ドレイ／耐圧化に際して、基板表面側に低濃度エピタ
キシャル層を挾んでより高濃度の層を形成した半導体基
板を用いるため、上面でソース・ドレイン間のパンチス
ルーを防ぎ、下層でドレインコンタクト高濃度ｎ　拡散
層と基板ソース（高濃度ｐ　基板）間の耐圧を高めるこ
とができる。
高出力化によって高周波特性が損われてはならないが、
上述の構造によればすぐれた高周波特性を保持させたま
ま高出力化を達成し得る。
前記実施例はｎチャネルＭＯ８ＦＥＴを挙げて説明した
がｐチャネルＭＯ８ＦＥＴ、シコットキーゲー）Ｆ’Ｅ
Ｔ及びゲート領域に不純物を導入した埋込チャネル型Ｆ
ＥＴにも適用し得る。
【図面の簡単な説明】
第１図は従来装置の断面図、第２図は本発明による一実
施例を示す断面図である。 １、ｐ　半導体基板　２□：第１エピタキシャル層　２
２：第２エピタキシャル層　３：ソース領域　４ニドレ
イン領域　５：Ｖ溝　６：ソース電極　７：ドリフト領
域

Claims (1)

    【特許請求の範囲】
  1. １、　高濃度基板上に低濃度層を挾んで該低濃度層より
    高い濃度の同一導電型層が順次表面側に形成された半導
    体基板と、該半導体基板の表面側に、ゲート領域を隔て
    て形成された半導体基板とは導電型が異なるソース領域
    及びドレイン領域と、上記ゲート領域とドレイン高濃度
    領域との間にドレイン領域と連続し且つドレインと同じ
    導電型で低濃度に形成されたドリフト領域と、上記ソー
    ス領域の基板表面を部分的に除去して高濃度半導体基板
    に達する深さに形成されたＶ溝と、該Ｖ溝の表面を覆っ
    てソース領域と半導体基板を同電位に接続するソース電
    極と、ドレイン領域及びゲート領域に形成されたドレイ
    ン電極及びゲート電極とを備えてなる半導体装置０
JP528782A 1982-01-16 1982-01-16 半導体装置 Pending JPS58122781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP528782A JPS58122781A (ja) 1982-01-16 1982-01-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP528782A JPS58122781A (ja) 1982-01-16 1982-01-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS58122781A true JPS58122781A (ja) 1983-07-21

Family

ID=11607017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP528782A Pending JPS58122781A (ja) 1982-01-16 1982-01-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS58122781A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0988651A1 (en) * 1997-06-10 2000-03-29 Spectrian Corporation Lateral diffused mos transistor with trench source contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0988651A1 (en) * 1997-06-10 2000-03-29 Spectrian Corporation Lateral diffused mos transistor with trench source contact
EP0988651B1 (en) * 1997-06-10 2013-09-25 Rovec Acquisitions Ltd. L.L.C. LDMOS transistor structure with trench source contact

Similar Documents

Publication Publication Date Title
US5554546A (en) Method of fabricating a high voltage transistor
US6576966B1 (en) Field-effect transistor having multi-part channel
JP3462301B2 (ja) 半導体装置及びその製造方法
US5567629A (en) Method of making transistor with oxygen implanted region
US7939902B2 (en) Field effect transistor having source and/or drain forming schottky or schottky-like contact with strained semiconductor substrate
KR100329055B1 (ko) Ｓｏｉ·ｍｏｓｆｅｔ및그제조방법
US5654561A (en) Insulated gate bipolar transistor with multiple buffer layers
JPH07297294A (ja) 高電圧のｐチャネル金属酸化物半導体デバイスの製造方法及び高電圧のｐチャネル金属酸化物半導体デバイス
US3873372A (en) Method for producing improved transistor devices
US6501153B2 (en) Semiconductor device and drive circuit using the semiconductor devices
US6352872B1 (en) SOI device with double gate and method for fabricating the same
JP3103159B2 (ja) 半導体装置
US4408384A (en) Method of manufacturing an insulated-gate field-effect transistor
EP1191583A2 (en) Low voltage transistor
US5451536A (en) Power MOSFET transistor
US5895243A (en) Semiconductor processing method of providing electrical isolation between adjacent semiconductor diffusion regions of different field effect transistors and integrated circuitry having adjacent electrically isolated field effect transistors
US5670396A (en) Method of forming a DMOS-controlled lateral bipolar transistor
US6459106B2 (en) Dynamic threshold voltage devices with low gate to substrate resistance
JPS58122780A (ja) 半導体装置
JP2755247B2 (ja) 半導体装置
JPS58122781A (ja) 半導体装置
US5811341A (en) Differential amplifier having unilateral field effect transistors and process of fabricating
JP3636691B2 (ja) 半導体装置の製造方法
JP2000068500A (ja) 半導体装置およびその製造方法
KR100245303B1 (ko) 바이 모스형 전력 반도체 소자 및 그의 제조방법