JPS58115991A - Signal processor using digital correlation device - Google Patents
Signal processor using digital correlation deviceInfo
- Publication number
- JPS58115991A JPS58115991A JP56214882A JP21488281A JPS58115991A JP S58115991 A JPS58115991 A JP S58115991A JP 56214882 A JP56214882 A JP 56214882A JP 21488281 A JP21488281 A JP 21488281A JP S58115991 A JPS58115991 A JP S58115991A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- bits
- correlator
- bit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
Abstract
Description
【発明の詳細な説明】 この発明は、図1において 説明する様に、ビディオ信号 を使った高速画像処理装置に 用いる。図イは高速画像処理 のブロックダイヤグラムを示 す。周期分離したビィデオ信 号A5をA−D変換器A1で nビットの並列デジタル(高 速コンパレータ方式)に変換 し、1ビット当り1個以上の デジタル相関器群A2で画像 処理を行い、D−A変換器A 3を用いて再度アナログ信号 A6に直し、同期信号を加え モニターに出力する。符号発 生器A4はデジタル相関器群 でコンボリューションを行う ために2値系列を供給する。[Detailed description of the invention] This invention is shown in FIG. Video signal as described High-speed image processing equipment using use Figure A is high-speed image processing The block diagram of vinegar. Period-separated video transmission No. A5 with A-D converter A1 n-bit parallel digital (high speed comparator method) and one or more bits per bit. Image with digital correlator group A2 processing, D-A converter A Analog signal again using 3 Correct to A6 and add sync signal Output to monitor. code origination Generator A4 is a digital correlator group perform convolution with A binary sequence is provided for this purpose.
クロックA7はA−D変換器 とデジタル相関器群を駆動し 、0〜20MHzまで使用し得 る。Clock A7 is an A-D converter and drives the digital correlator group. , can be used from 0 to 20MHz Ru.
図2は1ビット当り1個の デジタル相関器を接続した時 、デジタル相関器の7ビット の出力を一定の重みつけをす るために、フルアダー群に接 がる。最上位桁(MSD)B 1を示し、MSDのデジタル 相関器B′2は2n‐1倍するためフ ルアダー群B3に接続し、フ ルアダー出力B4は2x′nビ ットになる。Figure 2 shows one bit per bit. When connecting a digital correlator , 7 bits of digital correlator The output of In order to connect to the full adder group, Garu. Most significant digit (MSD) B 1, MSD digital Correlator B'2 uses a filter to multiply by 2n-1. Connect to the lure adder group B3 and The adder output B4 is 2x'n bit Become a hit.
図3はデジタル相関器の内 部を示す。データレジスタC 1とこれを駆動するクロック Aである。データレジスタは 64ビットあり、各ビット毎に 2入力イクスクルーシブ・ノ アC2の一方に入力し、もう 一方はリファレンスレジスタC5 の”0”または”1”の2値系列を記 憶したリファレンスラッチC 4が入力する。イクスクルー シブ・ノアの出力はアンド回 路C3に入り、マスクレジス タC6の状態に対応して乗算 を実行するかを決定する。ま た、リファレンスレジスタと マスクレジスタを駆動するク ロックB、Mは同一である方 が簡略である。データレジス タを動作させるクロックAと 々クロックSを使用するデジ タルサマーC7はイクスクル ーシブ・ノアの結果を積分し 7ビットの並列デジタル信号 C8で出力する。Figure 3 shows the inside of the digital correlator. Show part. data register C 1 and the clock that drives it It is A. The data register is There are 64 bits, each bit 2 input exclusive input to one side of AC2, and One is reference register C5 Record the binary series of “0” or “1” of Memorized reference latch C 4 enters. Exclue The output of Shiv Noah is and times Enter Road C3 and go to Mask Regis. Multiply according to the state of data C6 Decide what to do. Ma In addition, the reference register and The clock that drives the mask register Locks B and M are the same is simple. data register clock A that operates the Digi using Clock S Talsummer C7 is Ixkul - Integrate the result of Siv Noah 7-bit parallel digital signal Output on C8.
図4は、図2で示したデジ タル相関器とフルアダー群と の接続方法を詳細に示した図 である。デジタル相関器は4 倍の重みづけをするため、2 入力フルアダーD2に接続し 、フルアダー出力D3はD− A変換器でアナログ信号に変 換する。Figure 4 shows the digital Tal correlator and full adder group Diagram showing in detail how to connect It is. Digital correlator is 4 In order to weight twice as much, 2 Connect to input full adder D2 , full adder output D3 is D- Convert to analog signal with A converter exchange.
図5は、デジタル相関器を 利用したコンボリューション の一列を示す。一般に、V1( t)とV2(t)の相関(相互相関) は数学的公式により で表わす。但しT0:関数の周 期、 またV1(t)とV2(t)のコンボリューションは で表わす。また次の様にも表 わされる。Figure 5 shows the digital correlator Convolution used Shows a row of . In general, V1( t) and V2(t) (cross-correlation) is according to the mathematical formula It is expressed as However, T0: the period of the function term, Also, the convolution of V1(t) and V2(t) is It is expressed as It is also shown as follows. I will be forgotten.
但し、h(t)はシステムのイン パルス応答を示す。However, h(t) is the system input Shows pulse response.
相関とコンボリューションを デジタルで計算するには、相 関は で表わす。またコンボリュー ションは になり、相関とコンボリュー ションとはKの符号が違うだ けで後は全っく同一である。Correlation and convolution To calculate digitally, Seki is It is expressed as Also convolution The tion is becomes, correlation and convolution The sign of K is different from tion. After that they are exactly the same.
実際に、デジタル相関器でコ ンボリューションを実行する には、h(t)に対応する2値系 列がリファレンスレジスタ内 に入力され、リファレンスラ ッチで記憶する。マスクレジ スタE2は全部1で10ビット 分だけ乗算を許可する。V(t) に対応するデータがデータレ ジスタE4中を右側へクロッ ク毎にシフトする。この例は nビットのデジタルの中でL SDに接続したデジタル相関 器を示し、V(t)が直列6ビッ ト1の入力(大きさ1の矩形 波)を入れた時、コンボリュ ーションの公式は、 になる。但しsgn( )内は0ま たは1の2値関数である。K はデータレジスタのビット数 、nはマスクレジスタの許可 ビット数になる。クロック3 では クロック8は になる。従って、イクスクル ーシブ・ノアの機能による合 計値E5が示される。In fact, a digital correlator run the evolution is the binary system corresponding to h(t) column is in reference register is input to the reference label. memorize it by touching it. mask cash register Star E2 is all 1, 10 bits Allow multiplication by . V(t) The data corresponding to Clock to the right in the register E4 Shift every time. This example is L in n-bit digital Digital correlation connected to SD V(t) is 6 bits in series. Input of point 1 (rectangle of size 1 wave), convolutus The formula for the become. However, sgn ( ) is 0 or It is a binary function of 1 or 1. K is the number of bits in the data register , n is mask register enable becomes the number of bits. clock 3 Well then clock 8 is become. Therefore, Ixkul - Synthesis with the function of Shiv Noah Measured value E5 is shown.
図6はV(t)の矩形波を示し 、図7は実時間上のコンボリ ューションを行った波形であ る。高周波領域の応答が良好 になる低域通過フィルターの 出力波形G1を示し、マスク レジスタが3〜8まで1にし てn=6にした時、h(t)の役 割をはたすリファレンスレジ スタ内が全部1になる。イン パルス応答は高域特性が低下 した出力波形G2を示す。今 までの1ビットに対するコン ボリューションを全ビットの デジタル相関器で全く同じに 行うと、nビットの信号処理 処理装置(デジタルのハード コンボルバ)になる。Figure 6 shows a square wave of V(t) , Figure 7 shows the real-time convoli This is the waveform that was Ru. Good response in high frequency range of the low-pass filter that becomes Shows output waveform G1 and masks Set registers to 1 from 3 to 8. When n=6, the role of h(t) Reference cash register Everything in the star becomes 1. in Pulse response has poor high-frequency characteristics The output waveform G2 shown in FIG. now Control for 1 bit up to volume of all bits Exactly the same with digital correlator When done, n-bit signal processing Processing equipment (digital hardware) convolver).
図8は高分解能旦つ高精密 度な信号処理方式である。ア ナログ信号H1は2個のA− D変換器に入力する。A−D 変換器1H2はクロック1H 4で駆動し、A−D変換器2 H3はクロック1より半周期 遅れたクロック2H5でデジ タルに変換し、デジタル相関 器群で信号処理を実行する。Figure 8 shows high resolution and high precision. This is a highly advanced signal processing method. a The analog signal H1 has two A- Input to D converter. A-D Converter 1H2 clock 1H 4, A-D converter 2 H3 is half a cycle from clock 1 Digi with delayed clock 2H5 digital correlation Execute signal processing with a group of instruments.
フルアダー群H6がデジタル 相関器群1、2を接ぐ事によ って分解能及び精密度が2倍 に改善するFull adder group H6 is digital By connecting correlator groups 1 and 2 doubles the resolution and precision improve to
第1図は、ビディオ信号を 用いた高速画像処理装置を示 す構成説明図、第2図は、デ ジタル相関器を1ビット当り 1個使用したデジタル相関群 を示す図、第3図はデジタル 相関器の内部を示す図、第4 図は、デジタル相関器群の出 力に一定の重み掛けるために 、フルアダーに接続する図、 第5図は、デジタル相関器で コンボリューションを実行す る例を示す図、第6図は、コ ンボリューションを行うため に入力した波形を示す図、第 7図は、コンボリューション をした波形を示す図、第8図 は、高分解能、高精密度の信 号処理装置を示す図 出願人 加藤 慶■ Figure 1 shows the video signal. The high-speed image processing device used is shown below. The configuration explanatory diagram, Figure 2, is digital correlator per bit Digital correlation group using one Figure 3 is digital Diagram showing the inside of the correlator, No. 4 The figure shows the output of the digital correlator group. To apply a certain weight to the force , diagram connecting to full adder, Figure 5 shows a digital correlator. perform convolution Figure 6 shows an example of in order to carry out the involution Figure showing the waveform input to Figure 7 shows convolution Figure 8 shows the waveform obtained by provides high-resolution, high-precision Diagram showing the code processing device Applicant: Kei Kato■
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56214882A JPS58115991A (en) | 1981-12-28 | 1981-12-28 | Signal processor using digital correlation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56214882A JPS58115991A (en) | 1981-12-28 | 1981-12-28 | Signal processor using digital correlation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58115991A true JPS58115991A (en) | 1983-07-09 |
JPH0261060B2 JPH0261060B2 (en) | 1990-12-19 |
Family
ID=16663122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56214882A Granted JPS58115991A (en) | 1981-12-28 | 1981-12-28 | Signal processor using digital correlation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58115991A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457329A2 (en) * | 1990-05-16 | 1991-11-21 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device and driving method therefor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110190A (en) * | 1980-01-21 | 1981-09-01 | Goodyear Aerospace Corp | Digital video correlator and apparatus therefor |
-
1981
- 1981-12-28 JP JP56214882A patent/JPS58115991A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110190A (en) * | 1980-01-21 | 1981-09-01 | Goodyear Aerospace Corp | Digital video correlator and apparatus therefor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457329A2 (en) * | 1990-05-16 | 1991-11-21 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device and driving method therefor |
US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
Also Published As
Publication number | Publication date |
---|---|
JPH0261060B2 (en) | 1990-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58115991A (en) | Signal processor using digital correlation device | |
SU873239A1 (en) | Digital coordinate converter | |
SU1443002A1 (en) | Device for swift walsh-adamar transform | |
SU1411775A1 (en) | Device for computing functions | |
SU813478A1 (en) | Graphic information readout device | |
SU1644135A1 (en) | Device for solving equations | |
SU805191A1 (en) | Power spectrum calculator | |
SU491947A1 (en) | Dedicated adder | |
SU720424A1 (en) | Binary-decimal to sequential binary code converter | |
SU951320A1 (en) | Device for digital signal walsh-adamer orthogonal conversion | |
JPH02196371A (en) | Differential correlator | |
SU922723A1 (en) | Binary-coded decimal-to-binary code converter | |
SU877554A1 (en) | Fourier spectrum analyzer | |
SU1444817A1 (en) | Device for computing walsh coefficients | |
SU1141406A1 (en) | Device for squaring and extracting square root | |
SU1548785A1 (en) | Multiconveyer computing device | |
SU955051A1 (en) | Integral differential calculator digital differential device | |
SU813421A1 (en) | Device for realization of walder algorithm | |
SU826335A1 (en) | Binary-coded decimal fraction-to-binary fraction converter | |
SU1517026A1 (en) | Dividing device | |
SU1267408A1 (en) | Matrix multiplying device | |
SU533926A1 (en) | Adder | |
SU1751777A1 (en) | Device for computing roots | |
SU1619401A1 (en) | Code converter | |
SU840819A1 (en) | Multichannel device for tolerance checking of parameters |