JPS5811586B2 - digital beam form - Google Patents

digital beam form

Info

Publication number
JPS5811586B2
JPS5811586B2 JP50120291A JP12029175A JPS5811586B2 JP S5811586 B2 JPS5811586 B2 JP S5811586B2 JP 50120291 A JP50120291 A JP 50120291A JP 12029175 A JP12029175 A JP 12029175A JP S5811586 B2 JPS5811586 B2 JP S5811586B2
Authority
JP
Japan
Prior art keywords
address
counter
sensor
table memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50120291A
Other languages
Japanese (ja)
Other versions
JPS5244661A (en
Inventor
似鳥一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP50120291A priority Critical patent/JPS5811586B2/en
Publication of JPS5244661A publication Critical patent/JPS5244661A/en
Publication of JPS5811586B2 publication Critical patent/JPS5811586B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Description

【発明の詳細な説明】 本発明はソーナーなどに用いられるフェーズドアレイの
ビーム形成を実行するディジタルビームフォーマ、特に
、円筒形プレイおよびリニアアレイのような幾何学的に
対称なセンサアレイを用いる場合に有効なディジタルビ
ームフォーマに関スる。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital beamformer for performing phased array beamforming such as used in sonar, particularly when using geometrically symmetrical sensor arrays such as cylindrical play and linear arrays. Concerning effective digital beamformers.

従来、ソーナー用のビームフォーマとしては、タップ付
アナログ遅延線と加算増幅器を用いたアナログ型のもの
、シフトレジスタと加算器を用いたディジタル型のもの
などが用いられているが、このうち前者はアナログ遅延
線による波形ひずみが生ずること、小型化がむずかしい
こと、また、後者はシフトレジスタの出力タップ数を多
く必要とするためにLSI化されたシフトレジスタが用
いられず、多数のICを必要とし、消費電力が増えるな
どの欠点を持っていた。
Traditionally, beamformers for sonar have been of an analog type using a tapped analog delay line and a summing amplifier, or of a digital type using a shift register and an adder. Waveform distortion occurs due to analog delay lines, miniaturization is difficult, and the latter requires a large number of output taps of the shift register, so LSI-based shift registers are not used, and a large number of ICs are required. , which had drawbacks such as increased power consumption.

また、特公昭43−14911には電子計算機を用いて
同様の機能を実現する方法が述べられているが、通常の
電子計算機で用いているランダムアクセスメモリ(以下
RANと略記する)を遅延素子として用いるため、遅延
時間はメモリアドレスによって指定されるが、新しいデ
ータが入力されるごとに遅延時間とメモリアドレスの関
係を変更しなければならず、この変更にかなりの時間を
要するため処理速度が上らない。
In addition, Japanese Patent Publication No. 43-14911 describes a method for realizing a similar function using an electronic computer, but it uses random access memory (hereinafter abbreviated as RAN) used in ordinary electronic computers as a delay element. For this purpose, the delay time is specified by the memory address, but each time new data is input, the relationship between the delay time and the memory address must be changed, and this change takes a considerable amount of time, which increases processing speed. No.

また、このアドレスの変更を避けるため、変更すべきす
べてのアドレスの組合せについて事前にプログラムを作
成しておくことも可能であるが、プログラム量が膨大に
なり、経済的でないなどの欠点を持っている。
Also, in order to avoid this address change, it is possible to create a program in advance for all combinations of addresses that need to be changed, but this has disadvantages such as the amount of programming becomes enormous and it is not economical. There is.

本発明はこれらの欠点を解決するため、遅延素子として
RAMを用い、入力信号の標本化周期に等しい周期で歩
進するカウンタと、センサ番号に対するタップ番号の関
係を格納するリードオンメモリ(以下ROMと略記する
)の出力とから算出したアドレスによりRAMを制御し
て遅延時間を変え、所望のビームを形成するものであり
、これによりLSIの使用による小型化、小電力化が達
成されると共に、プログラムの変更のみによってセンサ
アレイの規模や形状が異なる種々のソープに適用でき、
かつ、センサアレイの幾何学的対称性を利用してメモリ
容量の節約を図れるビームフォーマを実現するものであ
る。
In order to solve these drawbacks, the present invention uses a RAM as a delay element, a counter that advances at a cycle equal to the sampling cycle of the input signal, and a read-on memory (hereinafter referred to as ROM) that stores the relationship between the tap number and the sensor number. A desired beam is formed by controlling the RAM and changing the delay time using the address calculated from the output of It can be applied to various soaps with different sensor array sizes and shapes by simply changing the program.
In addition, the present invention realizes a beamformer that can save memory capacity by utilizing the geometric symmetry of the sensor array.

第1図は本発明が実現しようとしているビームフォーマ
の機能を表わすブロック図であり、1−1.1−2.・
・・、1−にはに個のセンサに対応する入力端子、2−
1.2−2.・・・、2−にはタップ付遅延線、3−1
.3−2.・・・、3−には減衰器、4は加算器、5は
出力端子である。
FIG. 1 is a block diagram showing the functions of a beamformer that the present invention is trying to realize, and 1-1.1-2.・
..., 1- has input terminals corresponding to 2 sensors, 2-
1.2-2. ..., 2- is a tapped delay line, 3-1
.. 3-2. ..., 3- is an attenuator, 4 is an adder, and 5 is an output terminal.

ここで、入力端子1−1、タップ付遅延線2−1、減衰
器3−1、加算器4、出力端子5からなる系は、1つの
センサに対してトランスバーサルフィルタをなしており
、ビームフォーマはこれらに個のトランスバーサルフィ
ルタの和であると見なすことができる。
Here, a system consisting of an input terminal 1-1, a tapped delay line 2-1, an attenuator 3-1, an adder 4, and an output terminal 5 constitutes a transversal filter for one sensor, and the beam The former can be considered to be the sum of these transversal filters.

また、方位の異なる多数のビームを形成することが必要
な場合には、第1図の回路を並列に多数用いればよいが
、このときタップ付遅延線2−1.2−2.・・・、2
−には共用できる。
If it is necessary to form a large number of beams with different orientations, a large number of the circuits shown in FIG. 1 may be used in parallel, but in this case, the tapped delay lines 2-1, 2-2. ..., 2
− can be shared.

なお、通常は、1つのタップ付遅延線に接がれる減衰器
の数は1ビーム出力当り1個のことが多く、また、その
利得がすべて等しい(シェーディングなしの)場合もあ
る。
Note that normally, the number of attenuators connected to one tapped delay line is often one per beam output, and there are also cases where all the attenuators have the same gain (no shading).

第2図は本発明の一実施例を示す図であり、1−1.1
−2.・・・、1−には入力端子、5は出力端子、6は
マルチプレクサ、7はA/D変換器、8は入力バッファ
、9はRAM、10は乗算器、11は加算機、12はン
ジスタ、13は出力バッファ、14はRAMアドレス発
生器、15はN進カウンタ(Nは各遅延線のタップ数)
であるゼロアドレスカウンタ、16はに進カウンタ(K
はセンサ数)、17はテーブルメモリ、18はテーブル
メモリカウンタ、19はスタートアドレステーブル、2
0はプログラムメモリ、21はプログラムメモリカウン
タである。
FIG. 2 is a diagram showing an embodiment of the present invention, and 1-1.1
-2. ..., 1- is an input terminal, 5 is an output terminal, 6 is a multiplexer, 7 is an A/D converter, 8 is an input buffer, 9 is a RAM, 10 is a multiplier, 11 is an adder, 12 is an register , 13 is an output buffer, 14 is a RAM address generator, 15 is an N-ary counter (N is the number of taps in each delay line)
is the zero address counter, 16 is the base counter (K
is the number of sensors), 17 is the table memory, 18 is the table memory counter, 19 is the start address table, 2
0 is a program memory, and 21 is a program memory counter.

ここで、入力端子1−1.1−2.・・・、1−Kに加
えらハた入力信号はマルチプレクサ6により時分割多重
化され、A/D変換器7によりテイジタル符号に変換さ
れ、入力バッファ8に一旦格納される。
Here, input terminals 1-1.1-2. .

一方、プログラムメモリ20は、02部とLIT部に分
けられており、第3図に示すように、02部には入力命
令W、ビーム形成命令BF、ビーム番号BO,B1.・
・・、リターン命令RTNが書かれ、LIT部にはこれ
らの命令を実行するときに最初に使われるセンサの番号
に0.に1.・・・が書かれており、プログラムメモリ
カウンタ21によってそのアドレスが指定され、その内
容が順次に読み出される。
On the other hand, the program memory 20 is divided into a 02 section and an LIT section, and as shown in FIG. 3, the 02 section includes an input command W, a beam forming command BF, beam numbers BO, B1 .・
. . , a return command RTN is written, and 0. 1. . . . is written, its address is specified by the program memory counter 21, and its contents are sequentially read out.

その02部はスタートアドレステーブル19に送られ、
各命令に対応するマイクロプログラムおよびテーブルが
格納されているテーブルメモリ17の先頭アドレスを指
示し、それをテーブルメモリカウンタ18にロードする
The 02 part is sent to the start address table 19,
It specifies the starting address of the table memory 17 where the microprogram and table corresponding to each instruction are stored, and loads it into the table memory counter 18.

また、そのLIT部はに進カウンタ16にロードされる
Further, the LIT portion is loaded into the binary counter 16.

テーブルメモリ17は、通常はリードオンリメモリ(以
下ROMと略記する)が使われ、入力バッファ8の読出
し、RAMの書込み、レジスタ12のロードおよびリセ
ット、出力バッファ13の書込み、ゼロアドレスカウン
タ15のクロック、テーブルメモリカウンタ18のコー
ドおよびクロック、プログラムメモリカウンタ21のク
ロックおよびクリアを制御するマイクロ命令を格納する
0部、トランスバーサルフィルタのタップ番号を表わす
0部、センサ番号を表わすに進カウンタのロードとクロ
ックの制御信号を格納するΔに部、および減衰器の重み
を格納するW部に分けられている。
The table memory 17 is normally a read-only memory (hereinafter abbreviated as ROM), which reads the input buffer 8, writes to the RAM, loads and resets the register 12, writes to the output buffer 13, and clocks the zero address counter 15. , a 0 part that stores microinstructions that control the code and clock of the table memory counter 18, a clock and clear of the program memory counter 21, a 0 part that represents the tap number of the transversal filter, and a 0 part that represents the sensor number; It is divided into a Δ section that stores a clock control signal, and a W section that stores an attenuator weight.

入力命令に対応するテーブルメモリのに語には、その0
部に全ゼロが、Δに部の初めの番地にロード信号、他の
番号にクロック信号が、c部のすべての番地に入力バツ
ファ読出しとRAM書込み信号が書かれ、この命令がプ
ログラムメモリ20から呼ばれると、第3図の定数に0
かに進カウンタ16にロードされ、この命令に対応する
マイクロプログラムの先頭アドレスがスタードアトンス
テープル19からテーブルメモリカウンタ18にロード
され、ついでに進カウンタ16とテーブルメモリカウン
タ18が順次にに一1段だけ歩進する。
The word in the table memory corresponding to the input command is 0.
All zeros are written to the section Δ, a load signal is written to the first address of the section, a clock signal is written to the other numbers, input buffer read and RAM write signals are written to all addresses of the section c, and this instruction is written from the program memory 20. When called, the constant in Figure 3 is set to 0.
The starting address of the microprogram corresponding to this instruction is loaded from the start-aton staple 19 to the table memory counter 18, and then the decimal counter 16 and the table memory counter 18 are sequentially updated to the 11th stage. only step forward.

このとき、RAMアドレス発生器14は、ゼロアドレス
カウンタ15の出力とテーブルメモリ17の0部の出力
とに進カウンタ16の出力とからRAM9のアドレスを
発生し、テーブルメモリ17のc部の信号により入力バ
ッファ8に貯えられている信号をRAM9のこのアドレ
スに書き込む。
At this time, the RAM address generator 14 generates an address for the RAM 9 from the output of the zero address counter 15, the output of the 0 part of the table memory 17, and the output of the advance counter 16, and uses the signal of the c part of the table memory 17 to generate an address for the RAM 9. The signal stored in the input buffer 8 is written to this address in the RAM 9.

次の第1表に、テーブルメモリ17に書き込まれる命令
の例を示す。
Table 1 below shows examples of instructions written to the table memory 17.

ここでは、センサ数に=16とした。Here, the number of sensors was set to 16.

テーブルメモリ17の#0〜#15(第0番地〜第15
番地)には入力命令Wに対応するマイクロ命令およびデ
ータ、#16〜#31にはビーム形成命令BF、Boに
対応するマイクロ命令およびデータ、#32〜#47に
はビーム形成命令BF、B1に対応するマイクロ命令お
よびデータが書き込まれ、他も同様である。
#0 to #15 of table memory 17 (0th address to 15th address)
microinstruction and data corresponding to the input instruction W at address), microinstruction and data corresponding to the beamforming instruction BF and Bo at #16 to #31, beamforming instruction BF to #32 to #47, and beamforming instruction BF to B1. Corresponding microinstructions and data are written, and so on.

こむでC部のマイクロ命令は、入力命令Wに対しては入
力バッファ8を読出し、RAM9に書込むこと(INP
UT)、ビーム形成命令BFに対してはRAM9を読出
し、乗算器10によってテーブルメモリ17のW部の出
力と乗じ、加算器11によってレジスタ12の内容に加
算すること(SUM)および最後のステップでは加算し
た結果を出力バッファ13に送り出し、レジスタ12を
クリアすること(OUTPUT)を意味する。
The microinstruction in section C reads the input buffer 8 and writes it to the RAM 9 in response to the input instruction W (INP
UT), for the beamforming command BF, read the RAM 9, multiply it by the output of the W part of the table memory 17 by the multiplier 10, add it to the contents of the register 12 by the adder 11 (SUM), and in the last step This means sending the added result to the output buffer 13 and clearing the register 12 (OUTPUT).

また、C部のCKはゼロアドレスカウンタ15を歩進さ
せるクロック信号であり、入力命令Wの最初でのみ用い
られる。
Further, CK in part C is a clock signal that increments the zero address counter 15, and is used only at the beginning of the input command W.

Δに部のCKおよびLはに進カウンタ16のクロックお
よびロード信号である。
CK and L in the delta section are the clock and load signals for the counter 16.

RAMアドレス発生器14は、第4a図または第4b図
の構成を持つ。
The RAM address generator 14 has the configuration shown in FIG. 4a or 4b.

ここで、14−1はゼロアドレスカウンタ15からの入
力端子、14−2はテーブルメモリ17のn部の出力か
らの入力端子、14−3はに進カウンタの出力からの入
力端子、22はmodN減算器、23および24はそれ
ぞれ×Nおよび×に乗算器、25は加算器、14−4は
出力端子でありゼロアドレスカウンタ15の出力を基準
として、第に番目のセンサ(kはに進カウンタ16によ
って指定される)に対するタップ付遅延線の第n番目の
タップ(nはテーブルメモリ17のn部によって指定さ
れる)の出力信号に対応する信号が格納されているRA
M9のアドレスを算出し出力する。
Here, 14-1 is an input terminal from the zero address counter 15, 14-2 is an input terminal from the output of the n section of the table memory 17, 14-3 is an input terminal from the output of the binary counter, and 22 is the mod N 23 and 24 are multipliers for ×N and ×, respectively; 25 is an adder; 14-4 is an output terminal; RA in which a signal corresponding to the output signal of the nth tap (n is specified by the n section of the table memory 17) of the tapped delay line for the tapped delay line (specified by the n section of the table memory 17) is stored.
Calculate and output the address of M9.

第4a図を用いると、1つのセンサから入力されたN語
の信号は、RAM9の引続くアドレスを持つ部分に貯え
られ、第4b図を用いると、それらはRAM9のに語お
きのアドレスを持つ部分に貯えられ、いずれの場合にも
RAM9はに×N語の容量を必要とする。
Using FIG. 4a, the N words of signals input from one sensor are stored in a portion of RAM 9 with successive addresses, and using FIG. 4b, they have every other word of address in RAM 9. In either case, the RAM 9 requires a capacity of N words.

すなわち、第4a図の例を用いた場合で、センサ番号に
0のセンサについて考えた場合、そのN個の信号は0〜
N−1なるアドレスに貯えられ、またゼロアドレスカウ
ンタ15のカウント値をiとした場合、このアドレスが
最新の信号となるので、RAM9におけるアドレスと第
1図におけるタップ番号0〜Nとの関係は次の第2表に
示す如くなる。
In other words, using the example in Figure 4a, if we consider a sensor with a sensor number of 0, its N signals will be 0 to 0.
If the signal is stored at the address N-1 and the count value of the zero address counter 15 is i, this address becomes the latest signal, so the relationship between the address in the RAM 9 and the tap numbers 0 to N in FIG. 1 is as follows. The results are as shown in Table 2 below.

ここで、NまたはKが2の中敷の場合には、N倍または
に倍の演算は単なるシフトにより実現され、かつ、加算
器25は不要になる。
Here, when N or K is an insole of 2, the operation of multiplying by N or 2 is realized by a simple shift, and the adder 25 is not required.

Nが2の中敷のときには第4a図を、Kが2の中敷のと
きには第4b図を用いるのが得策であるが、前者はセン
サ番号を上位ビットとしてアドレス区分を指定し且つゼ
ロアドレスカウンタ15の値をタップ番号で変化させた
値を下位ビットとしてアドレス区分内のアドレス順位を
指定する場合であり、後者はその上位ビットと下位ビッ
トの関係が単に逆になった場合であり、両者は同一の機
能を果すものである。
It is a good idea to use Figure 4a when N is in the middle of 2, and Figure 4b when K is in the middle of 2, but in the former case, the sensor number is used as the upper bit to specify the address category, and the zero address counter is used. This is a case where the address order within the address category is specified by using the value obtained by changing the value of 15 by the tap number as the lower bit.The latter is a case where the relationship between the upper bit and lower bit is simply reversed, and both are They perform the same function.

ビーム形成命令の場合、前と同様に、プログラムメモリ
20のLIT部の内容かに進カウンタ16にロードされ
、この命令に対応するマイクロプログラムの先頭番地が
スタートアドレステーブル19からテーブルメモリカウ
ンタ18にロードされ、ついでテーブルメモリカウンタ
18が逐次に歩進し、K進カウンタ16はテーブルメモ
リ17のΔに部に書込まれたクロック制御信号により1
段歩進または保持して、この命令の実行に必要なセンサ
番号を順次に発生する。
In the case of a beam forming command, the contents of the LIT section of the program memory 20 are loaded into the incanic counter 16 as before, and the start address of the microprogram corresponding to this command is loaded from the start address table 19 into the table memory counter 18. Then, the table memory counter 18 increments sequentially, and the K-ary counter 16 increments to 1 by the clock control signal written in the Δ section of the table memory 17.
Step by step or hold to sequentially generate sensor numbers needed to execute this command.

例えばビーム番号B0に対するビーム形成命令BPにお
いては、テーブルメモリ17のアドレス16に対応して
センサ番号に1が発生され、アドレス17.18゜・・
・31に対応して順次センサ番号に2.に3.・・・に
15.に0が発生される。
For example, in the beam forming command BP for beam number B0, 1 is generated in the sensor number corresponding to address 16 of the table memory 17, and address 17.18°...
- Corresponding to 31, 2. is sequentially added to the sensor number. 3. ...to 15. 0 is generated.

テーブルメモリ17のn部とW部には、このに進カウン
タによって発生されるセンサ番号に対するタップ番号の
重みがそれぞれ書き込まれ、またc部には、このマイク
ロプログラムの最後の番地にレジスタ12のリセットと
出力バッファ13の書込み信号が、その他の番地にレジ
スタ12のロード信号が書込まれており、テーブルメモ
リカウンタ18の歩進につれて順次に発生されるセンサ
番号k、タップ番号n、および重みWを用い、まずRA
Mアドレス発生器14はこのセンサ番号にとタップ番M
nとゼロアドレスカウンタ15の出力とから対応するR
AM9のアドレスを発生して、RAM9の出力端にこの
アドレスに貯えられている信号を読み出し、この信号と
重みWとの積を乗算器10により算出し、加算器11と
レジスタ12によってその積を累加して、指定のビーム
に対応する出力信号を算出し、出力バッファ13に一旦
針える。
The weight of the tap number for the sensor number generated by this forward counter is written in the n part and W part of the table memory 17, respectively, and the register 12 is reset to the last address of this microprogram in the c part. The write signal of the output buffer 13 and the load signal of the register 12 are written to other addresses, and the sensor number k, tap number n, and weight W, which are generated sequentially as the table memory counter 18 advances, are written to other addresses. First, use RA
The M address generator 14 sets the tap number M to this sensor number.
The corresponding R from n and the output of the zero address counter 15
The address of AM9 is generated, the signal stored at this address is read out at the output end of RAM9, the product of this signal and the weight W is calculated by the multiplier 10, and the product is calculated by the adder 11 and the register 12. The output signals corresponding to the designated beams are cumulatively calculated and temporarily sent to the output buffer 13.

この出力信号を必要に応じて出力バッファ13から出力
端子5へ読み出す。
This output signal is read out from the output buffer 13 to the output terminal 5 as required.

なお、テーブルメモリ17のc部には入力命令の最後の
アドレスにゼロアドレスカウンタ15のクロック信号が
各命令の最後のアドレスにプログラムメモリカウンタ2
1のクロックおよびテーブルメモリカウンタ18のロー
ド信号が書かれる。
Note that in part c of the table memory 17, the clock signal of the zero address counter 15 is input to the last address of the input instruction, and the clock signal of the program memory counter 2 is input to the last address of each instruction.
1 clock and the load signal of the table memory counter 18 are written.

このようにして、プログラムメモリ20に書かれた各命
令は、書かれている順序に従って実行され、逐次的にい
くつかのビーム出力が計算される。
In this way, each instruction written to the program memory 20 is executed in the order in which it is written, and several beam outputs are calculated sequentially.

プログラムメモリ20に書かれた最後のメモリにはリタ
ーン命令が付加されていて、この命令が実行されると、
プログラムメモリカウンタ21のクリア信号が発生し、
プログラムメモリ20の最初の命令に戻る。
A return instruction is added to the last memory written in the program memory 20, and when this instruction is executed,
A clear signal for the program memory counter 21 is generated,
Return to the first instruction in program memory 20.

このような動作を繰返して、周期的に標本化される信号
を入力しながら、多数のビームを同時に形成することを
可能とする。
By repeating such operations, it is possible to simultaneously form a large number of beams while inputting periodically sampled signals.

さて、第2図の系は、異なる方位のビームのビーム形成
命令に対応するマイクロプログラムをそれぞれ別個に書
くことにより、一般の複雑な幾何学的形状を持つセンサ
アレイに対して用いることができるが、円筒形アレイの
場合には、その幾何学的対称性を利用して、テーブルメ
モリ17の容量を節約することができる。
Now, the system shown in Figure 2 can be used for general sensor arrays with complex geometries by writing separate microprograms that correspond to beam forming commands for beams in different directions. , in the case of a cylindrical array, its geometrical symmetry can be used to save the capacity of the table memory 17.

いま、K個のセンサは円周上に等間隔に配列されている
ものとすると、ビーム形成の演算において、タップ番号
nと重みWは変えず、センサ番号kを相対的に1つづつ
ずらせると、ビームの方位を360/K(度)だけ回転
したことになる。
Now, assuming that K sensors are arranged at equal intervals on the circumference, in the beam forming calculation, the tap number n and the weight W are not changed, but the sensor number k is relatively shifted by one. This means that the beam direction has been rotated by 360/K (degrees).

この操作はビーム形成命令のLIT部を1だけ増加また
は減少させるだけで容易に実現できるから、隣接するビ
ームの方位の差を360/に×L(度)とするにはL個
の異なるビーム形成命令があればよく、テーブルメモリ
17の容量を一般形アレイとして用いる場合に比べてほ
ぼ1/Kにすることができる。
This operation can be easily achieved by simply increasing or decreasing the LIT part of the beamforming command by 1, so in order to make the difference in orientation between adjacent beams 360/×L (degrees), L different beamformers are required. All that is required is an instruction, and the capacity of the table memory 17 can be reduced to approximately 1/K compared to the case where it is used as a general array.

すなわち、単にビームの方位が360/K(度)の整数
倍だけ回転したビーム形成命令は、センサ番号を書き換
えるだけで実現でき、例えば第3図におけるビーム番号
B0とB3とのビーム形成命令BFが単に360/K(
度)の3倍だけ回転したものに相当する場合はセンサ番
号に1のものをセンサ番号に4のものに置き換え、且つ
他のものもそれに応じて置き換えるのみで実現できる。
In other words, a beam forming command in which the beam direction is simply rotated by an integral multiple of 360/K (degrees) can be realized by simply rewriting the sensor number. For example, the beam forming command BF for beam numbers B0 and B3 in Fig. 3 is Simply 360/K (
If the rotation corresponds to an object rotated by 3 times the angle (degrees), this can be realized by simply replacing the sensor number 1 with the sensor number 4, and replacing the other values accordingly.

すなわち、ビーム番号B0のビーム形成命令においては
、テーブルメモリ17のアドレス16〜31を用いてセ
ンサ番号に1.に2.・・・、に15゜K0を順次発生
させたが、ビーム番号B3においては、プログラムメモ
リ20からセンサ番号に4をに進カウンタ16へ送り、
且つテーブルメモリ17においてビーム番号B0と全く
同じ16〜31なるアドレスを指定して順次に4.に5
.・・・。
That is, in the beam forming command for beam number B0, addresses 16 to 31 of the table memory 17 are used to set the sensor number to 1. 2. ..., 15°K0 was generated sequentially, but for beam number B3, 4 was sent to the sensor number from the program memory 20 to the binary counter 16,
Then, in the table memory 17, specify addresses 16 to 31, which are exactly the same as beam number B0, and sequentially perform 4. to 5
.. ....

K15.に0.に1.に2.に3なるセンサ番号を出力
させることによって、そのビーム形成命令BFが実行さ
れる。
K15. 0. 1. 2. By outputting the sensor number 3, the beam forming command BF is executed.

また、リニアアレイ、だ円形アレイのように1または2
つの対称面を持つアレイの場合にも、第2図におけるに
進カウンタ16を、第5図に示すように、可逆に進カウ
ンタに変え、その前進、逆進(U/D)の切換えをビー
ム形成命令のLIT部の1部で行うようにすることによ
り、テーブルメモリの容量を節約することができる。
Also, linear array, oval array, etc. have 1 or 2
Even in the case of an array having two planes of symmetry, the forward counter 16 in FIG. 2 can be reversibly changed to a forward counter as shown in FIG. By performing this in part of the LIT section of the formation command, the capacity of the table memory can be saved.

リニアアレイの場合、ブロードサイド方向からエンドフ
ァイア方向までの90度の間に方位を持つビームを、第
2図の場合と同様にして作り、このとき、KCカウンタ
のU/DをU(前進)に切換え、命令のLIT部の他の
部分をゼロとする。
In the case of a linear array, a beam with an orientation between 90 degrees from the broadside direction to the end-fire direction is created in the same manner as in Figure 2, and at this time, the U/D of the KC counter is set to U (forward). , and set the other parts of the LIT part of the instruction to zero.

逆の90度の範囲のビームは、同じ命令のLIT部のみ
を、U/Dの部分をD(後退)に、他の部分をに−1に
すればよく、テーブルメモリの容量をほぼ半分にするこ
とができる。
For a beam in the opposite 90 degree range, you only need to set the LIT part of the same command, the U/D part to D (retreat), and the other parts to -1, which reduces the table memory capacity by almost half. can do.

また、だ円形アレイのような対称面を2面持つアレイの
場合には、第1象限の方位のビームのみを第2図の場合
と同様にして作り、第3象限のビームは第1象限のビー
ムをそのビーム形成命令のLIT部を180度分だけシ
フトさせることにより得、第2象限のビームは第1象限
のビームを折返して(U/DをDにすることに相当する
)、そして第4象限のビームは第2象限のビームを18
0度回転させることにより得られる。
In addition, in the case of an array with two planes of symmetry such as an elliptical array, only the beam in the direction of the first quadrant is created in the same manner as in Figure 2, and the beam in the third quadrant is created in the direction of the first quadrant. The beam is obtained by shifting the LIT part of its beamforming command by 180 degrees, the beam in the second quadrant is obtained by folding the beam in the first quadrant (corresponding to changing U/D to D), and the beam in the second quadrant is The beam in the 4th quadrant is 18 times the beam in the 2nd quadrant.
Obtained by rotating 0 degrees.

このようにして、テーブルメモリの容量をほぼ1/4に
することができる。
In this way, the capacity of the table memory can be reduced to approximately 1/4.

ここで、各センサの出力信号に対する標本化周波数fs
は、タップ間隔の粗さによる利得損失を抑えるために、
通常は入力信号の最適周波数の5〜6倍に選ばれるが、
ビームフォーマの出力においては通常の標本化定理が満
足されればよいから、信号の帯域幅によって、ビームフ
ォーマの出力信号の標本を1/2またはそれ以下に間引
くことができる。
Here, the sampling frequency fs for the output signal of each sensor
In order to suppress the gain loss due to the roughness of the tap spacing,
Usually, it is selected to be 5 to 6 times the optimal frequency of the input signal, but
Since the output of the beamformer only needs to satisfy the usual sampling theorem, the samples of the output signal of the beamformer can be thinned out to 1/2 or less depending on the signal bandwidth.

したがって、例えば1/2に間引くときには、第3図の
プログラムの例のように、2回の入力命令に対して各ビ
ーム形成を1回行なえばよい。
Therefore, when thinning out to 1/2, for example, each beam forming process only needs to be performed once for two input commands, as in the program example shown in FIG.

1回の入力命令で各センサの出力信号が1サンプルずつ
入力されるので、入力命令が実行される平均時間間隔が
標本化周期1/fsよりも短かければ、標本化周波数f
sで標本化されるセンサ出力信号のビーム形成の処理が
可能である。
One input command inputs one sample of each sensor's output signal, so if the average time interval at which input commands are executed is shorter than the sampling period 1/fs, the sampling frequency f
Beamforming processing of the sensor output signal sampled at s is possible.

従って、高速な部品を用いれば1つのビームフォーマで
多数のビームを形成できることになる。
Therefore, if high-speed components are used, a large number of beams can be formed with one beamformer.

なお、リニアアレイの場合には、重みWはビーム方向が
変っても各センサについて不変とすることもあるが、こ
の場合には、テーブルメモリのW部のみを独立に設け、
そのアドレスをに進カウンタ16の出力から取ることに
よりさらにテーブルメモリの容量を節約することも可能
である。
Note that in the case of a linear array, the weight W may remain unchanged for each sensor even if the beam direction changes, but in this case, only the W part of the table memory is provided independently;
It is also possible to further save the table memory capacity by taking the address from the output of the binary counter 16.

以上のように、タップ付遅延線としてRAMを用いたた
め、各タップ出力に対応する接続線が省け、LSI、R
AMを使うことによりICの個数も大幅に減少できる。
As described above, since RAM is used as the tapped delay line, connection lines corresponding to each tap output can be omitted, and LSI, R
By using AM, the number of ICs can also be significantly reduced.

また、プログラムメモリおよびテーブルメモリの内容を
書き替えることにより形状の異なるセンサアレイに対し
て用いることができる、幾何学的対称性を持つアレイに
対してはメモリ容量を節約できる等の利点を持つ。
Further, by rewriting the contents of the program memory and table memory, it can be used for sensor arrays of different shapes, and it has advantages such as saving memory capacity for arrays with geometric symmetry.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が実現するビームフォーマの機能を表わ
すブロック図、第2図は本発明の一実施例を示すブロッ
ク図、第3図は第2図におけるプログラムメモリに書か
れるプログラムの一例を示す図、第4a図および第4b
図は第2図のRAMアドレス発生器の内容を示すブロッ
ク図、第5図は第2図におけるに進カウンタの他の例を
示す図である。 1・・・入力端子、5・・・出力端子、6・・・マルチ
プレクサ、7・・・A/D変換器、8・・・入力バッフ
ァ、9・・・RAM、10・・・乗算器、11・・・加
算器、12・・・レジスタ、13・・・出力バッファ、
14・・・RAMアドレス発生器、15・・・ゼロアド
レスカウンタ、16・・・K進カウンタ、17・・・テ
ーブルメモリ、18・・・テーブルメモリカウンタ、1
9・・・スタートアドレステーブル、20・・・プログ
ラムメモリ、21・・・プログラムメモリカウンタ、2
2・・・減算器、23・・・乗算器、24・・・乗算器
、25・・・加算器。
FIG. 1 is a block diagram showing the functions of a beamformer realized by the present invention, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is an example of a program written in the program memory in FIG. Figures 4a and 4b
This figure is a block diagram showing the contents of the RAM address generator of FIG. 2, and FIG. 5 is a diagram showing another example of the binary counter in FIG. 2. DESCRIPTION OF SYMBOLS 1... Input terminal, 5... Output terminal, 6... Multiplexer, 7... A/D converter, 8... Input buffer, 9... RAM, 10... Multiplier, 11... Adder, 12... Register, 13... Output buffer,
14... RAM address generator, 15... Zero address counter, 16... K-ary counter, 17... Table memory, 18... Table memory counter, 1
9... Start address table, 20... Program memory, 21... Program memory counter, 2
2... Subtractor, 23... Multiplier, 24... Multiplier, 25... Adder.

Claims (1)

【特許請求の範囲】 1 センサ数をに個とし且つタップ数をN個としてNX
K語のセ/す出力を記憶し得るランダムアクセスメモリ
9と、 入力命令に対応するマイクロプログラムかに個のアドレ
スを用いて記述され且つその各アドレスには特定のタッ
プ番号とセンサ番号の増分とが記憶され、並びにビーム
形成命令に対応するマイクロプログラムが複数のアドレ
スを用いて記述され且つその各アドレスにはタップ番号
とセンサ番号の増分とが記憶されているテーブルメモリ
17と、入力命令もしくはビーム形成命令に関する02
部と先頭センサ番号に関するLIT部とで記述されたプ
ログラムを記憶しているプログラムメモ1ルを含み、前
記テーブルメモリ17から入力命令もしくはビーム形成
命令に対応した前記マイクロプログラムを各アドレス毎
に順次読み出させる手段18〜21と、 プログラムメモリの入力命令によってセンサのサンプル
周期と同期して歩進される第1カウンタ15と、 入力命令もしくはビーム形成命令に対応した前記先頭セ
ンサ番号が前記各マイクロプログラムの先頭アドレスが
読み出された時点でロードされ且つ後続のアドレスが続
み出される毎にセンサ番号の増分に従って歩進される第
2カウンタ16と、前記ランダムアクセスメモリ9のア
ドレスを同じセンサ番号の各N語を夫々連続するアドレ
スに対応させて指定するか又は同じタップ番号の各に語
を夫々連続するアドレスに対応させて指定するアドレス
発生器であって、第1カウンタ15の値を基準にしてテ
ーブルメモリ17から読み出されたタップ番号で変化さ
せた値と第2カウンタ16から読み出された値とでアド
レスコードを発生させるもの14とを備え、 複数のビーム方向がテーブルメモリ17における共通の
マイクロプログラムとプログラムメモリにおける異なる
先頭センサ番号とによって形成されることを特徴とした
ディジタルビームフォーマ。
[Claims] 1.NX where the number of sensors is N and the number of taps is N.
A random access memory 9 capable of storing K words of sensor output, and a microprogram corresponding to an input command written using a number of addresses, each address having a specific tap number and sensor number increment. is stored, and a table memory 17 in which a microprogram corresponding to a beam forming command is written using a plurality of addresses, and each address stores a tap number and an increment of a sensor number; 02 regarding formation instructions
The microprogram corresponding to the input command or the beam forming command is sequentially read from the table memory 17 for each address. a first counter 15 that is incremented in synchronization with the sampling period of the sensor according to an input command of the program memory; A second counter 16 is loaded when the first address of the sensor number is read out, and is incremented according to the increment of the sensor number each time a subsequent address is read out. An address generator that specifies each N word corresponding to each successive address, or specifies each word of the same tap number so as to correspond to each successive address, and uses the value of the first counter 15 as a reference. and a device 14 that generates an address code based on a value changed by the tap number read from the table memory 17 and a value read from the second counter 16, and a plurality of beam directions are common in the table memory 17. A digital beamformer characterized in that it is formed by a microprogram and a different leading sensor number in the program memory.
JP50120291A 1975-10-07 1975-10-07 digital beam form Expired JPS5811586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50120291A JPS5811586B2 (en) 1975-10-07 1975-10-07 digital beam form

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50120291A JPS5811586B2 (en) 1975-10-07 1975-10-07 digital beam form

Publications (2)

Publication Number Publication Date
JPS5244661A JPS5244661A (en) 1977-04-07
JPS5811586B2 true JPS5811586B2 (en) 1983-03-03

Family

ID=14782592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50120291A Expired JPS5811586B2 (en) 1975-10-07 1975-10-07 digital beam form

Country Status (1)

Country Link
JP (1) JPS5811586B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2588185B2 (en) * 1987-02-24 1997-03-05 株式会社東芝 Ultrasound diagnostic equipment
JP5074643B2 (en) * 1999-07-28 2012-11-14 古野電気株式会社 Signal processing method, signal processing apparatus and sonar apparatus

Also Published As

Publication number Publication date
JPS5244661A (en) 1977-04-07

Similar Documents

Publication Publication Date Title
US4754421A (en) Multiple precision multiplication device
US4181976A (en) Bit reversing apparatus
CA1098971A (en) Recursive-type digital filter
US6026489A (en) Signal processor capable of executing microprograms with different step sizes
JP2738443B2 (en) Processor
EP0405915B1 (en) Audio signal data processing system
EP0197945A1 (en) A digital signal processor for single cycle multiply/accumulation
JPS5811586B2 (en) digital beam form
US4878191A (en) Multiplication circuit capable of operating at a high speed with a small amount of hardware
US5400271A (en) Apparatus for and method of calculating sum of products
JPS63136710A (en) Digital signal processing circuit
JPS5811587B2 (en) digital beam form
JPS5965376A (en) Address control circuit
JP3042266B2 (en) Memory access method
JP2000010779A (en) Digital signal processor
JPS6361706B2 (en)
JPS58147223A (en) Digital filter
JP3107595B2 (en) Memory access control device and memory access control method
JPH03652B2 (en)
JPS619725A (en) Microprogram control circuit
US5223832A (en) Serial data transmission circuit
JPH0234053B2 (en)
JPH06119167A (en) Digital signal processing circuit
JPH01228061A (en) Interpolating circuit
JP2518387B2 (en) Serial data transmission circuit