JPS5811094Y2 - television receiver - Google Patents

television receiver

Info

Publication number
JPS5811094Y2
JPS5811094Y2 JP2309078U JP2309078U JPS5811094Y2 JP S5811094 Y2 JPS5811094 Y2 JP S5811094Y2 JP 2309078 U JP2309078 U JP 2309078U JP 2309078 U JP2309078 U JP 2309078U JP S5811094 Y2 JPS5811094 Y2 JP S5811094Y2
Authority
JP
Japan
Prior art keywords
video
output transistor
resistor
video output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2309078U
Other languages
Japanese (ja)
Other versions
JPS54126532U (en
Inventor
達郎 松田
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP2309078U priority Critical patent/JPS5811094Y2/en
Publication of JPS54126532U publication Critical patent/JPS54126532U/ja
Application granted granted Critical
Publication of JPS5811094Y2 publication Critical patent/JPS5811094Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【考案の詳細な説明】 この考案はテレビジョン受像機に関するものである。[Detailed explanation of the idea] This invention relates to a television receiver.

第1図に従来のテレビジョン受像機の映像検波回路を含
む映像出力回路を示す。
FIG. 1 shows a video output circuit including a video detection circuit of a conventional television receiver.

第1図において、映像検波回路1は電圧VCC1を有す
る電源が接続されていて、映像出力トランジスタQ1は
映像検波回路1の出力を増幅する。
In FIG. 1, a video detection circuit 1 is connected to a power source having a voltage VCC1, and a video output transistor Q1 amplifies the output of the video detection circuit 1.

抵抗R1はその一端が電圧vCC2を有する電源に接続
され、他端が映像出力トランジスタQ1のコレクタに接
続され、映像出力回路の負荷となっている。
One end of the resistor R1 is connected to a power source having a voltage vCC2, and the other end is connected to the collector of the video output transistor Q1, thereby serving as a load for the video output circuit.

抵抗R2は映像出力トランジスタQ1のエミッタ抵抗で
ある。
Resistor R2 is an emitter resistance of video output transistor Q1.

また、コンデンサC1および抵抗R3の直列回路は映像
出力トランジスタQ1のエミッタとアース間に挿入され
ている。
Further, a series circuit of a capacitor C1 and a resistor R3 is inserted between the emitter of the video output transistor Q1 and ground.

映像出力トランジスタQ1のコレクタは陰極配線2のカ
ソード電極Kに直結されている。
The collector of the video output transistor Q1 is directly connected to the cathode electrode K of the cathode wiring 2.

なお、第1図に示す回路は、例えば映像出力トランジス
タQ1のコレクタピーキング回路またはエミッタピーキ
ング回路等の周波数特性補償回路を省略している。
Note that the circuit shown in FIG. 1 omits a frequency characteristic compensation circuit such as a collector peaking circuit or an emitter peaking circuit of the video output transistor Q1, for example.

つぎに、第1図の回路の動作について概略説明する。Next, the operation of the circuit shown in FIG. 1 will be briefly explained.

トランジスタQ0のベースは映像検波回路1に直結され
ており、したがって映像出力トランジスタQ1のベース
バイアスは映像検波回路1により与えられる。
The base of the transistor Q0 is directly connected to the video detection circuit 1, and therefore the base bias of the video output transistor Q1 is provided by the video detection circuit 1.

このベースバイアスのもとに、映像出力トランジスタQ
1のエミッタは抵抗R2により、また映イ象出力トラン
ジスタQ1のコレクタは抵抗R1により、それぞれある
一定の直流的なバイアスが与えられる。
Under this base bias, the video output transistor Q
A certain DC bias is applied to the emitter of the image output transistor Q1 by the resistor R2, and to the collector of the image output transistor Q1 by the resistor R1.

映像検波回路1に直結された映イ象出力トランジスタQ
1のベースには、第2図に示すようないわゆる複合映像
信号波形が現われており、映イ象出力トランジスタQ1
のコレクタには、第3図のように第2図の波形より位相
が反転されてかつ増幅された信号が現われている。
Image output transistor Q directly connected to image detection circuit 1
At the base of 1, a so-called composite video signal waveform as shown in FIG. 2 appears, and the video output transistor Q1
As shown in FIG. 3, a signal whose phase is inverted and amplified from the waveform shown in FIG. 2 appears at the collector of FIG.

陰極線管2のカソード電極には、映像出力トランジスタ
Qlのコレクタに直結されているので、第3図に示すよ
うな信号波形で陰極線管2上に映像が再生されることに
なる。
Since the cathode electrode of the cathode ray tube 2 is directly connected to the collector of the video output transistor Ql, an image is reproduced on the cathode ray tube 2 with a signal waveform as shown in FIG.

この場合、抵抗R2を変化させて、映像出力トランジス
タQ1のコレクタの直流レベルを変化させることにより
輝度コントロールが可能であり、また抵抗R3を変化さ
せて交流列・得を変えることによりいわゆるコントラス
トコントロールが可能である。
In this case, the brightness can be controlled by changing the DC level of the collector of the video output transistor Q1 by changing the resistor R2, and the so-called contrast control can be performed by changing the AC line and gain by changing the resistor R3. It is possible.

ここで、映像出力トランジスタQ1のベースに加わる映
像信号の平均映像レベルが変化した場合について考える
Now, consider a case where the average video level of the video signal applied to the base of the video output transistor Q1 changes.

第2図aは平均映像レベルの小さい信号の一例で映像信
号の平均レベルはレベルLAIであり、第2図すは平均
映像レベルの中間的な信号で映像信号の平均レベルはレ
ベルLCIである。
FIG. 2a shows an example of a signal with a small average video level, and the average level of the video signal is level LAI, and FIG. 2a shows a signal with an intermediate average video level, and the average level of the video signal is level LCI.

この第2図aまたはbの信号が映像出力トランジスタQ
1のベースに加わった場合のコレクタにおける波形は、
それぞれ第3図aまたはbのようになるが、映像出力段
の直流利得と交流利得とにより、映像信号の平均レベル
LA□、Lc2(いずれもアースレベルLEに対する電
位)が変わってくる。
The signal shown in Fig. 2 a or b is output from the video output transistor Q.
The waveform at the collector when added to the base of 1 is:
As shown in FIG. 3a or b, respectively, the average levels LA□ and Lc2 (both are potentials relative to the earth level LE) of the video signal change depending on the DC gain and AC gain of the video output stage.

例えば、交流利得および直流利得が等しければ映像出力
トランジスタQ1のベース側での映像の平均レベルの差
がそのままコレクタ側に反転増幅され、第3図a、l)
両者の白レベルLwおよび黒レベルLBは各々同一レベ
ルとなる。
For example, if the AC gain and DC gain are equal, the difference in the average level of the video on the base side of the video output transistor Q1 will be inverted and amplified as it is on the collector side.
The white level Lw and black level LB of both are the same level.

一方、直流利得が零である場合(第1図で映像検波回路
1と映像出力トランジスタQ1のベース電極との間に直
流カット用のコンデンサを挿入し、映像出力トランジス
タQ1のベースには別の適当な固定バイアスを与えたよ
うな場合)は、映像出力トランジスタQ1のコレクタの
平均レベルが一定電位となるため、第3図a、l)両者
の映像の平均レベルLA2.LC2が同一レベルとなる
On the other hand, if the DC gain is zero (see Figure 1, a DC cut capacitor is inserted between the video detection circuit 1 and the base electrode of the video output transistor Q1, and another suitable capacitor is inserted at the base of the video output transistor Q1. (in the case where a fixed bias is applied), the average level of the collector of the video output transistor Q1 becomes a constant potential, so that the average level of both images LA2 . LC2 becomes the same level.

第1図の回路の場合、直流利得が抵抗R2で、交流利得
は抵抗R2と抵抗R3の逆数和の逆数(即ち、抵抗R2
と抵抗R3の並列回路インピーダンス)で支配されるた
め、直流利得が交流利得に比べて小さくなって前述の2
種の例の中間的な動作になる。
In the case of the circuit shown in FIG.
and the parallel circuit impedance of resistor R3), the DC gain becomes smaller than the AC gain, resulting in the above-mentioned 2
This is an intermediate behavior for the seed example.

さて、直流伝送率は次式で定義される。Now, the DC transmission rate is defined by the following equation.

すなわち、直流伝送率をW、黒レベル変動量をU、平均
映像レベル変動量をVとすると、 である。
That is, if W is the DC transmission rate, U is the amount of black level variation, and V is the amount of average video level variation, then the following is true.

これによれば、前例の交流利得=直流利得の場合、黒レ
ベルは変動しないから黒レベル変動量はOで直流伝送率
としては100%であり、直流利得零の場合は黒レベル
変動量U−平均映像レベル変動量Wとなって直流伝送率
はOである。
According to this, when the AC gain = DC gain in the previous example, the black level does not change, so the black level fluctuation amount is O and the DC transmission rate is 100%, and when the DC gain is zero, the black level fluctuation amount U- The average video level fluctuation amount is W, and the DC transmission rate is O.

一般に、直流伝送率が低いと陰極線管2上での画像再現
の輝度信号の忠実性が劣化する。
Generally, when the DC transmission rate is low, the fidelity of the luminance signal for image reproduction on the cathode ray tube 2 deteriorates.

この直流伝送率を上げる方法は、種々考案されている(
直流伝送の他に直流再生という方法も利用されている)
が、複雑な回転構成となっているのが現状である。
Various methods have been devised to increase this DC transmission rate (
In addition to DC transmission, a method called DC regeneration is also used.)
However, the current situation is that it has a complicated rotational configuration.

したがって、この考案の目的は、簡単な構成で直流伝送
率を上げることができて画像再現の忠実性を向上できる
テレビジョン受像機を提供することである。
Therefore, an object of this invention is to provide a television receiver that can increase the DC transmission rate with a simple configuration and improve the fidelity of image reproduction.

この考案の一実施例を第4図に示す。An embodiment of this invention is shown in FIG.

すなわち、このテレビジョン受像機は、映像出力トラン
ジスタQ1のコレクタに接続されている抵抗R1と電圧
vCC1を有する電源との間に抵抗R4を挿入接続し、
かつ抵抗R4と抵抗R1との接続点とアースとの間にコ
ンデンサC2を接続したもので、それ以外の構成は第1
図のテレビジョン受像機と同じである。
That is, in this television receiver, a resistor R4 is inserted and connected between a resistor R1 connected to the collector of the video output transistor Q1 and a power supply having a voltage vCC1,
In addition, a capacitor C2 is connected between the connection point of the resistor R4 and the resistor R1 and the ground, and the other configuration is the first one.
It is the same as the television receiver shown in the figure.

つぎに、動作について第1図のテレビジョン受像機の動
作と対比しながら説明する。
Next, the operation will be explained in comparison with the operation of the television receiver shown in FIG.

第1図のテレビジョン受像機の場合、映像出力トランジ
スタQ1のコレクタのバイアス電源の電圧はvCC2で
あり、第4図のテレビジョン受像機の場合、映像出力ト
ランジスタQ□のコレクタのバイアス電源は電圧vCC
2を有する電源であるが、バイアス電圧はコンデンサC
2の両端の電圧である。
In the case of the television receiver of FIG. 1, the voltage of the bias power supply of the collector of the video output transistor Q1 is vCC2, and in the case of the television receiver of FIG. 4, the bias power supply of the collector of the video output transistor Q□ is the voltage vCC
2, but the bias voltage is the capacitor C
This is the voltage across 2.

また、第1図のテレビジョン受像機の場合は、平均映像
レベルが大きい信号の場合はど、映像出力トランジスタ
Q1のコレクタ即ち陰極線管のカソード電極Kにおける
白レベルが高くなり(アースに対して、電位的に)正し
く再現されるべき自レベル(ならびに黒レベルおよびそ
の他の各階調)が変動する訳であるが、第4図のテレビ
ジョン受像機の場合は、平均映像レベルの大きい信号は
ど映像信号電流の平均値Icが大きいので、その分だけ
コンテ゛ンサC2の両端の電圧(Vcc2− (I c
X R4)で表わされる)が低くなり、したがって映
像出力トランジスタQ1のコレクタ電位も低くなる方向
に変動することになり、平均映像レベルが大きい場合の
白レベルの高まる方向と逆方向に働き、平均映像レベル
が小さい場合の白レベルとの差が第1図のテレビジョン
受像機の場合よりも縮まることになる。
Furthermore, in the case of the television receiver shown in FIG. 1, when the average video level of the signal is high, the white level at the collector of the video output transistor Q1, that is, the cathode electrode K of the cathode ray tube becomes high (relative to ground). This means that the own level (as well as the black level and other gradations) that should be correctly reproduced (potentially) varies, but in the case of the television receiver shown in Figure 4, signals with a high average video level are Since the average value Ic of the signal current is large, the voltage across the capacitor C2 (Vcc2- (Ic
X (represented by The difference from the white level when the level is small is smaller than in the case of the television receiver of FIG. 1.

その結果、抵抗R4とコンテ゛ンサC2を付加するとい
う簡単な構成で直流伝送率が高められ、陰極線管2に再
現される映像の忠実性を向上させることができる。
As a result, the DC transmission rate can be increased with a simple configuration of adding the resistor R4 and the capacitor C2, and the fidelity of the image reproduced on the cathode ray tube 2 can be improved.

以上のように、この考案のテレビジョン受像機は、簡単
な構成で直流伝送率を上げることができ、その結果陰極
線管に再現される映像の忠実性を向上させることができ
る。
As described above, the television receiver of this invention can increase the DC transmission rate with a simple configuration, and as a result, can improve the fidelity of images reproduced on the cathode ray tube.

【図面の簡単な説明】 第1図は従来のテレビジョン受像機の要部構成図、第2
図−および第3図はその動作説明図、第4図はこの考案
の一実施例の要部構成図である。 1・・・・・・映像検波回路、2・・・・・・陰極線管
、Ql・・・・・・映像出力トランジスタ、R1,R2
,R3,R4・・・・・・抵抗、C1,C2・・・・・
・コンテ゛ンサ。
[Brief explanation of the drawings] Figure 1 is a configuration diagram of the main parts of a conventional television receiver;
3 and 3 are explanatory diagrams of its operation, and FIG. 4 is a diagram showing the main part of an embodiment of this invention. 1...Video detection circuit, 2...Cathode ray tube, Ql...Video output transistor, R1, R2
, R3, R4...Resistance, C1, C2...
・Container.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 映像検波回路と、この映像検波回路の出力がベースに加
えられる映像出力トランジスタと、この映像出力トラン
ジスタのコレクタに一端が接続された負荷抵抗と、前記
映像出力トランジスタのコレクタにカソードが接続され
た陰極線管と、前記負荷抵抗の他端に一端が接続された
抵抗と、この抵抗と前記負荷抵抗の接続点に一端が接続
されるとともに他端が接地されたコンデンサと、前記抵
抗の他端に接続された直流電源とを備えたテレビジョン
受像機。
a video detection circuit, a video output transistor to which the output of the video detection circuit is applied to the base, a load resistor with one end connected to the collector of the video output transistor, and a cathode line whose cathode is connected to the collector of the video output transistor. a resistor whose one end is connected to the other end of the load resistor; a capacitor whose one end is connected to the connection point of the resistor and the load resistor and whose other end is grounded; and a capacitor connected to the other end of the resistor. A television receiver equipped with a DC power supply.
JP2309078U 1978-02-23 1978-02-23 television receiver Expired JPS5811094Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2309078U JPS5811094Y2 (en) 1978-02-23 1978-02-23 television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2309078U JPS5811094Y2 (en) 1978-02-23 1978-02-23 television receiver

Publications (2)

Publication Number Publication Date
JPS54126532U JPS54126532U (en) 1979-09-04
JPS5811094Y2 true JPS5811094Y2 (en) 1983-03-01

Family

ID=28859046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2309078U Expired JPS5811094Y2 (en) 1978-02-23 1978-02-23 television receiver

Country Status (1)

Country Link
JP (1) JPS5811094Y2 (en)

Also Published As

Publication number Publication date
JPS54126532U (en) 1979-09-04

Similar Documents

Publication Publication Date Title
JP3315133B2 (en) Deflection system
JPS5811094Y2 (en) television receiver
JP2809856B2 (en) Feedback emphasis circuit
JPS6225017Y2 (en)
JPS5837175Y2 (en) Braun tube drive circuit
JPH0211067A (en) Video signal processing system
JP3355632B2 (en) Level control circuit
KR100271590B1 (en) Differential amplifying apparatus
JP3699137B2 (en) Cathode ray tube driver with input black tracking circuit
JPS5936015Y2 (en) Speed modulation amplifier
JPS6012381Y2 (en) Image quality adjustment circuit
JPH0117891Y2 (en)
KR950001174Y1 (en) Image signal distortion compensation circuit
JPS5813659Y2 (en) ABL circuit
JPS5929424Y2 (en) Image tube EE circuit device
JPS6019407Y2 (en) scanning speed modulator
JPH08111621A (en) Signal amplitude limit circuit
JP2725388B2 (en) Video signal average level detection circuit
JPS6226229B2 (en)
JPS5834843Y2 (en) Sharpness improvement circuit
JP3058900B2 (en) Scan speed modulation circuit
JPH0662277A (en) Peak luminance expanding circuit
JPS6336568B2 (en)
JPH07129110A (en) Image output circuit
JPH04196770A (en) Gamma correction circuit