JPS5810907A - ノイズスケルチ制御回路 - Google Patents

ノイズスケルチ制御回路

Info

Publication number
JPS5810907A
JPS5810907A JP10841581A JP10841581A JPS5810907A JP S5810907 A JPS5810907 A JP S5810907A JP 10841581 A JP10841581 A JP 10841581A JP 10841581 A JP10841581 A JP 10841581A JP S5810907 A JPS5810907 A JP S5810907A
Authority
JP
Japan
Prior art keywords
counter
circuit
output
squelch
noise amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10841581A
Other languages
English (en)
Inventor
Hideo Yamashita
山下 秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10841581A priority Critical patent/JPS5810907A/ja
Publication of JPS5810907A publication Critical patent/JPS5810907A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/344Muting responsive to the amount of noise (noise squelch)

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はノイズスケルチ回路を有するFM受信機に於
けるスケルチレベル調整を自動的に設定するノイズスケ
ルチ制御回路に関する本のである。
第1図は従来のこの種の装置の一例を示す構成図である
。図において(1)は弁別器(周波数弁別器χ(2’)
 ti出力増幅器、(3)はノイズ増幅器、(4)は検
波器、(5)はスイッチング回路、(6)は可変抵抗器
、(ハ)はスピーカである。
次に第1図の装置の動作について説明する。受信機入力
信号がない時、又は少ない時には弁別器(1)からは受
信機雑音が出力される。この出力された雑音はノイズ増
幅器(3)で増幅され検波回路(4)で検波され、スイ
ッチング回路(5)に出力される。このスイッチング回
路(5)は検波回路(4)からの入力信号により出力増
幅器(2)をOFF状態にし、スピーカ■への出力を阻
止する。従ってスピーカ(ハ)からは雑音な出力しない
ようにすることができる。ところで、この弁別器(1)
の雑音出力がどの程度の時にスケルチ動作をさせるかは
受信機の受信状態によって調整しなければならず、可変
抵抗器(6)によりノイズ増幅器(3)の増幅利得を調
整することにより行う。即ち、ノイズ増幅器(3)の入
力が小さなレベ、11     ルでスケルチを動作さ
せると信号出力をしゃ断する場合が起るし、ノイズ増幅
器(3)の入力が大きくなるまでスケルチを動作させな
いと、耳ざわりな雑音がスピーカ(ハ)から出る結果と
なる。
従来のこの種の装置は以上のように構成されているので
、受信状態をスピーカで確認しながらスケルチレベルの
設定を行なわざるを得ないが、信号およびノイズの受信
状mは装置周辺の状況、装置自体の温度上昇な・どによ
り常に一定ではない。
従って無人基地局におけるスケルチレベルヲ設定する場
合などKは現地まで出向いて行わねばならぬという欠点
があった。
この発明は上述のような従来のものの欠点を除去するた
めになされたもので、受信状態の変動に対して装置自体
でノイズ増幅器の利得を変化することのできるノイズス
ケルチ制御回路を提供することを目的としている。
以下、この発明の実施例を図について説明する。
第2図はこの発明の一実施例を示す構成図で、第1図と
同一符号は同一部分を示し、(7)はアンドゲート、(
81)、(82)はインバータ、(83)は抵抗、(8
4)はコンデンサで、(81)、(82)、(83)、
(84)でパルス発振回路(8)を構成し、所定の繰返
し周波数のパルスを発生する。(9)はアンドゲート、
Qlはアップカウンタ、Q力、(6)は演算増幅器、0
は外部信号入力端子、<14Fiフリツプフロツプ(1
ビツトのメモリ回路)、(2)はダウンカウンタ、(ロ
)けアンドゲート、o乃#i電源リセット回路、(2)
、α傷はオアゲート、翰はタイマ、Q力はタイマ翰のタ
イマ時間を設定する可変抵抗、(2)はディジタルアナ
ログ臂換回路(以下D/Aと略記する)、(2)はプリ
セット回路である。
次に、第2図の回路の動作を説明する0第2図の回路の
電源を投入すると電源リセット回路aηが動作し、リセ
ット信号がゲートQ篩、(2)を経て出力され、フリッ
プフロップ(14、アップカウンタaQ1ダウンカウン
タ(2)をリセットする。各カウンタのリセット信号入
力端子はRで示すが、アップカウンタ00けリセットさ
れるとその計数値は零となり、ダウンカウンタoIhリ
セットされるとその計数値はプリセット回路−に設定さ
れた数値になる。アップカウンタ(ト)の計数値が零に
なるとその計数値をアナログ電圧に変換するD/A(2
)の出力電圧も零とな9演算項幅器<11 、(2)を
介しノイズ増幅器(3)に加えられる制御電圧は零とな
り、ノイズ増幅器(3)の利得は零となりスイッチング
回路(5)のスケルチ出力は出ない。
電源リセット回路的の出力は電源投入彼所定時間の後消
滅し、アンドゲート(7)がオン状態となって、パルス
発振回路(8)は発振を開始してアップカウンタ(2)
にパルスを入力し始める。アップカウンタ(ト)の計数
値は次第に上昇し、これにと本かってD/A 四の出力
電圧も次第に上昇するので、増幅器Q力、(2)を経て
ノイズ増幅器(3)に加えられる制御信号も上昇する。
このようにしてノイズ増幅器(3)、検波器(4)の出
力が上昇し、スイッチング回路(5)においてスケルチ
動作が行われる。スケルチ動作が行われるとアンドゲー
ト(ロ)の出力によってダウンカウンタ(至)の計数動
作を可能化し、発振回路(8)の出力パルスをダウンカ
ウンタ(ハ)Kよって計数し始める。ダウンカウンタ(
至)にプリセットされていた数値が漸次減少し零になる
と図KCAとして示す端子からキャリパルスを出力しフ
リップフロップα4をセットする。フリップフロップa
4がセットされるとその4端子の出力論理は「0」とな
りアンドゲート(9)によってアップカウンタαQに入
力するパルスが阻止され、アップカウンタ(10の計数
値はその時点の値が保持される。すなわちダウンカウン
タ(ト)はスケルチ動作が行われた時点からノイズ増幅
器(3)の制御電圧の上昇を停止する時点捷でに所定の
時間遅れを与えるためのものである0以上のようにして
、電源投入時にノイズ増幅器(3)の制御電圧値(演算
増幅器(イ)の出力電圧値)が適当な値に設定される。
ところで、周囲温度其他の条件の賛化に・よりノイズ増
幅器(3)の利得が低下しスイッチング回路(5)の出
力におけるスケルチが外れたとすると、スイッチング回
路(5)からの出力の論理は「0」となり、信号のない
時の雑音がスピーカ(ハ)から出力される。
この状態がタイマ(ホ)に設定した時間だけ連続すると
タイマ翰からオアゲート(2)へ信号が出て、電源リセ
ット回路(ロ)から信号が出力したと同様アップカウン
タ(2)の数値設定を最初からやり直すので、増幅器(
2)の出力電圧は変化した条件に対して適当な僅に再試
定される。(2)は外部からの信号を入力し増幅器(イ
)の入力電圧を零にするための端子である○ 以上のように、この発明によれば、周囲条件の変化に対
し常に適当なスケルチレベルを設定しかつ維持すること
ができる。
【図面の簡単な説明】
t1図は従来の装置を示すブロック図、第2図はこの発
明の一実施例を示すブロック図である。 (1)−・弁別器、(3)−・・ノイズ増幅器、(4)
・・、検波器、(5)−・スイッチング回路、(8)・
−発振回路、α0−アップカウンタ、α→・・フリップ
フロップ、αつ−・ダウンカウンタ、−・−・タイマ、
幹・−・D/ASH−プリセット回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −

Claims (2)

    【特許請求の範囲】
  1. (1)周波数弁別器の出力のうちの信号周波数成分以外
    の周波数成分をノイズ増幅器によって増幅しこのノイズ
    増幅器の出力によってスケルチ制御を行うノイズスケル
    チ制御回路において、所定の繰返し周期を有するパルス
    信号を発生する発振回路と、この発振回路の出力のパル
    ス信号を計数するアップカウンタと、このアップカウン
    タの計数値をアナログ電圧に変換するディジタルアナロ
    グ変換回路と、このディジタルアナログ変換回路の出力
    により上記ノイズ増幅器の利得を制御する手段と、上記
    ノイズ増幅器の出力によりスケルチ制御動作が行われた
    時点から所定時間後に上記発振回路から上記アップカウ
    ンタへの入力を阻止するゲート制御回路と、電源投入時
    及びスケルチ不動作状態が所定時間継続した場合上記ア
    ップカウンタをリセットし上記発振回路からのパルヘス
    信号の計数を開始する手段とを備えたことを特徴とする
    ノイズスケルチ制御回路。
  2. (2)ゲート制御回路は、ダウンカウンタと、このダウ
    ンカウンタに所望の初期値を設定するプリセット回路と
    、スケルチ動作状態を表す信号の存在中発振回路からの
    パルス信号を上記ダウンカウンタでダウンカウントする
    手段と、上記ダウンカウンタのキャリ出力によりセット
    されるフリップフロップと、このフリップフロップのセ
    ットさhている間上記発振回路からアップカウンタへの
    入力を阻止する手段とを備えたことを特徴とする特許請
    求の範囲第1項記載のノイズスケルチ制御回路。
JP10841581A 1981-07-10 1981-07-10 ノイズスケルチ制御回路 Pending JPS5810907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10841581A JPS5810907A (ja) 1981-07-10 1981-07-10 ノイズスケルチ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10841581A JPS5810907A (ja) 1981-07-10 1981-07-10 ノイズスケルチ制御回路

Publications (1)

Publication Number Publication Date
JPS5810907A true JPS5810907A (ja) 1983-01-21

Family

ID=14484174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10841581A Pending JPS5810907A (ja) 1981-07-10 1981-07-10 ノイズスケルチ制御回路

Country Status (1)

Country Link
JP (1) JPS5810907A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041977A (ja) * 1983-08-17 1985-03-05 宮田工業株式会社 泡消火薬剤
JPS6425216U (ja) * 1987-08-05 1989-02-13

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041977A (ja) * 1983-08-17 1985-03-05 宮田工業株式会社 泡消火薬剤
JPS6425216U (ja) * 1987-08-05 1989-02-13

Similar Documents

Publication Publication Date Title
US4237448A (en) Pager with escalating audio alert signal level
EP1303910B1 (en) Agc circuit
US4521912A (en) Low power indicating circuit for a radio transmitter
US5507022A (en) Electric field level detecting apparatus
FI65518C (fi) Digitalreglersystem
GB2097158A (en) Selective call communication receiver
JPS5810907A (ja) ノイズスケルチ制御回路
GB1562121A (en) Tone signal detecting circuits
US3686635A (en) Integrated circuit decoder responsiver to two sequential tones, with group call provisions
US4231018A (en) Tone signal detector
EP0383271A2 (en) Waveform shaping circuit and receiver using same
US7894558B2 (en) Receiving circuit for multi-slot receiving provided with circuit for adjusting frequency characteristic of active filter
US3946321A (en) Digital encoder
JPS6223139Y2 (ja)
US20060108992A1 (en) System for regulating the level of an amplified signal in an amplification chain
US3040256A (en) Selective signaling system with narrow band feedback
US3024360A (en) Radio receiver
JPS5832343Y2 (ja) 自動周波数調整解除装置
JPS6137814B2 (ja)
RU1814131C (ru) Фильтр-реле тока
JP3240456B2 (ja) デジタルノイズスケルチ回路
KR920001869A (ko) 업컨버젼을 이용한 라디오파 수신회로
JPS6342963B2 (ja)
JPS623930Y2 (ja)
SU481117A2 (ru) Широтно-импульсный усилитель мощности низкой частоты