JPS5810898B2 - ヒドウキデ−タノタメノ デンソウコウカンキ - Google Patents

Description

【発明の詳細な説明】 本発明は時分割多重原理に基づいて動作する制御装置に
よる与えられた文字構造とデータスピードを有する非同
期データ信号の伝送のための伝送交換機に関する。

時分割多重原理に基づく非同期データ信号の伝送方法は
ドイツ国公開公報第１４３７７９４号から公知であり、
これは伝送交換機に到来するデータ信号を受信回線装置
において文字ごとに復号し記憶して、この受信回線装置
から転送装置、通常コンピュータ、によって文字を取り
出し送信回線装置に置いて関連する回線に送出すること
を特徴とするものである。

この方法の欠点は受信および送信回線装置にデータ文字
を記憶させることに関連して価格が高くなり、またこの
記憶のためにデータ信号が非常な遅延を受けることであ
る。

信号の遅延は、多数のタンデム接続された交換機な経由
する場合特に問題となる。

公開されたスウェーデン国出願第３４７４０７号から公
知の他の方法によれば、到来するデータ信号の状態の変
化が受信回線装置によって検出され、すなわち２進「０
」から「１」へのあるいはその逆の変換が行なわれ、そ
の後でコンピュータにたくわえられたアドレス情報によ
ってこれらの変化が送信回線装置に転送される。

この方法は前述の方法に伴なう遅延を除去するものであ
るが、その代り他の２つの欠点を有する。

その１つは、個々の文字エレメントのパルス時間に関し
て伝送文字の再生が生じないことである。

もう１つは、前記変換処理が、コンピュータに対する一
時的負荷に依存するある時間歪すなわちパルス時間のラ
ンダムな引延しを生ずることである。

本発明の目的は文字エレメントのパルス時間について同
時に文字を再生する非同期データ信号の変換のための伝
送時間を最小にすることである。

この目的は、受信回線装置からのデータ信号な、検知装
置において極性決定した後、中間メモリにエレメントご
とに記憶し、この中間メモリからエレメントごとに読取
り装置に転送し、この読取り装置において同期クロック
信号によって文字を再生すると共に送信回線装置へ送出
することによって達成される。

第１図は伝送交換機ＦＳを示す。

この伝送交換機には４×１６＝６４個の端末装置Ｔ１０
１〜Ｔ４１６がそれぞれの回路Ｌ１０１〜Ｌ４１６およ
び関連する回線装置ＬＵ１０１〜ＬＵ４１６において接
続されている。

すべての端末装置は５０ボーの非同期変調速度で動作す
るものとし、そして国際テレックス標準による文字構造
と信号方式を用いるものとする。

このことはあらゆる文字信号が７個の２進文字エレメン
トを有し、そのうち第１エレメントは開始エレメントで
あり、最後のエレメントは停止エレメントであり、そし
て５個の中間エレメントは情報を担うデータエレメント
であることを意味する。

またその標準構造は最初の６個のエレメントのおのおの
の公称の長さは２０ｍ５の単位長さに相当し、一方停止
エレメントは少し長くて公称上１．５単位長さすなわち
３０ｍ５である。

したがって、その結果えられる各目文字速度は５０／７
．５＝６．６７文字／秒である。

けれども、端末からの手動伝送による場合平均文字速度
はもつと低いであろう。

これは停止エレメントが時々さらに長くなるということ
かられかる。

したがって、伝送の非同期法の典型的なものにおいては
、ある文字エレメントの位相位置は同じ文字内の他のエ
レメントの位相位置にのみ相互に関係しており、そして
受信器は各開始エレメントからエレメントの位相を得そ
して各停止エレメントの間待ち状態に変えなければなら
ない、ということである。

各１６個の回線装置、例えばＬＵ１０１〜ＬＵ１１６、
はマルチプレクサ装置、例えばＭＵＸｌ、およびデマル
チプレクサ装置、例えばＤＥＸｌ、に接続される。

その目的は、選定された時間間隔において、回路を入力
母線ＭＵＢおよび出力母線ＤＥＢに接続することである
。

マルチプレクサ装置ＭＵＸ１〜４は全体として入力信号
の値に対するサンプリング装置ＳＡを構成し、そしてデ
マルチプレクサ装置ＤＥＸ１〜４は全体で、後で詳細に
記述されるように、各回線装置の再生装置ＲＡへの出力
信号の値に関する表示値の伝送のための読取り装置ＵＡ
を構成する。

再生装置の他に、回線装置は回線側および交換機側でそ
れぞれ用いられる信号表示間の翻訳のための従来の型の
回路な有している。

母線ＭＵＢおよびＤＥＢ上で文字エレメントが伝送され
る。

これらの文字エレメントは、アドレスカウンタＡＤＲに
よって定められる時間順序でおよびタイミング発生器Ｔ
Ｇによって定められる密度、例えば単位エレメントおよ
び回線当り１５の密度で、それぞれサンプリング値およ
び表示値の形でＬＵ架架装連通てそれぞれ受信されおよ
び送信される。

第２図のタイミング図の線ａ、ｃ。ｉ、ｊを参照された
い。

呼出し端末装置、所望の他の端末装置を設えたＡ加入者
、およびＢ加入者間の相互接続は制御処理装置ＳＤをそ
なえた制御装置ＳＵな有する中央スイッチング装置で行
なわれる。

このスイッチング装置はまた出力バッファＵＢに接続さ
れたバッファメモリＢＭを有し、これらは中間メモリＦ
Ｍの一部分な形成している。

スイッチング装置はまたスイッチングメモリＫＭを有す
る。

このメモリは、受信された文字エレメントを、論理装置
ＫＬによって処理される間、一時的に記憶する。

論理装置は補助装置ＭＢＬ。ＴＲＬ、ＡＲＬ、ＳＢＬお
よびＵＫＬを有し、これらは後で詳細に記述されるよう
にスイッチングメモリＫＭのそれぞれ関連するメモリ領
域、すなわちＭＢＭ、ＴＲＭ、ＡＲＭ、ＳＢＭ、ＵＫＭ
と相互に関連して動作する。

伝送交換機はまた検知装置ＡＡを有しており、この装置
は、サンプリング値に基づき、受信信号の情報内容を確
立し、そして確立された値により２進表示信号を発生す
る。

この検知装置は例えばスエーデン特許出願第７３．１０
９６８−８号による装置から成るものとする。

したがって以下に説明されるように、この装置は復号器
メモリＡＫＭと復号器論理装置ＡＫＬな有している。

スイッチメモリの各メモリ領域は、また復号器メモリと
バッファメモリも、６４個の回線装置のおのおのに対応
する６４個のメモリ位置な有しており、これらの位置は
、復号器メモリに関連するサンプリング値を書込むため
におよび関連する表示値を出力バッファから読出すため
にそれぞれの回線装置が母線ＭＵＢおよびＤＥＢを呼出
すと同時にアドレスされる。

アドレス指定は周期的に行なわれ、中間メモリから読取
り装置への読取りな容易にするために、すべてのアドレ
ス指定サイクルは各５ステツプの１６シーケンスに分割
される。

５ステツプの第１ステツプのさい、４表示値がバッファ
メモリＢＭから出力バッファＵＢに伝送される。

そのおのおのはそれぞれの１００回線群、例えばＬＵｌ
ｏｌ、Ｌｕ２Ｏ３，Ｌｕ２Ｏ３、およびＬｕ２Ｏ３、の
回線装置に関連する。

同じシーケンスの他の４ステツプの間、これら回線装置
のアドレス指定が行なわれ、これら回線装置からサンプ
リング値が母線ＭＵＢな通って、あるいはこれら回線装
置へ表示値が母線ＤＥＢ通ってそれぞれ伝送される。

このことは第２図の線ｂ〜ｆかられかるであろう。

Ａ加入者端子、例えばＴ１０１が休止位置にある時、母
線ＭＵＢ上のアドレス指定段Ａ１０１の時に生じるサン
プリング値は２進「０」を表わす。

呼出しを受けると状態は２進「１」に変わり、その結果
復号器論理装置ＡＫＬが働き、復号器メモリＡＫＭの対
応する位置にその事象に関する情報な記憶する。

１単位間隔に対応する１５個のサンプリング値が記録さ
れた後、そのエレメントの情報内容が評価される。

もしそれが「１」であるならば、論理装置ＭＢＬＬ通し
て受信バッファＭＢＭのＡ加入者のメモリ位置に転送さ
れ、その後次の単位間隔が走査される。

受信バッファにおいて、テレックス文字の長さに対応す
る７個の信号エレメントかたくわえられ、そしてもしす
べてが「１」であるならば、Ａ加入者のアドレスがアド
レスレジスタメモリＡＲＭの対応する位置に書き込まれ
ると同時に、呼出し表示が状態レジスタＴＲＭのＡ加入
者のメモリ位置の更新のために論理装置ＴＲＬに転送さ
れる。

後で記述されるように、バッファメモリＢＭに書込むこ
とによりＡ加入者への出力データが「０」から「ｌ」へ
変えるようにして、呼出しの認知がまた制御処理装置と
は関係なく行なわれる。

呼出し表示はまた制御処理装置ＳＤに転送される。

制御処理装置はアドレスレジスタの情報によってＡ加入
者を識別する。

もし制御処理装置がＡ加入者からの選択情報を受信する
ように準備されているならば、テレックス文字「Ｇ」が
送信バッファメモリＳＢＭのＡ加入者位置にまず書込ま
れ、そしてこのバッファメモリから符号器論理装置ＵＫ
Ｌによってエレメント毎にそれが取出され、そして関連
するメモリＵＫＭにたくわえられる。

そしてそのメモリから、その値がそれぞれの文字エレメ
ントを表わす表示パルスがバッファメモリＢＭのＡ加入
者位置に転送される。

バッファメモリＢＭからは表示パルスが出力バッファＵ
Ｂを通して母線ＤＥＢに供給され、そしてＡ加入者の時
間スロットにおいてデマルチプレクサＤＥＸ１を通して
回線装置ＬＵ１０１に送られる。

ここで、再生装置ＲＡ１０１によって、回線Ｌ１０１に
伝送される文字エレメントに組合わせられる。

文字「Ｇ」全体が送信バッファから集められた時、制御
処理装置は文字「Ａ」が、これは信号「ＧＡ」（Ｇｏ
Ａｈｅａｄ）の中の第２文字であり、またＡ加入者に送
られる。

制御処理装置は処理手順中のこの段階が完了したことを
状態レジスタにマークする。

Ａ加入者は、特定の時間内にＢ加入者（または特殊サー
ビス）な識別する特定の数のテレックス文字の形式で選
択情報な送るものと予期される。

もしこの送信が行なわれないならば、出力データを「０
」に復帰し、そしてスイッチメモリのＡ加入者のメモリ
語な復帰することによりＡ加入者のクリアを開始する。

他方もし選択情報が到来するならば、文字が復号器論理
装置によってエレメント毎に解析され、そして前述のよ
うに受信バッファで組合わされ、それから制御処理装置
によって文字が一時に取出される。

必要な数の文字がＢ加入者の識別のために受信された時
、制御処理装置が状態レジスタの対応する位置に入り、
そして加入者が受入れ可能かどうか調べる。

もし受入れ可能でないならば、このことは多くの文字の
形のいわゆるサービス信号でＡ加入者に通告され、その
後でＡ加入者がクリアされる。

もしＢ加入者が受入れ可能であるならば、制御処理装置
が状態レジスタに呼出し状態な書込み、その後でバッフ
ァメモリＢＭのＢ加入者メモリ位置の出力データが「０
」から「１」に変わる。

これはＢ加入者端子、例えばＴ４１６への呼出し信号を
意味する。

回線装置ＬＵ４１６がアドレス指定される順序の第１ア
ドレス指定段階の際、すなわち段階０１６の際、呼出し
信号の表示値が出力バッファＵＢに転送され、したがっ
てアドレス指定段階４１６０時、これら表示値は母線Ｄ
ＥＢとデマルチプレクサＤＥＸ４を通して回線装置ＬＵ
４１６に伝送され、そして再生装置ＲＡ４１６で連続信
号に組込まれる。

応答する時、端子Ｔ４１６は伝送交換機に向かう方向に
「０」から「１」への変換を生じるが、これは復号され
た後に受信バッファな通して制御処理装置に通知される
。

制御処理装置は両方の加入者の送信バッファ位置に接続
完了メツセージ「ＣＴ」を書込み、そしてこの信号が伝
送された時、この事実が状態レジスタにマークされ、そ
して同時にアドレスレジスタ内の情報が変えられる。

これまでアドレスレジスタ内の各加入者のメモリ位置が
それ自身の回線装置をアドレスしたが、接続完了される
とこれらのアドレスは逆転される。

さらにこの接続の結果、復号器で復号される文字エレメ
ントが符号器に直接送信され符号器メモリに記憶される
。

しかしながら、受信バッファはＡまたはＢ加入者のいず
れかからのクリア信号な検知しうるためにすべてのエレ
メントを受信し続ける。

アドレスレジスタ内のアドレスの逆転の結果、Ａ加入者
メモリ位置の符号器メモリから読取られた表示値がバッ
ファメモリのＢ加入者のメモリ位置に書込まれまたその
逆も可能となる。

したがって上記接続はスイッチメモリからバッファメモ
リへの伝送の時間スロットを変えることによって行なわ
れる。

クリアに対する要求はいずれかの端末から連続的に伝送
されてくる「０」によって与えられる。

受信バッファがいくつかの「０」エレメントだけをもつ
文字を見出すと、これは状態レジスタに指示され、一方
制御処理装置は関連するアドレスを識別する。

それから両端末がクリアされそしてアドレスレジスタ内
の関連するメモリ位置がゼロにされる。

前述の接続工程およびクリア工程は本発明の目的ではな
く、単に伝送交換機の動作モードをより完全に記述する
ために説明したものである。

コンピュータは遠隔通信に用いられる周知の型のリアル
タイムコンピュータでよい。

本発明の基本原理は、２つの加入者が互いに接続された
時の定常状態を、どのようにしてその接続が準備された
かを考えることなく、記述することによって十分に説明
することができる。

第３，４図は、定常状態を記述する場合に興味ある機能
な簡単な形で示している。

非同期テレックス文字の形の情報が２つの接続された加
入者の間で交換される。

第３図は復号器メモリＡＫＭと復号器論理ＡＫＬを有す
る検知器装置ＡＡと、制御装置ＳＵに関連するアドレス
レジスタ論理ＡＲＬをそなえたアドレスレジスタメモリ
ＡＲＭと、バッファメモリＢＭと出力バツファＵＢ＆含
む中間メモリＦＭを示している。

Ａ加入者とＢ加入者はメモリアドレス１０１と４１６に
よって表わされる。

おのおののアドレスに対応してメモリ領域ＡＫＭ、ＡＲ
Ｍのおのおのにメモリ語が、そしてバッファメモリＢＭ
にメモリビットがある。

ＢＭの中のメモリビットは例えば００１および０１６の
特別のアドレス入力によって呼出しうる４ビット語で構
成される。

母線ＡＤＢは第１図に示されたアドレスカウンタＡＤＨ
と接続される。

母線ＭＵＢおよびＤＥＢはまた第１図に示されるように
マルチプレクサ装置およびデマルチプレクサ装置にそれ
ぞれ接続される。

第４図のタイミング図表はＡ加入者からＢ加入者へのテ
レックス文字の伝送における事象の過程な示している。

線ａ上のパルス列はアドレスカウンタが状態１０１にあ
る時な示す、すなわち、Ａ加入者のメモリ語がメモリ領
域ＡＫＭおよびＡＲＭにアドレスされそしてＡ加入者の
回線装置ＬＵ１０１がマルチプレクサ装置ＭＵＸ１にア
ドレスされる時を示す。

このアドレス指定段階はテレックス文字の単位間隔当り
１５回の繰返し周波数で繰返される。

このことはＡ加入者から到来する文字に関するサンプリ
ング値がこの周波数で復号器論理ＡＫＬに母線ＭＵＢを
通して伝送されることを意味する。

線す上には線Ｌ１０１かも到来する文字エレメントが示
されており、そこで２状態からＡ状態への第１の変更が
開始エレメントの始まりをマークする。

開始エレメントは５個のデータエレメント、その第１の
ものは全体で示される、とおよびＺ状態に対応する停止
エレメントを含む。

一番左に示されるＺ状態は先行のテレックス文字の停止
エレメントを表わす。

また第２図線ｃ、ｉおよびｊ＆参照されたい。

マルチプレクサ装置から、第４図の線ａ上のパルス列と
同期してサンプリング値が母線ＭＵＢを通して受信され
る。

このサンプリング値は受信された文字エレメントの極性
の変更を伴う。

母線ＭＵＢ上の信号状態な表わす線Ｃから、復号器論理
ＡＫＬは受信された文字エレメントが開始極性な持つ時
すなわちＡ状態の時の間隔中正のパルスが供給されるこ
とがわかる。

これらのパルスの第１のものは復号器論理ＡＫＬにおい
てタイミングカウンタ機能を開始し、それは到来する文
字の基準となる。

線ｄ上で、これは線Ｃ上の最初の受信パルスに関連する
いろいろな文字エレメントの公称上の幅に対するマーク
な持つという形で図式的に示されている。

復号器論理においてはまた、受信された文字における不
完全性による誤サンプリング値をなくすために、特定の
決定基準に関係ある各文字エレメントにおける情報内容
について評価がまたなされる。

したがってこの場合の開始エレメントは、伝送のさいの
歪により、１５サンプリング間隔の公称上の長さに対し
１３〜１４サンプリング間隔に対応した長さに縮められ
たと仮定される。

復号器論理な作動させる方法はスエーデン特許出願第 ７３．１０９６８−８号に記述されている。

文字エレメントのサンプリング値、すなわち１５サンプ
リング値の信号処理の完了の後、その素子の２進値に関
する情報、この場合「１」が復号器メモリＡＫＭにおけ
るＡ加入者メモリ語、アドレス１０１、に記憶される。

この情報は第３図の復号器メモリＡＫＭの上の斜線部分
によって記号的に示されている。

Ｂ加入者から到来した文字エレメントに対しては、情報
は対応的にアドレス４１６、すなわち下の斜線部分にた
くわえられる。

第１番目のデータエレメントの処理の開始と同時に、復
号器論理は開始エレメントに関するたくわえられた情報
を、第４図の線ｅ上のパルスによって示されたアドレス
指定段階１０１の間に、出力ＡＫＵに取出し可能にする
。

この時復号器メモリＡＫＭからバッファメモリＢＭへエ
レメント情報の転送が起こる。

バッファメモリに書込む時、Ａ加入者から得られるエレ
メント情報がＢ加入者メモリセルに置かれる。

そしてその逆も行なわれる。この目的のために、変更段
階の間にアドレスレジスタメモリに記憶されたアドレス
情報が用いられ、その際選択情報がＡ加入者から受信さ
れそして第１図に示された制御処理装置によって解析さ
れる。

ＡＲＭにおいて、制御処理装置はＢ加入者アドレス４１
６をＡ加入者メモリ語１０１に書込み、そしてＡ加入者
のアドレス１０１をＢ加入者のメモリ語４１６に書込む
。

読込みの際、線ｅにより、バッファメモリは、アドレス
レジスタの論理装置ＡＲＬから出力ＡＲＵを通して、Ｂ
Ｍの中のメモリセルに関する情報を取出す。

このメモリセルに対しては復号器論理装置ＡＫＬから同
時に受信されたエレメント情報が例えばアドレス４１６
に従って取出される。

前述のように、アドレスカウンタＡＤＲからのアドレス
指定は周期的に行なわれ、各アドレス指定サイクルはお
のおの５段階の１６シーケンスな有する。

４段階の間、おのおの１６回線からなる４つの群のおの
おのの１回線がアドレス指定されるが、その直前の段階
においてはバッファメモリＢＭから前記４段階の間アド
レスされた４出力回線に対するエレメント情報の並列・
直列変換器として働く出力バッファＵＢへの読取りが行
なわれた。

第３図に示されるように、メモリセル１０１゜２０１．
３０１および４０１を含むバッファメモリの語はアドレ
ス００１でアドレス指定され、セル１１６〜４１６を含
む語はアドレス０１６でアドレス指定される。

第４図の線ｆに、メモリセル４１６の新しいエレメント
情報がいかにアドレス指定段階０１６０間出力バッファ
に転送されるかなパルスで示し、そしてその後の最初の
段階４１６の間第４図の線ｇに示されたように母線ＤＥ
Ｂに供給されることな示す。

アドレス指定段階１０１，０１６および４１６０間の時
間関係は第２図、線ｃ２ｇおよびｈかられかるであろう
。

開始エレメントに対して説明したのと同じように、第４
図のＺ状態なもつ次のデータエレメントが処理される。

第４図の線ｃにより、この間にすンプリングパルスは起
こらなく、したがって復号器メモリＡＫＭに記憶される
であろうエレメント情報、メモリ語１０１は値「０」を
もつであろう。

第４図の線ｅ、ｆ２ｇにこの値が点線のパルスで表わさ
れている。

第４図の線りは、線ｇに示されたような表示パルスの助
けをかりて回線装置での再構成の後Ｂ加入者に伝送され
る時の再生された開始エレメントの様子を示す。

再生装置ＲＡは双安定フリップフロップから成っており
、これは表示パルスの値により１つの状態または他の状
態に設定される。

エレメントは単位間隔に等しい長さをもって再生される
ことがわかるであろう。

例により、表示値の読取りはサンプリング周波数、すな
わちこの例では単位間隔当り１５に等しい周波数で行な
われる。

しかし、より低い周波数で表示値を伝送することは同様
に可能である。

例えば上記サンプリング周波数の１／３の周波数で伝送
することが可能である。

高いサンプリング周波数が用いられる理由は受信される
文字エレメントの所望の分解能を得るためである。

けれども、エレメント情報の後の処理に対してはより小
さな速度で十分である。

この事実により次のようにして装置を拡張することがで
きる。

すなわち、おのおのが関連する回線群をもついくつかの
サンプリング装置あるいは読取り装置が１つの共通の拡
張されたバッファメモリをもって相互に動作し、一方前
記拡張に従って拡張されたスイッチングメモリを備えた
１つの共通の制御装置を使用するようにである。

そのとき制御装置のスイッチ論理は時分割原理で動作し
なければならない。

この場合に、第５図において、例えばそれぞれ番号Ｌ１
１０１〜Ｌ１４１６、Ｌ２１０１〜Ｌ２４１６、Ｌ３１
０１〜Ｌ３４１６の各６４回線に対する３個のサンプリ
ング装置ＳＡ１〜ＳＡ３と３個の対応する読取り装置Ｕ
Ａ１〜ＵＡ３が周期的パターンで連続して動作する。

第４図の線ｉ〜ｏを参照して説明される例によれば、例
えば回線Ｌ１１０１に関するエレメント情報は、線ｉに
示されるような３個の連続したアドレス指定段階１１０
１の間復号器装置ＡＡ１から出力ＡＫＵ１に取出し可能
となる。

前記時分割原理が３つの線ｊ、におよびｌによって示さ
れる。

これらは各復号器装置の第１メモリ語、すなわち１１０
１．２１０１および３１０１が処理される時刻を示す。

線ｍ上のパルスによって示される線ｉと線ｊ上のパルス
の間の一致が生じる度に、エレメント情報の転送が出力
ＡＫＵ１を通して復号器装置ＡＡ１からバッファメモリ
ＢＭに生じ、そこでこの例によれば、エレメント情報は
第２読取り装置ＵＡ２の回線群に属するメモリ領域のメ
モリセル２４１６に置かれる。

バッファメモリにおける書込みはアドレスレジスタメモ
リのアドレス情報に従って行なわれ、一方出力バツファ
への転送は、それぞれの群例えば２００１〜２０１６の
メモリ語が読取り装置の対応する回線装置のアドレス指
定と同じ順序で転送されるような方法で、それぞれの回
線群に対し周期的にそして連続的に行なわれる。

したがって、伝送交換機が１回線群を含む場合と同じサ
ンプリング速度でサンプリング装置が互いに並行して動
作する間、読取り装置はそれぞれの回線群の逐次アドレ
ス指定によりサンプリング速度の十の平均速度で動作す
ることは明らかであろう。

第４図において、バッファメモリＢＭから出力バッファ
ＵＢへのメモリ語２０１６の転送が線ｎに示されている
。

この転送に対する時刻はアドレス２１０１に対する処理
時刻に関連する線ｍ上のパルスのすぐ前にある。

本発明の別の利点は、第１〜４図で記述されたのと同型
の装置を多数並ベバッファメモリと出力バッファの容量
を増しそしてこれら同型の装置を第６図の簡単なＯＲ回
路Ｇ１〜Ｇ３で相互に接続することにより、例えば容量
を簡単に２倍または３倍に拡張できることである。

このことはすべての装置におけるメモリ語の延長を必要
とし、したがって各バッファメモリにおいてメモリセル
は、それ自身の装置のアドレスに対してばかりでなく、
すべての他の装置のアドレスに対して配列される。

そして、読取りはすべての装置において対応するメモリ
セルから並列に行なわれ、一方勿論同時にアドレスされ
たメモリセルの１つだけが情報を含んでいる。

【図面の簡単な説明】

第１図はテレックス信号の変更のための伝送交換機を示
し、第２図は上記伝送交換機の動作モードを示すための
タイミング図表を示し、第３図は本発明による装置のブ
ロック線図を示し、第４図は第３図による装置の機能を
示すためのタイミング図表を示し、第５，６図は伝送交
換機の容量の拡張のだめの２つの変形例を示す。 符号の説明、Ｔ１０１〜４１６・・・・・・端末装置、
ＬＵ１０１〜ＬＵ４１６・・・・・・回線装置、ＳＡ・
・・・・・サンプリング装置、ＭＵＸ１〜ＭＵＸ４・・
・・・・マルチプレクサ、ＵＡ・・・・・・読取り装置
、ＤＥＸ１〜ＤＥＸ４・・・・・・デマルチプレクサ、
ＦＭ・・・・・・中間メモリ、ＵＢ・・・・・・出力バ
ッファ、ＢＭ・・・・・・バッファメモリ、ＡＡ・・・
・・・検知装置、ＡＫＭ・・・・・・復号器メモリ、Ａ
ＫＬ・・・・・・復号器論理装置、ＳＵ・・・・・・制
御装置、ＫＭ・・・・・・スイッチングメモリ、ＫＬ・
・・・・・論理装置。

Claims (1)

1. 【特許請求の範囲】 １ コンピュータな含む制御装置と、多数の送信端末装
   置に共通でかつ時分割多重の原理に基づいて動作しそれ
   ぞれのデータパルスに対し歪のない領域に少なくとも１
   つのサンプリングパルスが入るように非同期データ速度
   に関して選択された単位時間当りのサンプリング数で受
   信データパルスの瞬時値を多数の入力回線にわたってサ
   ンプリングするサンプリング装置とを有して、与えられ
   た文字構造とデータ速度を持つ非同期データ信号を送信
   端末装置から受信端末装置へ伝送するための伝送交換機
   であって、 前記サンプリング装置ＳＡと同期して動作する検知器に
   して時分割で動作する復号器論理装置ＡＫＬと前記復号
   器論理装置に接続された復号器メモリＡＫＭから成り前
   記サンプリングパルスの連続処理により各データパルス
   の２進情報内容を確立するようにさらに前記確立された
   値に対応して２進表示信号を生ずるように構成された検
   知器ＡＡと、受信端末装置に属するアドレスに前記表示
   信号の前記値を記憶する中間メモリＦＭと、前記表示信
   号の値を前記中間メモリから、各受信端末装置に対応す
   る再生装置であって表示信号に同調して値を変えるデー
   タパルスを受信した表示値から作る再生装置ＲＡ１０１
   〜ＲＡ４１６に周期的に転送する読取り装置ＵＡと、 を有することを特徴とする伝送交換機。