JPS5810859A - コンプリメンタリトランジスタの製造方法および装置 - Google Patents
コンプリメンタリトランジスタの製造方法および装置Info
- Publication number
- JPS5810859A JPS5810859A JP57108258A JP10825882A JPS5810859A JP S5810859 A JPS5810859 A JP S5810859A JP 57108258 A JP57108258 A JP 57108258A JP 10825882 A JP10825882 A JP 10825882A JP S5810859 A JPS5810859 A JP S5810859A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- doping
- transistor
- slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 73
- 238000004519 manufacturing process Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920002472 Starch Polymers 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007127 saponification reaction Methods 0.000 description 1
- 235000019698 starch Nutrition 0.000 description 1
- 239000008107 starch Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＶＬＳ Ｉチップの製造ステップを利用し
て共通な機能的チップ上に同時に多数の装置を適合して
製造するための、サブミクロンタイプの誘電的に分離さ
れたラテラルコンプリメンタリトランジスタの新規な構
造と製造方法とに関する。
て共通な機能的チップ上に同時に多数の装置を適合して
製造するための、サブミクロンタイプの誘電的に分離さ
れたラテラルコンプリメンタリトランジスタの新規な構
造と製造方法とに関する。
先行技術から引出される技法はサブミクロンフアプリケ
ーション技術の分野からきており、そこでは寸法的な解
析度は、現在シリコン上に熱生成されるシリコン酸化物
の厚さと同等かまたは幾分小さい。またその寸法は、現
在拡散トランジスタに用いられるベースの幅、すなわち
０．４から１．０ミクロンと同等かまたは幾分小さい。
ーション技術の分野からきており、そこでは寸法的な解
析度は、現在シリコン上に熱生成されるシリコン酸化物
の厚さと同等かまたは幾分小さい。またその寸法は、現
在拡散トランジスタに用いられるベースの幅、すなわち
０．４から１．０ミクロンと同等かまたは幾分小さい。
これらの技法から、寄生的容量および抵抗を大幅に減少
したコンプリメンタリラテラルトランジスタのだめの新
規な構造と製造方法とが達成される。
したコンプリメンタリラテラルトランジスタのだめの新
規な構造と製造方法とが達成される。
この発明は、それぞれ各活性領域を規定するためのスロ
ットのＩｌｌの２習およびそれらと関連する垂直スロッ
トの配置によって選択的にＮおよびＰドープされたサブ
ストレート上に形成される、新規なラテラルコンプリメ
ンタリトランジスタを備える。スロットはサブストレー
ト酸化物で充填されて、活性領域をサブストレートから
絶縁する。
ットのＩｌｌの２習およびそれらと関連する垂直スロッ
トの配置によって選択的にＮおよびＰドープされたサブ
ストレート上に形成される、新規なラテラルコンプリメ
ンタリトランジスタを備える。スロットはサブストレー
ト酸化物で充填されて、活性領域をサブストレートから
絶縁する。
酸化物が垂直スロットを充填する前に選択的ドーピング
が各ＮＰＮ活性領域の対向した表面から導入され、かつ
スロットの深さが深められてサブストレートドーピング
と反対のドーピングが深められたスロットを通じて導入
されて、活性領域内のサブストレートドーピングを転換
してＮＰＮ配列を規定する。各活性領域の対向した表面
の選択的ドーピングに続いて、コンプリメンタリＰＮＰ
配列のために、サブストレートドーピングがスロットを
通じて導入される反対のドーピングによって逆転される
。スロットは原サブストレートのドープ領域内に深さが
深められ、かつ酸化と電極形状とが施される。コンプリ
メンタリ装置の交叉スロットと垂直スロットとは、好ま
しくはそれぞれ垂直に関連している。電気的接続は従来
の手法によって形成され、エミッタ、ベースおよびコレ
クタ領域となる。
が各ＮＰＮ活性領域の対向した表面から導入され、かつ
スロットの深さが深められてサブストレートドーピング
と反対のドーピングが深められたスロットを通じて導入
されて、活性領域内のサブストレートドーピングを転換
してＮＰＮ配列を規定する。各活性領域の対向した表面
の選択的ドーピングに続いて、コンプリメンタリＰＮＰ
配列のために、サブストレートドーピングがスロットを
通じて導入される反対のドーピングによって逆転される
。スロットは原サブストレートのドープ領域内に深さが
深められ、かつ酸化と電極形状とが施される。コンプリ
メンタリ装置の交叉スロットと垂直スロットとは、好ま
しくはそれぞれ垂直に関連している。電気的接続は従来
の手法によって形成され、エミッタ、ベースおよびコレ
クタ領域となる。
この発明によって製造される装置においては、サブスト
レートの影響は装置の操作に対して極小化される。絶縁
された活性領域がほぼ５ｄ ｘ３ｄ−１５ｄ’（ｄはほ
んの０．４ミクロン）の表面領域内に完全に包含されて
しまうことが認謙されねばならない。各活性領域はサブ
ストレート酸化物によってサブストレートから完全に分
離され、かつトラジスタがまさにその電子的活性領域に
まで縮小されるため、寄生的容量および抵抗は達成可能
な極小の値にまでほとんど完全に減少される。
レートの影響は装置の操作に対して極小化される。絶縁
された活性領域がほぼ５ｄ ｘ３ｄ−１５ｄ’（ｄはほ
んの０．４ミクロン）の表面領域内に完全に包含されて
しまうことが認謙されねばならない。各活性領域はサブ
ストレート酸化物によってサブストレートから完全に分
離され、かつトラジスタがまさにその電子的活性領域に
まで縮小されるため、寄生的容量および抵抗は達成可能
な極小の値にまでほとんど完全に減少される。
従来のくバーチカル）トランジスタにおいては、電子的
活性領域は全トランジスタ領域または容積のほんの一部
の領域にしかない。サブストレート酸化物によってもた
らされるトランジスタ圀の誘電的分離は高周波特性、高
電圧集積回路、放射抵抗および回路適用性に関して有利
な点を有しており、その製造過程は同一の集＠ロ路チッ
プ上にＮＰＮおよびＰＮＰ＠置を提供する。
活性領域は全トランジスタ領域または容積のほんの一部
の領域にしかない。サブストレート酸化物によってもた
らされるトランジスタ圀の誘電的分離は高周波特性、高
電圧集積回路、放射抵抗および回路適用性に関して有利
な点を有しており、その製造過程は同一の集＠ロ路チッ
プ上にＮＰＮおよびＰＮＰ＠置を提供する。
第１図においてチップまたはダイスが、トランジスタ構
造２のＮＰＮ配列とトランジスタ構造３の分離したＰＮ
Ｐ配列とを含んで、１で部分的に示されている。
造２のＮＰＮ配列とトランジスタ構造３の分離したＰＮ
Ｐ配列とを含んで、１で部分的に示されている。
配列２において、交叉スロット４および５の対は、垂直
スロット８および９＆ｌｌ″よって分離される活性領域
６および７を形成する。矢印１０およＵｌｌは、その上
にあるサブストレートのＮまたはＮ十ドーピングのため
の角度をもったドーピング経路（上方に傾けられたとき
）を示している。その後スロツ１−８および９は酸化物
でまた充填され、かつ電気的接続が絶縁された活性トラ
ンジスタ鎖酸の電極端域に対して形成される。
スロット８および９＆ｌｌ″よって分離される活性領域
６および７を形成する。矢印１０およＵｌｌは、その上
にあるサブストレートのＮまたはＮ十ドーピングのため
の角度をもったドーピング経路（上方に傾けられたとき
）を示している。その後スロツ１−８および９は酸化物
でまた充填され、かつ電気的接続が絶縁された活性トラ
ンジスタ鎖酸の電極端域に対して形成される。
配列３においＵ、Ｐ領域の交叉ス、ロット１２および１
３はＮ領域２の交叉スロット４および５に対して垂直に
措かれており、かつ矢印１４および１５によって示され
る角度をもったドーピングの方向は、領域２の矢印１０
および１１に対して直、角である。イオンミリングおよ
びイオンドーピングが好ましくは施されるので、２およ
び３のような多くの領域がチップ１を横切って澤択的に
配列され、かつ今日の従来技術によって正確にインデッ
クスされ得る。これはコンプリメンタリトランジスタの
岨合わせの多様性を提供する。スロット１０１および１
０２に対するスロット８および９の図示された垂直な関
係を用いることは、ドーピングの汚染を妨げる。すなわ
ちＮタイプドーピングは、Ｐタイプドーピングに対して
垂直な角度でのみ尋人される。
３はＮ領域２の交叉スロット４および５に対して垂直に
措かれており、かつ矢印１４および１５によって示され
る角度をもったドーピングの方向は、領域２の矢印１０
および１１に対して直、角である。イオンミリングおよ
びイオンドーピングが好ましくは施されるので、２およ
び３のような多くの領域がチップ１を横切って澤択的に
配列され、かつ今日の従来技術によって正確にインデッ
クスされ得る。これはコンプリメンタリトランジスタの
岨合わせの多様性を提供する。スロット１０１および１
０２に対するスロット８および９の図示された垂直な関
係を用いることは、ドーピングの汚染を妨げる。すなわ
ちＮタイプドーピングは、Ｐタイプドーピングに対して
垂直な角度でのみ尋人される。
第２図において、Ｎタイプサブストレート１１は、シリ
コンまたはシリコン・オン・サファイアを含む。サブス
トレートはマスクされたフォトレジスト層１３で覆われ
、化学線で照射され、そしてフォトレジスト１３′によ
って習われた領域で示されるような単一のトランジスタ
のための活１性鋼域１９（第３ａｌｌ）の境界の周囲に
スロットされまたは凹所が設けられるサブストレートの
領域の輪郭を描く領域１５および１７内において溶解し
たところで７オトレジストは除去される。
コンまたはシリコン・オン・サファイアを含む。サブス
トレートはマスクされたフォトレジスト層１３で覆われ
、化学線で照射され、そしてフォトレジスト１３′によ
って習われた領域で示されるような単一のトランジスタ
のための活１性鋼域１９（第３ａｌｌ）の境界の周囲に
スロットされまたは凹所が設けられるサブストレートの
領域の輪郭を描く領域１５および１７内において溶解し
たところで７オトレジストは除去される。
１に３図においてスロット２１および２３は領域１７お
よび１５においてサブストレート１１内へとミリングさ
れているが、他の領域はフォ［・レジスト１３によって
保鑵されている。１２図において示されるように、スロ
ットまたは凹所２１および２３は単に２つの側部におい
てのみ活性領域１９を境界づけるものであるが、実際に
はこの境界づけのために凹所を設けることまたはスロッ
テイングすることは第８図に示されるようにトランジス
タ活性領域１９について完全に拡張され、（こではスロ
ット領域２１および２３は領域１９の２つの側部を境界
づけているように見えるが、スロット２５および２７が
他の２つの領域な境界つけ、全活性娯域１９が凹所また
はスロットによって境界づけられることが理解されるで
あろう。
よび１５においてサブストレート１１内へとミリングさ
れているが、他の領域はフォ［・レジスト１３によって
保鑵されている。１２図において示されるように、スロ
ットまたは凹所２１および２３は単に２つの側部におい
てのみ活性領域１９を境界づけるものであるが、実際に
はこの境界づけのために凹所を設けることまたはスロッ
テイングすることは第８図に示されるようにトランジス
タ活性領域１９について完全に拡張され、（こではスロ
ット領域２１および２３は領域１９の２つの側部を境界
づけているように見えるが、スロット２５および２７が
他の２つの領域な境界つけ、全活性娯域１９が凹所また
はスロットによって境界づけられることが理解されるで
あろう。
第３図に戻って、好ましい一造過程（おける次のステッ
プは、スロット２１および２３内へ砒素を付着して、サ
ブストレート１１内のスロット２１および２３に隣接す
るＮ＋ドープ餉域３１および３３を形成することである
。
プは、スロット２１および２３内へ砒素を付着して、サ
ブストレート１１内のスロット２１および２３に隣接す
るＮ＋ドープ餉域３１および３３を形成することである
。
Ｎ＋トド−ングステップに続いて、１６および１６′で
示されるように、シリコン鹸化物がサブストレート１１
の全露出ＩＥＩｉ上に生成される・。
示されるように、シリコン鹸化物がサブストレート１１
の全露出ＩＥＩｉ上に生成される・。
第４図（移って、Ｎ＋ドープ領域３１および３３よりも
深くサブストレート１１を貫通する拡張領域２１′およ
び２３′によって示されるように、スロット２１および
２３はより深くミリングされる。また８Ｉさが深められ
たスロット２１および２３に沿ったシリコン酸化物は、
第５図に最もよく示されているホウ素の拡散ステップの
準備のための電束の手払に従って除去される。ここでＰ
タイプ領域は、３５．３５’ 、３５”および３５″で
示されている。サブストレート１１のＮタイプ領域は、
ライン３７によって概略的に規定されている。Ｐｌｉ域
がスロット２１の拡張領域２１′およびスロット２３の
拡張領域２３′の下にあり、かつまたＮ十括性領域３１
および３３の間の領域を占めているのが見られる。
深くサブストレート１１を貫通する拡張領域２１′およ
び２３′によって示されるように、スロット２１および
２３はより深くミリングされる。また８Ｉさが深められ
たスロット２１および２３に沿ったシリコン酸化物は、
第５図に最もよく示されているホウ素の拡散ステップの
準備のための電束の手払に従って除去される。ここでＰ
タイプ領域は、３５．３５’ 、３５”および３５″で
示されている。サブストレート１１のＮタイプ領域は、
ライン３７によって概略的に規定されている。Ｐｌｉ域
がスロット２１の拡張領域２１′およびスロット２３の
拡張領域２３′の下にあり、かつまたＮ十括性領域３１
および３３の間の領域を占めているのが見られる。
第６図において再び好ましくはイオンミリングにより１
、三浪目のスロット２１および２３の深さを深めること
が行なわれ、今度はｈ−１３７の１にあるＮ領域を貫通
するそれらの底部２１″および２３“にまでイれらを拡
張プる。サブストレート１１はそれから十分に酸化され
てスロット２１および２３をシリコン酸化物で完全に充
填し、かつサブストレート１１をシリコン酸化物の表面
１１５１で被ｙｉ−４゛る。この段−において、凹所ま
たはスロン１へのシリコン鹸化物は、この絶縁された境
界内の活性領域において形成されているトランジスタ装
置のＮ１−ＰＮ十清性餉域を完全に誘電的に分離するこ
とかｍ識され得る。
、三浪目のスロット２１および２３の深さを深めること
が行なわれ、今度はｈ−１３７の１にあるＮ領域を貫通
するそれらの底部２１″および２３“にまでイれらを拡
張プる。サブストレート１１はそれから十分に酸化され
てスロット２１および２３をシリコン酸化物で完全に充
填し、かつサブストレート１１をシリコン酸化物の表面
１１５１で被ｙｉ−４゛る。この段−において、凹所ま
たはスロン１へのシリコン鹸化物は、この絶縁された境
界内の活性領域において形成されているトランジスタ装
置のＮ１−ＰＮ十清性餉域を完全に誘電的に分離するこ
とかｍ識され得る。
Ｍ７図において、鹸化物５１で示される鹸化物はエツチ
ングに五ノで完全にその頂部から除去され、５３におい
てＰ十紀４；１によって示されたホウ素Ｐ＋の注入を許
容する。このタイプのド・−ピングを達成する１）の方
法は、Ｐｆａ域には低エネルギのホウ素の拡散、またＰ
士鋼域には高エネルギのホウ素の拡散を用いることであ
６゜ また第７図において、メタライゼーションの層がサブス
トレート１１の上部表面に対して施され、フォトレジス
トによって被覆されてかつパターン化され、溶解したと
ころが除去され、モしてメタライゼーションがエツチン
グされてＮ十領域３１およびＮ十領域３３と接続して示
される特別の金属導体５５および５７を残す。同様の方
法によってベースのリード纏５９（第８図）が第７図に
おいて示されたメタライゼーションおよびパターン化の
ステップから形成されており、このようにして電橋の接
続がエミッタ領域３１．コレクタ領域３３およびベース
領域５９に対して形成される。
ングに五ノで完全にその頂部から除去され、５３におい
てＰ十紀４；１によって示されたホウ素Ｐ＋の注入を許
容する。このタイプのド・−ピングを達成する１）の方
法は、Ｐｆａ域には低エネルギのホウ素の拡散、またＰ
士鋼域には高エネルギのホウ素の拡散を用いることであ
６゜ また第７図において、メタライゼーションの層がサブス
トレート１１の上部表面に対して施され、フォトレジス
トによって被覆されてかつパターン化され、溶解したと
ころが除去され、モしてメタライゼーションがエツチン
グされてＮ十領域３１およびＮ十領域３３と接続して示
される特別の金属導体５５および５７を残す。同様の方
法によってベースのリード纏５９（第８図）が第７図に
おいて示されたメタライゼーションおよびパターン化の
ステップから形成されており、このようにして電橋の接
続がエミッタ領域３１．コレクタ領域３３およびベース
領域５９に対して形成される。
第７図の断面図が面５−５に沿って得られることが、第
８図から認識される。また第８図のトランジスタは、２
０ｄ２の面積を占める４ｄｘ５ｄの大きさであり、ここ
でｄは０．４から１ミクロンの寸法である。縦方向の寸
法は、ベース領域５９のための第１のｄと、ベース領域
およびエミッタ領域３１の閣の開隔のための第２のｄと
、エミッタ領域３１の幅のための第３のｄと、電１ｔ５
５およびＮ十領域３１の端部の闇の間隔のためのｄ／２
＋ｄ／２と、１つの凹所２５を取り囲む１５のｄとを備
えていることが見得る。垂直方向の寸法は、凹所２１の
幅のための第１のｄと、電極５９に対する間隔のための
第２のｄと、ベース電極５９の幅のための第３のｄと、
凹所２３の寸法である第４のｄとを利用する。要約的に
、これらの２極式のトランジスタは非常に小さな面積を
有し、かつ寄生的な容量および抵抗はまた大幅に減少さ
れる。トランジスタの全体的な大きさは、トランジスタ
の活性領域よりもそれほど大きいことはない。ベース・
エミッタ接合容量およびコレクタ・ベース容量は非常に
小さく形成される。またベースの拡張抵抗は小さい。ベ
ースの幅が小さく、すなわちおよそ０．１ミクロン近く
に形成され得るので、高い利得および低い通過時間が達
成され得る。また非常に低いコレクタ・エミッタ飽和抵
抗をもった対称的トランジスタが達成可能となる。
８図から認識される。また第８図のトランジスタは、２
０ｄ２の面積を占める４ｄｘ５ｄの大きさであり、ここ
でｄは０．４から１ミクロンの寸法である。縦方向の寸
法は、ベース領域５９のための第１のｄと、ベース領域
およびエミッタ領域３１の閣の開隔のための第２のｄと
、エミッタ領域３１の幅のための第３のｄと、電１ｔ５
５およびＮ十領域３１の端部の闇の間隔のためのｄ／２
＋ｄ／２と、１つの凹所２５を取り囲む１５のｄとを備
えていることが見得る。垂直方向の寸法は、凹所２１の
幅のための第１のｄと、電極５９に対する間隔のための
第２のｄと、ベース電極５９の幅のための第３のｄと、
凹所２３の寸法である第４のｄとを利用する。要約的に
、これらの２極式のトランジスタは非常に小さな面積を
有し、かつ寄生的な容量および抵抗はまた大幅に減少さ
れる。トランジスタの全体的な大きさは、トランジスタ
の活性領域よりもそれほど大きいことはない。ベース・
エミッタ接合容量およびコレクタ・ベース容量は非常に
小さく形成される。またベースの拡張抵抗は小さい。ベ
ースの幅が小さく、すなわちおよそ０．１ミクロン近く
に形成され得るので、高い利得および低い通過時間が達
成され得る。また非常に低いコレクタ・エミッタ飽和抵
抗をもった対称的トランジスタが達成可能となる。
さらに、コレクタ抵抗もまた非常に小さい。
第９図において、Ｐタイプサブストレート１１１は、シ
リコンまたはシリコン・オン拳サファイアを含む。サブ
ストレート１１１は最初、１１６で示されるように任意
的に酸化される。それからマスクされたフォトレジスト
層１１３で覆われ、化学棒に照射され、そしてフォトレ
ジスト１１３′によって覆われた領域で示されるような
一一のトランジスタのための活性領域１１９（第１０図
）の境界の周囲でスロットされまたは凹所が設けられる
サブストレートの領域の輪郭を描く領域１１５および１
１７内において溶解したところでフォトレジストは除去
される、 第ｉｏｍにおいて、スロット１２１および１２３は領域
１１７および１１５においてサブストレート１１１内ヘ
ミリングされているが、他の領域はフォトレジスト１１
３Ｊ５よび任意的な酸化物によって僚躾されている。ｌ
ｌｌ１１０＠ｌにおいて示されるように、スロットまた
は凹１ｖｒ１２１または１２３は活性領域１１９を２つ
の側部（おいてのみ境界づけるが、実際にはこの境界づ
けのために凹所な設けることまたはスロツテイングする
ことは第１５図に示されるようにトランジスタ活性領域
１１９に関して完全に拡張され、そこではスロット領域
１２１および１２３は領域１１９の２つの側面を境界づ
けているように見えるが、スロット１２５および１２７
が他の２つの側面を境界づけ、全活性領域１１９が凹所
またはスロット、すなわち周辺的凹所によって境界づけ
られることが理解されるであろう。
リコンまたはシリコン・オン拳サファイアを含む。サブ
ストレート１１１は最初、１１６で示されるように任意
的に酸化される。それからマスクされたフォトレジスト
層１１３で覆われ、化学棒に照射され、そしてフォトレ
ジスト１１３′によって覆われた領域で示されるような
一一のトランジスタのための活性領域１１９（第１０図
）の境界の周囲でスロットされまたは凹所が設けられる
サブストレートの領域の輪郭を描く領域１１５および１
１７内において溶解したところでフォトレジストは除去
される、 第ｉｏｍにおいて、スロット１２１および１２３は領域
１１７および１１５においてサブストレート１１１内ヘ
ミリングされているが、他の領域はフォトレジスト１１
３Ｊ５よび任意的な酸化物によって僚躾されている。ｌ
ｌｌ１１０＠ｌにおいて示されるように、スロットまた
は凹１ｖｒ１２１または１２３は活性領域１１９を２つ
の側部（おいてのみ境界づけるが、実際にはこの境界づ
けのために凹所な設けることまたはスロツテイングする
ことは第１５図に示されるようにトランジスタ活性領域
１１９に関して完全に拡張され、そこではスロット領域
１２１および１２３は領域１１９の２つの側面を境界づ
けているように見えるが、スロット１２５および１２７
が他の２つの側面を境界づけ、全活性領域１１９が凹所
またはスロット、すなわち周辺的凹所によって境界づけ
られることが理解されるであろう。
第１０図に戻って、好ましい一造過程における次のステ
ップは、スロット１２１および１２３内へ砒素または燐
を付着して、サブストレートのドーピングを活性領域内
においてＰから四へ転換することである。
ップは、スロット１２１および１２３内へ砒素または燐
を付着して、サブストレートのドーピングを活性領域内
においてＰから四へ転換することである。
Ｎドーピングステップに続いて、１１６および１１６′
で示されるように、シリコン酸化物がサブストレート１
１１の全露出表面上に生成される。
で示されるように、シリコン酸化物がサブストレート１
１１の全露出表面上に生成される。
もし酸化物層１１６が第９図におけるようｋもともと論
されていたものであれば、このステップにおいて単にそ
の厚さが増すだけである。それからホウ素が、サブスト
レートおよびＰ＋ｌｌ域１３１および１３３内へと拡散
される。
されていたものであれば、このステップにおいて単にそ
の厚さが増すだけである。それからホウ素が、サブスト
レートおよびＰ＋ｌｌ域１３１および１３３内へと拡散
される。
第１１図に移って、スロット１２１および１２３は、Ｐ
＋ドープ饋鎖酸３１および１３３よりも深くサブストレ
ート１１１を貫通する拡張領域１２１′および１２３′
によって示されるように、より深くミリングされる。ま
た深められたスロット１２１および１２３に沿ったいが
なる残存しているシリコン酸化物も、従来の手法に従っ
て除去される。第１２図において、Ｎタイプ領域が１３
５．１３５’ 、１３５”および１３５“′で示されて
いる。サブストレート１１１のＰに対するＮ領域は、今
度はライン１３７によって概略的に規定される。Ｎ領域
がスロット１２１の拡張領域１２１′およびスロット１
２３の拡張領域１２３′の下にあり、かつまたＰ十数性
領域１３１および１３３の−の領域を占めることが見ら
れる。
＋ドープ饋鎖酸３１および１３３よりも深くサブストレ
ート１１１を貫通する拡張領域１２１′および１２３′
によって示されるように、より深くミリングされる。ま
た深められたスロット１２１および１２３に沿ったいが
なる残存しているシリコン酸化物も、従来の手法に従っ
て除去される。第１２図において、Ｎタイプ領域が１３
５．１３５’ 、１３５”および１３５“′で示されて
いる。サブストレート１１１のＰに対するＮ領域は、今
度はライン１３７によって概略的に規定される。Ｎ領域
がスロット１２１の拡張領域１２１′およびスロット１
２３の拡張領域１２３′の下にあり、かつまたＰ十数性
領域１３１および１３３の−の領域を占めることが見ら
れる。
１１１３図において、再び好ましくはイオンミリングに
よってスロット１２１および１２３の深さが再び深めら
れ、今度はカー１１３７の下のＰサブストレート領域を
間通するそれらの底部１２１”および１２３″にまでそ
れらを拡張する。サブストレート１１１はそれから充分
に鹸化されてスロット１２１および１２３をシリコン酸
化物で完全に充填し、かつサブストレート１１１をシリ
コン酸化物の表向１１１５１で被覆する。この段階で、
凹所またはスロットのシリコン鹸化物が、この絶縁され
た境界内の活性領域において形成されているトランジス
タ装置のＰ＋ＮＰ＋活性領域を完全に誘電的に分離する
ことがａｍされ得る。
よってスロット１２１および１２３の深さが再び深めら
れ、今度はカー１１３７の下のＰサブストレート領域を
間通するそれらの底部１２１”および１２３″にまでそ
れらを拡張する。サブストレート１１１はそれから充分
に鹸化されてスロット１２１および１２３をシリコン酸
化物で完全に充填し、かつサブストレート１１１をシリ
コン酸化物の表向１１１５１で被覆する。この段階で、
凹所またはスロットのシリコン鹸化物が、この絶縁され
た境界内の活性領域において形成されているトランジス
タ装置のＰ＋ＮＰ＋活性領域を完全に誘電的に分離する
ことがａｍされ得る。
第１４図において、鹸化物１５１で示される鹸化物はエ
ツチングによってその頂部から完全に除去され、１５３
でＮ十符号によって示された任意的な砒隼のＮ十注入を
許容する。このタイプのドーピングを完成する１つの７
＋１は、Ｎ１１ｉ域には低エネルギの砒素の拡散、また
Ｎ＋１ｉｉｉ域には＾エネルギの砒素の拡散を用いるこ
とである。また第１４図において、サブストレート１１
１′の上部表面に対してメタライゼーションの層が施さ
れ、かつフォトレジストによって被覆されてパターン化
され、溶解したところが除去され、そしてメタライゼー
ションがエツチングされてＰ十領域１３１およびＰ十領
域１３３と接続して示される特別な金属導体１５５およ
び１５７が残される。同様の方法によって第１４図で示
されたメタライゼーションおよびパターン化ステップか
らベース導線１５９（第１５図）が形成されており、こ
のようにして電気的接続がエミッタ領域１３１、コレク
タ領域１３３およびベース領域１５９に対して形成され
る。
ツチングによってその頂部から完全に除去され、１５３
でＮ十符号によって示された任意的な砒隼のＮ十注入を
許容する。このタイプのドーピングを完成する１つの７
＋１は、Ｎ１１ｉ域には低エネルギの砒素の拡散、また
Ｎ＋１ｉｉｉ域には＾エネルギの砒素の拡散を用いるこ
とである。また第１４図において、サブストレート１１
１′の上部表面に対してメタライゼーションの層が施さ
れ、かつフォトレジストによって被覆されてパターン化
され、溶解したところが除去され、そしてメタライゼー
ションがエツチングされてＰ十領域１３１およびＰ十領
域１３３と接続して示される特別な金属導体１５５およ
び１５７が残される。同様の方法によって第１４図で示
されたメタライゼーションおよびパターン化ステップか
らベース導線１５９（第１５図）が形成されており、こ
のようにして電気的接続がエミッタ領域１３１、コレク
タ領域１３３およびベース領域１５９に対して形成され
る。
第１４図の断面図が面５−５に沿って得られることが、
第１５図から認識されるであろう。また第１５図のトラ
ンジスタは２０ｄ２の面積を有する４ｄＸ５ｄの大きさ
であり、ここでｄは０．４から１ミクロンの寸法である
。１方向の寸法は、ベース領域１５９のための第１のｄ
と、ベース領域およびエミッタ領域１３１の閤の開隔の
ための第２のｄと、エミッタ領域１３１の幅のための第
３のｄと、電極１５５およびＮ十領域１３１の端部の−
のＩＩ隔のためのｄ ／２＋ｄ ／２と、１つの凹所１
２５を取り囲む第５のｄとを備えてるいることが見得る
。垂直方向における寸法は、凹所１２１の幅のための第
１のｄと、電極１５９に対する間隔のための第２のｄと
、ベース電Ｉｉ１５９の幅のための第３のｄと、凹所１
２３の寸法である第４のｄとを利用する。要約的に、こ
れらの２極式のトランジスタは非常に小さな面積を−え
ており、かつ寄生的容量および抵抗はまたは大幅に減少
される。トランジスタの全体的な大きさは、トランジス
タの活性領域よりもそれほど大きいことはない。ベース
・エミッタ接合容量およびコレクタ・ベース容量は、非
常に小さく形成される。またベース拡散抵抗は小さい。
第１５図から認識されるであろう。また第１５図のトラ
ンジスタは２０ｄ２の面積を有する４ｄＸ５ｄの大きさ
であり、ここでｄは０．４から１ミクロンの寸法である
。１方向の寸法は、ベース領域１５９のための第１のｄ
と、ベース領域およびエミッタ領域１３１の閤の開隔の
ための第２のｄと、エミッタ領域１３１の幅のための第
３のｄと、電極１５５およびＮ十領域１３１の端部の−
のＩＩ隔のためのｄ ／２＋ｄ ／２と、１つの凹所１
２５を取り囲む第５のｄとを備えてるいることが見得る
。垂直方向における寸法は、凹所１２１の幅のための第
１のｄと、電極１５９に対する間隔のための第２のｄと
、ベース電Ｉｉ１５９の幅のための第３のｄと、凹所１
２３の寸法である第４のｄとを利用する。要約的に、こ
れらの２極式のトランジスタは非常に小さな面積を−え
ており、かつ寄生的容量および抵抗はまたは大幅に減少
される。トランジスタの全体的な大きさは、トランジス
タの活性領域よりもそれほど大きいことはない。ベース
・エミッタ接合容量およびコレクタ・ベース容量は、非
常に小さく形成される。またベース拡散抵抗は小さい。
ベースの輪が小さく、すなわちおよそ０．１ミクロン近
くに形成されるので、高い利得および低い通過時開が達
成され得る。また非常に低いコレクタ・エミッタ飽和電
圧をもった対称的トランジスタが達成可能となる。
くに形成されるので、高い利得および低い通過時開が達
成され得る。また非常に低いコレクタ・エミッタ飽和電
圧をもった対称的トランジスタが達成可能となる。
さらにコレクタ抵抗はまた非常に小さい。
ＮおよびＰ配列は必ずしも直角である必要はないが、こ
の配列はイオンドーピングが最も効果的に施されかつコ
ンプリメンタリＰＮＰトランジス夕をドープするような
ＮＰＮトランジスタに対して施されるドーピングの成分
が全く存在しなくなるということを確実にするというこ
とに注意されねばならない。この配列は、＾スピードお
よびより効果的な製造過程を容易にする。
の配列はイオンドーピングが最も効果的に施されかつコ
ンプリメンタリＰＮＰトランジス夕をドープするような
ＮＰＮトランジスタに対して施されるドーピングの成分
が全く存在しなくなるということを確実にするというこ
とに注意されねばならない。この配列は、＾スピードお
よびより効果的な製造過程を容易にする。
この発明の誘電的に分離されたコンプリメンタリトラン
ジスタには接合の歪がなく、このために高いブレイクダ
ウン電圧を示す。また非常に低い容量すなわち（Ｈｃｂ
、 ＣｂｃｔおよびＣｃｓを示す。同様に体積抵抗は非
常に低く、すなわちｒｂｂ ’ 、 ｒｃｃ′およびｒ
ａｅ ’である。対称的トランジスタは、ＩＣ−０で非
常に低いｖｃｅを容易に達成し得る。
ジスタには接合の歪がなく、このために高いブレイクダ
ウン電圧を示す。また非常に低い容量すなわち（Ｈｃｂ
、 ＣｂｃｔおよびＣｃｓを示す。同様に体積抵抗は非
常に低く、すなわちｒｂｂ ’ 、 ｒｃｃ′およびｒ
ａｅ ’である。対称的トランジスタは、ＩＣ−０で非
常に低いｖｃｅを容易に達成し得る。
また高い電流レベルで何ら電流が群がることなしに、低
い電流レベル（Ｌ／ＭＡ）における高いβを達成し得る
。大きな装置を用いることによって、トランジスタパラ
メータ以上の精密なコントロールが確実な値に関して可
能であり、そしてより重虜的には、それがラテラル輪重
の機能であって従来の二重接散トランジスタにおけるよ
うな２つの拡散のわずかな相違の機能ではないので、優
れたコントロールのためのマツチングの許容誤差がベー
スの幅に関して達成可能となる。
い電流レベル（Ｌ／ＭＡ）における高いβを達成し得る
。大きな装置を用いることによって、トランジスタパラ
メータ以上の精密なコントロールが確実な値に関して可
能であり、そしてより重虜的には、それがラテラル輪重
の機能であって従来の二重接散トランジスタにおけるよ
うな２つの拡散のわずかな相違の機能ではないので、優
れたコントロールのためのマツチングの許容誤差がベー
スの幅に関して達成可能となる。
コレクタおよびエミッタ領域のためにドーピングをドラ
イブインすることのように、他の修正が当業者にとって
必要となるかもしれない。メタライゼーション層とは異
なった構造から電極を形成することなどおよびそのよう
な修正は、ここに記述された独特の構造および手法の中
に含まれ得る。
イブインすることのように、他の修正が当業者にとって
必要となるかもしれない。メタライゼーション層とは異
なった構造から電極を形成することなどおよびそのよう
な修正は、ここに記述された独特の構造および手法の中
に含まれ得る。
第１図は、ＮＰＮおよびＰＮＰ装置の分離した配列を含
んだチップの一郡を示す。 第２図は、単一のＮＰＮトランジスタが形成されるＮド
ープされたサブストレートの領域の断面図であり、サブ
ストレート内へと凹所が設けられる領域の輪郭を描きか
つまたトランジスタの活性領域を保護するフォトレジス
１〜を示している。 第３図は、Ｎ＋トド−ングが完成され続いて酸化物が生
成された、境界づけのための凹所＊域に沿ってスロット
されたサブストレートを示している。 第４１１は、Ｎ＋ドープ饋鎖酸越えて深められた境界づ
けのための凹所を示している。 第５図は、スロットを通ずるかつＮ＋領領域閤の拡散に
よって形成されるＰ領域を示している。 第６図は、Ｐドープ領域を越えてＮドープサブストレー
ト内へと拡張した凹所領域および酸化物で充填された境
界づけのための凹所を示している。 ＃ｌ７１１は、Ｎ＋ドープされていない活性領域に隣接
したＰ十注入およびパターン化とメタライゼーションと
のステップの結果を示している。 第８は図は単一のラテラルＮＰＮトランジスタの平ｌｌ
１ｌであり、酸化物で充填された境界づけのための凹所
および電気的接続を有するエミッタ、ベースおよびコレ
クタ電極を示している。 第９図は単一のＰＮＰトランジスタが形成されるサブス
トレートの領域の断面図であり、サブストレート内へと
凹所が設けられる領域の輪郭を描きかつトランジスタの
活性領域を保躾するフォトレジストを示している。 第１０図は、Ｎドーピングがスロットを通じて完成され
て活性領域内におけるサブストレートのドーピングを転
換し１、続いて酸化物が生成された、境界づけのための
凹所領域に沿ってスロットされたサブストレートを示し
ている。 第１１図は、Ｐ＋ドープ領埴を示している。 第１２図は、Ｐ十領域の下に拡張されたスロットを示し
ている。 箪１３図は、Ｐ十ドープ領域を越えてＰドープサブスト
レート内へと拡張した凹所領域および鹸化物で充填され
た境界づけのための凹所を示している。 １４１４図は、上側のサブストレートのドープされた活
性領域のＮ十注入およびパターン化とメタライゼーショ
ンとのステップの結果を示している。 第１５図は単一のラテラルＰＮＰトランジスタの平面図
であり、酸化物で充填された境界づけのための凹所およ
び電気的接続を有するエミッタ、ベースおよびコレクタ
電極を示している。 図において、４，５．１２．１３は交叉スロット、８．
９，１０１．１０２はスロット、６．７は活性領域、１
１，１１１はサブストレート、１３，１１３はフォトレ
ジスト、２１．２３，１２１．１２３はスロットまたは
凹所、１６．１６’ 。 １１６．１１６’ はシリコン酸化物、３１．３３はＮ
＋トド−ング領域、１３１．１３３はＰ十活性領域、２
１’ 、２３’ 、１２１’ 、１２３’は拡張領域、
５１，１５１はシリコン鹸化物の表面層、５５．５７，
１５５，１５７は特別の金属導体をそれぞれ示す。 特許出願人 ロックウェル・インターナショナルＦＩＧ
、 ２ 日６．３ ＦＩＧ、６ ＦＩＧ、 ７ ＦＩＧ、８ ＦＩＧ、９ ５ｒ 日６．１３ ＦＩＧ、 １４ ＦＩＧ、Ｉ５
んだチップの一郡を示す。 第２図は、単一のＮＰＮトランジスタが形成されるＮド
ープされたサブストレートの領域の断面図であり、サブ
ストレート内へと凹所が設けられる領域の輪郭を描きか
つまたトランジスタの活性領域を保護するフォトレジス
１〜を示している。 第３図は、Ｎ＋トド−ングが完成され続いて酸化物が生
成された、境界づけのための凹所＊域に沿ってスロット
されたサブストレートを示している。 第４１１は、Ｎ＋ドープ饋鎖酸越えて深められた境界づ
けのための凹所を示している。 第５図は、スロットを通ずるかつＮ＋領領域閤の拡散に
よって形成されるＰ領域を示している。 第６図は、Ｐドープ領域を越えてＮドープサブストレー
ト内へと拡張した凹所領域および酸化物で充填された境
界づけのための凹所を示している。 ＃ｌ７１１は、Ｎ＋ドープされていない活性領域に隣接
したＰ十注入およびパターン化とメタライゼーションと
のステップの結果を示している。 第８は図は単一のラテラルＮＰＮトランジスタの平ｌｌ
１ｌであり、酸化物で充填された境界づけのための凹所
および電気的接続を有するエミッタ、ベースおよびコレ
クタ電極を示している。 第９図は単一のＰＮＰトランジスタが形成されるサブス
トレートの領域の断面図であり、サブストレート内へと
凹所が設けられる領域の輪郭を描きかつトランジスタの
活性領域を保躾するフォトレジストを示している。 第１０図は、Ｎドーピングがスロットを通じて完成され
て活性領域内におけるサブストレートのドーピングを転
換し１、続いて酸化物が生成された、境界づけのための
凹所領域に沿ってスロットされたサブストレートを示し
ている。 第１１図は、Ｐ＋ドープ領埴を示している。 第１２図は、Ｐ十領域の下に拡張されたスロットを示し
ている。 箪１３図は、Ｐ十ドープ領域を越えてＰドープサブスト
レート内へと拡張した凹所領域および鹸化物で充填され
た境界づけのための凹所を示している。 １４１４図は、上側のサブストレートのドープされた活
性領域のＮ十注入およびパターン化とメタライゼーショ
ンとのステップの結果を示している。 第１５図は単一のラテラルＰＮＰトランジスタの平面図
であり、酸化物で充填された境界づけのための凹所およ
び電気的接続を有するエミッタ、ベースおよびコレクタ
電極を示している。 図において、４，５．１２．１３は交叉スロット、８．
９，１０１．１０２はスロット、６．７は活性領域、１
１，１１１はサブストレート、１３，１１３はフォトレ
ジスト、２１．２３，１２１．１２３はスロットまたは
凹所、１６．１６’ 。 １１６．１１６’ はシリコン酸化物、３１．３３はＮ
＋トド−ング領域、１３１．１３３はＰ十活性領域、２
１’ 、２３’ 、１２１’ 、１２３’は拡張領域、
５１，１５１はシリコン鹸化物の表面層、５５．５７，
１５５，１５７は特別の金属導体をそれぞれ示す。 特許出願人 ロックウェル・インターナショナルＦＩＧ
、 ２ 日６．３ ＦＩＧ、６ ＦＩＧ、 ７ ＦＩＧ、８ ＦＩＧ、９ ５ｒ 日６．１３ ＦＩＧ、 １４ ＦＩＧ、Ｉ５
Claims (7)
- （１） ＰｔｊよびＮタイプにドープされたシリコン
サブストレート上にＩＩ或されるサブミクロン寸法のコ
ンプリメンタリＮＰＮおよびＰＮＰタイプのラテラルト
ランジスタのアレイであって、トランジスタとなる中ｔ
＋Ｕｉｔ域のセミアレイを規定する、サブストレートの
ＰおよＵＮｌｉ域を横切って離れて配置された関係にあ
る、スロットの対の複数のＩｌｌの側壁と、 前記スロットを充填しかつそれらが作られたサブストレ
ートの表部を被ｗするシリコン酸化物と、セミアレイ鎖
酸を各トランジスタ活性領域に分割する、前記スロット
の対に関連した垂直スロットの置数の第２の装置と、 前記１１１２の側壁を通じτＮサブストレート饋域内の
前記活性領域内へと導入され、かつドライブインされτ
ＢＩＮサブストレートの各側面上にＮ＋エミッタおよび
コレクタ領域を構成するＮドーピングと、 Ｐドープされたサブストレート領域の垂直スロットの側
壁および底部を通じてサブストレート内へ導入されて、
活性領域に内のサブストレートのドーピングをＰからＮ
へ転換するＮドーピングとを−え、 ゛ 前記原Ｎ領域の第２の側壁はその深さが深められ、かつ
局部的なサブストレート領域のＮドーピングと反対のＰ
ドーピングが導入されて、各Ｎベース領域となるように
エミッタおよ・びコレクタ領域以外の活性領域内のサブ
ストレートのドーピングを変化させ、 垂直な側壁を通じτＮドープされていないｌ［Ｐ領域内
へ導入されて、ＰＮＰトランジスタが形成されるための
エミッタおよびコレクタ領域を構成するＰドーピングを
さらに１Ｌ １１Ｎ領域における垂直スロットはＩＩＩＮサブストレ
ート内へその深さが深められ、かつ原Ｐ領域における垂
直スロットはＩＭＦサブストレート内においてその深さ
が深められ、 垂直スロットを充填する酸化物と、 各エミッタ、ベースおよびコレクタ領域と電気的に接続
するメタライゼーションパターンと、各活性領域の表面
を少なくとも実質的に覆うシリコン酸化物とをさらに―
えるコンプリメンタリトランジスタ。 - （２） 前記最初に述べたＮＰＮトランジスタのための
スロットは前記最初に述べたＰＮＰトランジスタのため
のスロットに対して垂直であり、かつ前記ＮＰＮトラン
ジスタのための垂直スロットは前記ＰＮＰトランジスタ
のための垂直スロットに対して垂直である、特許請求の
範囲第１項記載のコンプリメンタリトランジスタ。 - （３） Ｎ十エミッタとコレクタとの閣のサブストレー
ト表面領域のためのＰ＋ドーピング、およびＰ十エミッ
タとコレクタとの閣のサブストレート表面領域のための
Ｎ＋トド−ングをさら（備える、特許請求の範囲第１項
または第２項記載のコンプリメンタリトランジスタ。 - （４） 共通のサブストレート上に形成されるＮＰＮ−
ＰＮＰコンプリメンタリトランジスタの対であって、 前記サブストレートのＰドープ領域と、ＰＮＰｔ−ラン
ジスタの長さを規定する、サブストレート酸化物で充填
される前記領域における平行スロットの対と、 Ｎドーピングが前記ＰＮＰトランジスタの活性領域内へ
と導入されてベースを形成し、その後Ｐ＋ドーピングが
導入されてエミッタおよびコレクタを形成する、前記平
行スロットに関して前記Ｐ領域における垂直スロットの
対とを備え、前記スロットは絶縁のためにＩＩＰサブス
トレート内へと深さが深められ、 前記垂直スロットはサブストレート酸化物で充填され、 前記サブストレートのＮドープ領域と、ＮＰＮトランジ
スタの長さを規定する、サブストレート酸化物で充填さ
れる前記Ｎ領域における平行スロットの第２の対と、 Ｎ＋トド−ングが前記ＮＰＮｔ−ランジスタの端部内へ
とドライブインされて各コレクタおよびエミッタを構成
す委、前記平行スロットの第２の対に関して前記Ｎ領域
における垂直スロットの第２の対とをさらに備え、 前記ベースは、垂直スロットの第２の対の深さを深めか
つＰドーピングを導入することによってＰドーピングに
転換されるＮドープサブストレートからなり、 前記垂直スロットの第２の対はサブストレート酸化物で
充填され、 少なくとも前記エミッタ、ベースおよびコレクタと電気
的に接続する導体をさらに備える、コンプリメンタリト
ランジスタ。 - （５） 共通のサブストレート上に形成される活性領域
を有するコンブ−リメンタリトランジスタの製造方法で
あって、 サブストレートの領域をＰにかつ他の領域をＮにドープ
するステップと、 各トランジスタ活性領域の表面に沿って、実質的にサブ
ストレートに凹所を設けるステップと、前記凹所を設け
ることによって形成された凹所領域を通じて、トランジ
スタ活性領域を選択的にドープするステップと、 前記凹所領域の深さを深め、かつ局部的なサブストレー
トに対して反対のドーピングを導入してドーピングを転
換するステップと、 前記凹所をサブストレート酸化物で充填して、活性領域
を前記サブストレートから絶縁するステップと、 各活性領域の異なった領域に導体を構成して電気的接続
を形成するステップとを備える、コンプリメンタリトラ
ンジスタの製造方法。 - （６） 前記選択的ドーピングは、サブストレートのＰ
ｌｉｉ域に対してはＰ＋でありサプス［・レートのＮｆ
ｌ域（対してはＮ＋である、特許請求の範囲第５項記載
のコンプリメンタリトランジスタの一章方法。 - （７） ＮＰＮトランジスタはサブストレートのＮａ
１ｌ域内に形成され、かつＰＮＰトランジスタはサブス
トレートのＰＷＡ域内に形成される、特許請求の範囲第
６１１ｉ記載のコンプリメンタリトランジスタの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27948381A | 1981-07-01 | 1981-07-01 | |
| US279483 | 1981-07-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5810859A true JPS5810859A (ja) | 1983-01-21 |
Family
ID=23069171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108258A Pending JPS5810859A (ja) | 1981-07-01 | 1982-06-21 | コンプリメンタリトランジスタの製造方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0068070A1 (ja) |
| JP (1) | JPS5810859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011163065A (ja) * | 2010-02-15 | 2011-08-25 | Daiwa House Industry Co Ltd | 採光装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001538A (en) * | 1988-12-28 | 1991-03-19 | Synergy Semiconductor Corporation | Bipolar sinker structure and process for forming same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583279A (ja) * | 1981-06-25 | 1983-01-10 | ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン | Ｎｐｎ・ｐｎｐコンプリメンタリラテラルトランジスタの製造方法および装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51145276A (en) * | 1975-06-10 | 1976-12-14 | Mitsubishi Electric Corp | Semiconductor device |
| DE2529951A1 (de) * | 1975-07-04 | 1977-01-27 | Siemens Ag | Lateraler, bipolarer transistor |
| US4140558A (en) * | 1978-03-02 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Isolation of integrated circuits utilizing selective etching and diffusion |
| US4214315A (en) * | 1979-03-16 | 1980-07-22 | International Business Machines Corporation | Method for fabricating vertical NPN and PNP structures and the resulting product |
-
1982
- 1982-02-25 EP EP82101438A patent/EP0068070A1/en not_active Withdrawn
- 1982-06-21 JP JP57108258A patent/JPS5810859A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583279A (ja) * | 1981-06-25 | 1983-01-10 | ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン | Ｎｐｎ・ｐｎｐコンプリメンタリラテラルトランジスタの製造方法および装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011163065A (ja) * | 2010-02-15 | 2011-08-25 | Daiwa House Industry Co Ltd | 採光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068070A1 (en) | 1983-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419150A (en) | Method of forming lateral bipolar transistors | |
| US4980305A (en) | Method of manufacturing bipolar transistor | |
| US4522682A (en) | Method for producing PNP type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom | |
| US4466180A (en) | Method of manufacturing punch through voltage regulator diodes utilizing shaping and selective doping | |
| US3522494A (en) | Hall element | |
| US4485551A (en) | NPN Type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom and method for producing same | |
| US3252063A (en) | Planar power transistor having all contacts on the same side thereof | |
| GB1533156A (en) | Semiconductor integrated circuits | |
| US4584762A (en) | Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS5810859A (ja) | コンプリメンタリトランジスタの製造方法および装置 | |
| JPH025564A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| US4611387A (en) | Process for producing NPN type lateral transistors | |
| CN108807515B (zh) | 双极性晶体管 | |
| US4435899A (en) | Method of producing lateral transistor separated from substrate by intersecting slots filled with substrate oxide | |
| GB1373021A (en) | Schottky barrier diode | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| EP0068073A2 (en) | PNP type lateral transistor with minimal substrate operation interference and method for producing same | |
| JPS583279A (ja) | Ｎｐｎ・ｐｎｐコンプリメンタリラテラルトランジスタの製造方法および装置 | |
| EP0068072A2 (en) | Lateral PNP transistor and method | |
| EP0055412A2 (en) | Lateral NPN transistor and method | |
| EP0059266A2 (en) | Lateral transistor separated from substrate by intersecting slots filled with a substrate oxide for minimal interference therefrom and method for producing same | |
| JP2004104036A (ja) | ラテラルバイポーラトランジスタおよびその製造方法 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JP3099349B2 (ja) | バイポーラ型半導体メモリの製造方法 |