JPS5810854B2 - 半導体集積回路用基板の製法 - Google Patents
半導体集積回路用基板の製法Info
- Publication number
- JPS5810854B2 JPS5810854B2 JP18681981A JP18681981A JPS5810854B2 JP S5810854 B2 JPS5810854 B2 JP S5810854B2 JP 18681981 A JP18681981 A JP 18681981A JP 18681981 A JP18681981 A JP 18681981A JP S5810854 B2 JPS5810854 B2 JP S5810854B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- polycrystalline
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路用基板の製法に係り、特に彎曲
の少ない基板の製法に関するものである。
の少ない基板の製法に関するものである。
一般に、モノリシック半導体集積回路においては、一つ
の基板の中にトランジスタ、ダイオード、抵抗、容量等
の多数の回路素子を形成させるので、これらを互いに電
気的に絶縁分離しなければならない。
の基板の中にトランジスタ、ダイオード、抵抗、容量等
の多数の回路素子を形成させるので、これらを互いに電
気的に絶縁分離しなければならない。
現在、この分離方式の代表的なものとして、Ｐ−Ｎ接合
を用いた分離方式と誘電体による分離方式とがある。
を用いた分離方式と誘電体による分離方式とがある。
その基板に、公知の選択拡散法によって所望の不純物を
拡散すれば、回路素子が得られる。
拡散すれば、回路素子が得られる。
上述した従来の基板の製造法においても最も問題とする
ところは、基板の彎曲である。
ところは、基板の彎曲である。
基板に反りがあると、単結晶ウェファ側の研磨工程にお
いて研磨量が不均一になったり、選択拡散のためのフォ
トレジスト用マスクの密着度が悪くなったりする難点が
ある。
いて研磨量が不均一になったり、選択拡散のためのフォ
トレジスト用マスクの密着度が悪くなったりする難点が
ある。
本発明の目的は、上記した基板の彎曲を低減し、精度の
よい研磨作業とフォトレジスト作業を可能にする半導体
集積回路用基板の製法を提供することにある。
よい研磨作業とフォトレジスト作業を可能にする半導体
集積回路用基板の製法を提供することにある。
本発明は、シリコン単結晶ウェファの主平面上に絶縁用
シリコン酸化膜を設け、上記絶縁用シリコン酸化膜上に
熱膨張係数がシリコン単結晶より大きいシリコン多結晶
層と熱膨張係数が逆にシリコン単結晶より小さいシリコ
ン酸化膜とを交互に全面的に層状に積み重ねて支持体層
を形成し、上記シリコン単結晶ウェファを上記主平面と
は反対側の平面より所定の厚さだけ除去してシリコン単
結晶薄層を形成し、しかる後、上記シリコン単結晶薄層
に分離領域を形成して互いに電気的に分離された少なく
とも２個以上のシリコン単結晶島領域を形成することに
より前述の目的を達成する。
シリコン酸化膜を設け、上記絶縁用シリコン酸化膜上に
熱膨張係数がシリコン単結晶より大きいシリコン多結晶
層と熱膨張係数が逆にシリコン単結晶より小さいシリコ
ン酸化膜とを交互に全面的に層状に積み重ねて支持体層
を形成し、上記シリコン単結晶ウェファを上記主平面と
は反対側の平面より所定の厚さだけ除去してシリコン単
結晶薄層を形成し、しかる後、上記シリコン単結晶薄層
に分離領域を形成して互いに電気的に分離された少なく
とも２個以上のシリコン単結晶島領域を形成することに
より前述の目的を達成する。
このシリコン酸化膜層とシリコン多結晶層との層状構造
にするには、シリコン塩化物例えば三塩化シラン（Ｓｉ
ＨＣ１３）と水素による気相還元反応によってシリコン
多結晶を析出せしめる際に、特定の時間間隔で炭酸ガス
、酸素、水蒸気等の酸化性ガスを上記反応ガス中に添加
することによって単結晶ウェファを途中で反応炉から出
すことなく連続的に、かつ容易に形成させる。
にするには、シリコン塩化物例えば三塩化シラン（Ｓｉ
ＨＣ１３）と水素による気相還元反応によってシリコン
多結晶を析出せしめる際に、特定の時間間隔で炭酸ガス
、酸素、水蒸気等の酸化性ガスを上記反応ガス中に添加
することによって単結晶ウェファを途中で反応炉から出
すことなく連続的に、かつ容易に形成させる。
また、上記基本技術を用いて多層構造支持体層を形成す
る場合、層構造、即ち多結晶層の数によって彎曲の程度
、方向を任意に制御できることを利用して、事実上彎曲
の殆んどない基板を製造するものである。
る場合、層構造、即ち多結晶層の数によって彎曲の程度
、方向を任意に制御できることを利用して、事実上彎曲
の殆んどない基板を製造するものである。
特に多結晶層の数を３〜１２層とすることによって事実
上、基板における彎曲は殆んど解消される。
上、基板における彎曲は殆んど解消される。
以下、本発明を第１図〜第４図を用いて、実施例にした
がって詳細に説明する。
がって詳細に説明する。
第１図ａに示したような平行研磨された厚さ３００±１
００μ、面方位（１００）のシリコン単結晶ウェファ１
０を通常のエピタキシャル成長に使用される反応炉内に
セットし、第１図すに示すように先ず三塩化シラン（Ｓ
ｉＨ２Ｃ１２）と水素と炭酸ガス（ＣＯ２）の混合ガス
を流して１１００〜１２５０℃の高温にて厚さ１．５μ
の絶縁用のシリコン酸化膜１２を形成する。
００μ、面方位（１００）のシリコン単結晶ウェファ１
０を通常のエピタキシャル成長に使用される反応炉内に
セットし、第１図すに示すように先ず三塩化シラン（Ｓ
ｉＨ２Ｃ１２）と水素と炭酸ガス（ＣＯ２）の混合ガス
を流して１１００〜１２５０℃の高温にて厚さ１．５μ
の絶縁用のシリコン酸化膜１２を形成する。
次いで反応温度をそのままに保ち、三塩化シランと水素
の混合ガスを流し続けながら炭酸ガスの供給を止めるこ
とにより厚さ約４５μの第１の多結晶層１３ａを形成す
る。
の混合ガスを流し続けながら炭酸ガスの供給を止めるこ
とにより厚さ約４５μの第１の多結晶層１３ａを形成す
る。
引き続き三塩化シランと水素の供給を続けながら炭酸ガ
スを反応系に導入することにより第１の多結晶層１３ａ
の上に約０．５〜２μの厚さのシリコン酸化膜１４ａを
形成する。
スを反応系に導入することにより第１の多結晶層１３ａ
の上に約０．５〜２μの厚さのシリコン酸化膜１４ａを
形成する。
このようにシリコン酸化膜１４ａ〜１４ｍとシリコン多
結晶膜１３８〜１３ｎを交互に積み重ねて行くわけであ
るが、三塩化シラン系の水素キャリヤガスの流量や炭酸
ガス流量はそれぞれの反応に応じて再調整の必尺がある
。
結晶膜１３８〜１３ｎを交互に積み重ねて行くわけであ
るが、三塩化シラン系の水素キャリヤガスの流量や炭酸
ガス流量はそれぞれの反応に応じて再調整の必尺がある
。
反応温度は同一でよい。シリコン酸化膜層１４ａが形成
されたならば再び炭酸ガス流の導入を止め三塩化シラン
および水素の流量を第１の多結晶層１３ａの形成条件に
戻し、厚さ約４５μの第２の多結晶層１３ａを形成する
。
されたならば再び炭酸ガス流の導入を止め三塩化シラン
および水素の流量を第１の多結晶層１３ａの形成条件に
戻し、厚さ約４５μの第２の多結晶層１３ａを形成する
。
このようにして、第２、第３、第４、第５の厚さ約４５
μの多結晶層および厚さ０．５〜２μのシリコン酸化膜
を交互に形成し、多結晶層とシリコン酸化膜層から成る
厚さ約２３０μの多層構造支持体層１５を得る。
μの多結晶層および厚さ０．５〜２μのシリコン酸化膜
を交互に形成し、多結晶層とシリコン酸化膜層から成る
厚さ約２３０μの多層構造支持体層１５を得る。
なお、この多層構造支持体層の形成においては、シリコ
ンの原料である三塩化シランの代りに四塩化シリコン（
ＳｉＣ１４）もしくはジクロルシラン（ＳｉＨ２Ｃ１２
）等の他のシリコン塩化物やモノシラン（ＳｉＨ４）を
用いてもよく、そして炭酸ガスの代りに水蒸気、酸素、
二酸化窒素等の酸化性ガスを用いてもよい。
ンの原料である三塩化シランの代りに四塩化シリコン（
ＳｉＣ１４）もしくはジクロルシラン（ＳｉＨ２Ｃ１２
）等の他のシリコン塩化物やモノシラン（ＳｉＨ４）を
用いてもよく、そして炭酸ガスの代りに水蒸気、酸素、
二酸化窒素等の酸化性ガスを用いてもよい。
この技術に関しては、本発明と同一出願人の出願に係わ
る特願昭４８−１３８６２５号「誘電体絶縁分離基板の
製造法」を参照されたい。
る特願昭４８−１３８６２５号「誘電体絶縁分離基板の
製造法」を参照されたい。
このようにして得られた５層多結晶の多層構造支持体層
１５を有する基板１６の彎曲は全て曲率半径１０ｍから
１００ｍ以上であり、単層構造で同一厚さの多結晶支持
体層を形成した場合の曲率半径３〜５ｍと比較すると著
しい彎曲低減効果のあることが確認された。
１５を有する基板１６の彎曲は全て曲率半径１０ｍから
１００ｍ以上であり、単層構造で同一厚さの多結晶支持
体層を形成した場合の曲率半径３〜５ｍと比較すると著
しい彎曲低減効果のあることが確認された。
この多層構造支持体層を有する基板１６は層構造すなわ
ち形成する多結晶層の数によって彎曲の大きさおよび方
向を任意に制御できる。
ち形成する多結晶層の数によって彎曲の大きさおよび方
向を任意に制御できる。
第２図は多層構造と基板の彎曲の関係を示す実験結果の
一例である。
一例である。
彎曲の大きさは直径５０闘の基板を使用した時の彎曲の
高さｈと曲率半径で示しである。
高さｈと曲率半径で示しである。
ただし、プラスの符号は支持体層側が凹面（したがって
単結晶ウェファ側が凸面）マイナスの符号は支持体層側
が凸面となる方向に彎曲していることを示す。
単結晶ウェファ側が凸面）マイナスの符号は支持体層側
が凸面となる方向に彎曲していることを示す。
また、曲線Ａは支持体層全体の厚さが２１０〜２６０μ
の場合、曲線Ｂは支持体層全体の厚さが４３０〜４８０
μの場合の実測値である。
の場合、曲線Ｂは支持体層全体の厚さが４３０〜４８０
μの場合の実測値である。
多結晶層の層数が増すと彎曲の方向は反転し多結晶側が
凸面となる方向に反り始める。
凸面となる方向に反り始める。
このように、支持体層を多層構造とすればその層数によ
って基板における彎曲の大きさと方向は任意に再現性よ
く制御できる。
って基板における彎曲の大きさと方向は任意に再現性よ
く制御できる。
ただし、多結晶層の層数と基板の彎曲の関係は支持体層
全体の厚さにも依存している。
全体の厚さにも依存している。
第３図は単層構造の時の多結晶支持体層の厚さと基板の
彎曲の関係の測定値を示す。
彎曲の関係の測定値を示す。
縦軸のプラス符号は第２図と同じく多結晶支持体層側が
凹面となる方向に彎曲していることを示す。
凹面となる方向に彎曲していることを示す。
多結晶支持体層が厚くなればなるほど基板の彎曲は大き
くなる。
くなる。
第２図、第３図およびその他の実験結果より、厚さ３０
０±１００μの（１００）面方位を有する単結晶ウェフ
ァ上に成長温度１１００〜１２５０℃でシリコン多結晶
層とシリコン酸化膜とからなる厚さ約２００〜５００μ
の多層多結晶支持体層を形成した時の基板の彎曲と多層
構造との関係は直径５０ｍｍの基板の彎曲高さをｈ（μ
）、多結晶層の数をｎ（正の整数）とすると次の実験式
で近似的に表わすことができることがわかる。
０±１００μの（１００）面方位を有する単結晶ウェフ
ァ上に成長温度１１００〜１２５０℃でシリコン多結晶
層とシリコン酸化膜とからなる厚さ約２００〜５００μ
の多層多結晶支持体層を形成した時の基板の彎曲と多層
構造との関係は直径５０ｍｍの基板の彎曲高さをｈ（μ
）、多結晶層の数をｎ（正の整数）とすると次の実験式
で近似的に表わすことができることがわかる。
ｈ≒Ａ・ｎ＋Ｂ ・・・・・・・・・
（１）ここで、Ａ、Ｂは定数である。
（１）ここで、Ａ、Ｂは定数である。
一般に、多層多結晶構造の基板の彎曲は上述のように多
結晶層の数と厚さに大きく依存する。
結晶層の数と厚さに大きく依存する。
この他に彎曲の大きさに影響するパラメータとしては単
結晶ウェファの厚さ、面方位、多結晶層の成長温度、成
長速度シリコン、酸化膜の厚さなどがある。
結晶ウェファの厚さ、面方位、多結晶層の成長温度、成
長速度シリコン、酸化膜の厚さなどがある。
これらのうち、単結晶ウェファの面方位とシリコン酸化
膜厚さの曲りに対する影響は比較的小さいので今の場合
殆んど無視できる。
膜厚さの曲りに対する影響は比較的小さいので今の場合
殆んど無視できる。
また、単結晶ウェファの厚さ、多結晶層の成長温度、成
長速度は主に上記（１）式の定数Ｂに対して影響し、定
数Ａに対してはこれらのパラメータはあまり影響しない
ことがあきらかとなった。
長速度は主に上記（１）式の定数Ｂに対して影響し、定
数Ａに対してはこれらのパラメータはあまり影響しない
ことがあきらかとなった。
実験の結果によれば、単結晶ウェファの厚さが３００±
１００μ支持体層の厚さ２００〜５００μ多結晶の成長
温度が１１００〜１２５０℃成長速度１〜８μ／ｍｉｎ
なる条件のもとでは第４図に示したようにＡ≒−１８（
μ／層数）、Ｂ≒６０〜２００（μ）であった。
１００μ支持体層の厚さ２００〜５００μ多結晶の成長
温度が１１００〜１２５０℃成長速度１〜８μ／ｍｉｎ
なる条件のもとでは第４図に示したようにＡ≒−１８（
μ／層数）、Ｂ≒６０〜２００（μ）であった。
この結果より、上記条件のもとでは第４図に斜線領域で
示したように実用上問題を生じない曲率半径１０ｍ以上
の彎曲の少ない基板を得るためには前述の多層構造にお
ける多結晶層の層数を３〜１２層とすればよいことが明
らかである。
示したように実用上問題を生じない曲率半径１０ｍ以上
の彎曲の少ない基板を得るためには前述の多層構造にお
ける多結晶層の層数を３〜１２層とすればよいことが明
らかである。
実際の基板の製造においては殆んどの場合直径４０〜９
０ｍｍ、厚さが２００〜４００μの単結晶ウェファが素
材結晶として使用され、また、多結晶層の成長温度、成
長速度もそれぞれ１１００〜。
０ｍｍ、厚さが２００〜４００μの単結晶ウェファが素
材結晶として使用され、また、多結晶層の成長温度、成
長速度もそれぞれ１１００〜。
１２５０℃前後、１〜８μ／ｍｉｎ前後であるので、上
記の条件は十分実用的なものである。
記の条件は十分実用的なものである。
以上のようにして得られた多層構造支持体層１５を有す
る単結晶ウェファ１０側を第１図すに示した破線の位置
までラッピングおよび鏡面研磨等の公知の技術手段によ
って除去すれば、第１図Ｃに示したように基板が得られ
る。
る単結晶ウェファ１０側を第１図すに示した破線の位置
までラッピングおよび鏡面研磨等の公知の技術手段によ
って除去すれば、第１図Ｃに示したように基板が得られ
る。
この時、多結晶支持体層１５形成後の基板１６の彎曲は
殆んどないため、上記研磨工程は従来に比較すると極め
て均一、正確に遂行でき、したがって製造歩留りも著し
く向上する。
殆んどないため、上記研磨工程は従来に比較すると極め
て均一、正確に遂行でき、したがって製造歩留りも著し
く向上する。
薄くされたシリコン単結晶ウェファ（シリコン単結晶薄
層）１００表面から、例えばＰ型不純物を拡散して分離
領域１１を設けて、Ｐ−Ｎ接合されたシリコン単結晶島
領域１７を得る。
層）１００表面から、例えばＰ型不純物を拡散して分離
領域１１を設けて、Ｐ−Ｎ接合されたシリコン単結晶島
領域１７を得る。
基板１６は平坦化されているので、正確に単結晶領域１
７を得ることができる。
７を得ることができる。
このようにして得られた誘電体分離基板１６の各単結晶
島領域１７には、従来より公知の選択拡散法によって精
度よくトランジスタ、ダイオード抵抗、容量等の回路素
子を形成することができる。
島領域１７には、従来より公知の選択拡散法によって精
度よくトランジスタ、ダイオード抵抗、容量等の回路素
子を形成することができる。
本発明の効果を述べるに、シリコン多結晶の熱膨張係数
は７．６×１０−６℃−１でシリコン単結晶の熱膨張係
数２．５×１０−６℃−１より大きいので、単に多結晶
層のみを形成した場合には基板は多結晶側が凹面になる
方向に反ることは避けられない。
は７．６×１０−６℃−１でシリコン単結晶の熱膨張係
数２．５×１０−６℃−１より大きいので、単に多結晶
層のみを形成した場合には基板は多結晶側が凹面になる
方向に反ることは避けられない。
さらに、シリコン多結晶が高温で気相成長する時には、
多結晶自体が原子の再配列によって多少収縮しながら成
長することも考えられており、この現象も単に多結晶層
のみを形成した場合には基板が多結晶側が凹面になる方
向に反る原因となっているものと思われる。
多結晶自体が原子の再配列によって多少収縮しながら成
長することも考えられており、この現象も単に多結晶層
のみを形成した場合には基板が多結晶側が凹面になる方
向に反る原因となっているものと思われる。
このような場合の彎曲の曲率半径は、多結晶層成長条件
によっても異なるが通常５〜７ｍ以下の値である。
によっても異なるが通常５〜７ｍ以下の値である。
しかるに、本発明のごとく、支持体層１５をシリコン多
結晶層とシリコン酸化膜との多層構造とした場合には、
シリコン酸化膜の熱膨張係数が０．５×１０−６℃−１
とシリコン単結晶の値に比べて相当最小さいこと、また
、シリコン酸化膜形成の際、多結晶層の結晶粒界に沿っ
た酸素の侵入、拡散などによって結晶粒表面の酸化ある
いはシリコン酸化物の析出等が生じるため多結晶を押し
拡げる効果があること等の理由により、前述の多結晶側
が凹面となる方向に反る力との相殺効果によって彎曲の
曲率半径は１０ｍ以上の基板が任意に制御された状態で
得られ彎曲は大幅に軽減する。
結晶層とシリコン酸化膜との多層構造とした場合には、
シリコン酸化膜の熱膨張係数が０．５×１０−６℃−１
とシリコン単結晶の値に比べて相当最小さいこと、また
、シリコン酸化膜形成の際、多結晶層の結晶粒界に沿っ
た酸素の侵入、拡散などによって結晶粒表面の酸化ある
いはシリコン酸化物の析出等が生じるため多結晶を押し
拡げる効果があること等の理由により、前述の多結晶側
が凹面となる方向に反る力との相殺効果によって彎曲の
曲率半径は１０ｍ以上の基板が任意に制御された状態で
得られ彎曲は大幅に軽減する。
第１図ａないしＣは本発明になる基板の製造工程を順次
示す断面図、第２図は多層支持体層の層構造と基板の彎
曲の関係を示す実験結果を示す図、第３図は単層構造に
おける多結晶支持体層の厚さと基板の彎曲の関係を示す
図、第４図は曲率半径約１０ｍ以上の彎曲の少ない基板
を得るための多層構造の層数を決定するための説明図で
ある。 １０・・・シリコン単結晶ウェファ、１１・・・分離領
域、１２・・・シリコン酸化膜、１３ａ〜１３ｎ・・・
シリコン多結晶層、１４ａ〜１４ｍ・・・シリコン酸化
膜、１５・・・支持体層、１６・・・基板、１７・・・
シリコン単結晶島領域。
示す断面図、第２図は多層支持体層の層構造と基板の彎
曲の関係を示す実験結果を示す図、第３図は単層構造に
おける多結晶支持体層の厚さと基板の彎曲の関係を示す
図、第４図は曲率半径約１０ｍ以上の彎曲の少ない基板
を得るための多層構造の層数を決定するための説明図で
ある。 １０・・・シリコン単結晶ウェファ、１１・・・分離領
域、１２・・・シリコン酸化膜、１３ａ〜１３ｎ・・・
シリコン多結晶層、１４ａ〜１４ｍ・・・シリコン酸化
膜、１５・・・支持体層、１６・・・基板、１７・・・
シリコン単結晶島領域。
Claims (1)
- １ シリコン単結晶ウェファの主平面上に絶縁用シリコ
ン酸化膜を設け、上記絶縁用シリコン酸化膜上にシリコ
ン多結晶層とシリコン酸化膜とを交互に全面的に積み重
ねて支持体層を形成し、上記シリコン単結晶ウェファを
上記主平面とは反対側の平面より所定の厚さだけ除去し
てシリコン単結晶薄層を形成し、しかる後、上記シリコ
ン単結晶薄層に分離領域を形成して互いに電気的に分離
された少なくとも２個以上のシリコン単結晶島領域を形
成する半導体集積回路用基板の製法において、上記支持
体層を形成するに当ってシリコン多結晶層の層数を３〜
１２層とすることを特徴とする半導体集積回路用基板の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18681981A JPS5810854B2 (ja) | 1981-11-24 | 1981-11-24 | 半導体集積回路用基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18681981A JPS5810854B2 (ja) | 1981-11-24 | 1981-11-24 | 半導体集積回路用基板の製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14155574A Division JPS5718341B2 (ja) | 1974-12-11 | 1974-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57115848A JPS57115848A (en) | 1982-07-19 |
| JPS5810854B2 true JPS5810854B2 (ja) | 1983-02-28 |
Family
ID=16195148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18681981A Expired JPS5810854B2 (ja) | 1981-11-24 | 1981-11-24 | 半導体集積回路用基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810854B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2769072B2 (ja) * | 1992-10-12 | 1998-06-25 | 松下電工株式会社 | 絶縁層分離基板の製造方法 |
-
1981
- 1981-11-24 JP JP18681981A patent/JPS5810854B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57115848A (en) | 1982-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4079506A (en) | Method of preparing a dielectric-isolated substrate for semiconductor integrated circuitries | |
| US4578142A (en) | Method for growing monocrystalline silicon through mask layer | |
| US4742020A (en) | Multilayering process for stress accommodation in deposited polysilicon | |
| US4147584A (en) | Method for providing low cost wafers for use as substrates for integrated circuits | |
| KR920003291B1 (ko) | 반도체 장치 제조방법 | |
| JP2689935B2 (ja) | 半導体薄膜形成方法 | |
| US3496037A (en) | Semiconductor growth on dielectric substrates | |
| US3624467A (en) | Monolithic integrated-circuit structure and method of fabrication | |
| US3793712A (en) | Method of forming circuit components within a substrate | |
| US3783050A (en) | Method of making semiconductor device using polycrystal thin film for impurity diffusion | |
| AU651568B2 (en) | Method for forming crystalline deposited film | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPS5810854B2 (ja) | 半導体集積回路用基板の製法 | |
| GB2113465A (en) | Method for growing monocrystalline silicon on a masking layer | |
| US4189826A (en) | Silicon charge-handling device employing SiC electrodes | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| US3737739A (en) | Single crystal regions in dielectric substrate | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JP3150719B2 (ja) | 薄膜半導体基板およびその製造方法 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| Tadano et al. | Observation of screw dislocations in GaAs | |
| CA1254987A (en) | Method of manufacturing a large area semiconductor device | |
| JPS57192017A (en) | Epitaxial growing method | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPS60165737A (ja) | 絶縁分離基板 |