JPS58107606A - Method of producing chip resistor - Google Patents

Method of producing chip resistor

Info

Publication number
JPS58107606A
JPS58107606A JP56207672A JP20767281A JPS58107606A JP S58107606 A JPS58107606 A JP S58107606A JP 56207672 A JP56207672 A JP 56207672A JP 20767281 A JP20767281 A JP 20767281A JP S58107606 A JPS58107606 A JP S58107606A
Authority
JP
Japan
Prior art keywords
chip resistor
plating
manufacturing
electroless plating
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56207672A
Other languages
Japanese (ja)
Inventor
本城 克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56207672A priority Critical patent/JPS58107606A/en
Publication of JPS58107606A publication Critical patent/JPS58107606A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はチップ抵抗器の製造方法に関するもので、安価
にしてはんだ付性にすぐれ、かつ量産性のよいグレーズ
系チップ抵抗器の製造方法を提供しようとするものであ
る。
[Detailed Description of the Invention] The present invention relates to a method for manufacturing a chip resistor, and aims to provide a method for manufacturing a glazed chip resistor that is inexpensive, has excellent solderability, and is easy to mass produce. .

従来、グレーズ系チップ抵抗器は、第1図に断面構造を
示したようにアルミナ等の耐熱性絶縁基板1上の両端お
よび両側面にAq−Pd系の焼付電極4が形、成され、
中央部に酸化ルテニウムなどのグレーズ系抵抗体2が焼
付形成され、その抵抗体2上に保護コート3が施こされ
て構成されている。
Conventionally, in a glaze type chip resistor, Aq-Pd type baked electrodes 4 are formed on both ends and both sides of a heat-resistant insulating substrate 1 made of alumina or the like, as shown in the cross-sectional structure in Fig. 1.
A glaze resistor 2 made of ruthenium oxide or the like is formed by baking in the center, and a protective coat 3 is applied on the resistor 2.

また、Aq −Pd系の電極4部分には、はんだ何時の
“はんだ食れ°を・防市するf(め、Niあるいは3べ
−′ の3次電極のめっきコート5が施こされている。
In addition, the Aq-Pd-based electrode 4 is coated with a tertiary electrode plating coat 5 of F, Ni, or 3B to prevent solder corrosion during soldering. .

上記した構成から明らかなように、従来のチップ抵抗器
は、以下に示すような多くの欠点を有している。すなわ
ち、製造5工数が多く量産性が悪いこと、Aq −Pd
系焼付電極のコストが高いこと、またはんだ付時の“は
んだ食れ”はかなり改善されて、いるが、はんだ付条件
によってはその不安が残っていること、さらにはAqの
マイグレーションの問題をかかえていること、などであ
る。
As is clear from the above configuration, the conventional chip resistor has many drawbacks as shown below. In other words, it takes a lot of man-hours to manufacture and is difficult to mass produce.
Although the cost of baked-on electrodes is high, and the problem of "solder erosion" during soldering has been considerably improved, there are still concerns about this depending on the soldering conditions, and there are problems with Aq migration. etc.

本発明は上記したような欠点を除去したチップ抵抗器の
製造方法を提供するものであり、耐熱性絶縁基板の所要
個所に設けたグレーズ抵抗皮膜の端部および各端面を含
む電極部にPd成分を含むペーストを塗布、乾燥した後
、熱処理によりこの部分にPd金属微粒子を析出し、そ
の上に無電解めっきによりめっき電極を形成してチップ
抵抗器とすることを特徴としている。
The present invention provides a method for manufacturing a chip resistor that eliminates the above-mentioned drawbacks, and includes a Pd component in the electrode portion including the ends and each end face of the glaze resistor film provided at required locations on a heat-resistant insulating substrate. After applying and drying a paste containing Pd, fine Pd metal particles are precipitated in this area by heat treatment, and plated electrodes are formed thereon by electroless plating to form a chip resistor.

合によってはさらにその上にSnあるいは5n−Pbな
どのめっきを形成する)を形成しているので、従来の大
きな問題の1つであるはんだ付時の“はんだ食れ”の不
安が解消できる。
Depending on the case, a plating of Sn or 5n-Pb is further formed thereon), so that the fear of "solder erosion" during soldering, which is one of the major problems in the prior art, can be resolved.

また、従来のAq、Pd電極では上記の”はんだ食れ″
を防止するため、第2次電極、第3次電極を形成してい
るが、本発明においては無電解めっきで形成した電極だ
けでも充分実用に供し得るので、工数の削減が見込まれ
る。その上、従来のAq −Pd系電極はコ゛ストが高
いのに加え、近年の貴金属の高騰でさらに大きな問題と
なっているが、本発明においては、無電解めっきによる
卑金属のNi、Cu;4どを使用するものであるため、
大巾なコスト低減が計れる。さらにまた、Aq −Pd
電極ではAqのマイグレーションの危険性があるため、
その改善が望まれているが、本発明においてはその心配
は全くない。
In addition, conventional Aq and Pd electrodes suffer from the above-mentioned "solder erosion".
In order to prevent this, secondary electrodes and tertiary electrodes are formed, but in the present invention, the electrodes formed by electroless plating alone can be put to practical use, so a reduction in the number of man-hours is expected. In addition, conventional Aq-Pd-based electrodes have a high cost, which has become an even bigger problem due to the recent rise in the price of precious metals, but in the present invention, base metals such as Ni, Cu; Because it uses
Significant cost reductions can be achieved. Furthermore, Aq-Pd
Since there is a risk of Aq migration in the electrode,
Although improvement is desired, there is no such concern in the present invention.

次に図面を参照して、本発明の構成を詳述する。Next, the configuration of the present invention will be explained in detail with reference to the drawings.

第2図は本発明の方法により得られるチップ抵抗器の一
例を示す断面図であり、図にあ・いて、116ペー1.
′ は耐熱性絶縁基体で、通常アルミナ基板を用いるが、そ
の基板表面は研磨あるいはフッ酸−硝酸混液中での化学
エツチングにより粗面化し、めっき皮膜の密着性の向上
を計っている。12はグレーズ系抵抗皮膜であり、通常
、酸化ルテニウム系のものを用いるが、このグレーズ抵
抗体ペーストをスクリーン印刷により、所要個所に印刷
し、乾燥後860″C前後で焼成を行ない、抵抗皮膜を
形成している。14は無電解めっきの触媒核となるPd
金属微粒子層で、これはPd成分を含む活性ペーストを
上記グレーズ抵抗皮膜の端部および各端面を含む電極部
に塗布、乾燥し、これを熱処理して上記電極部表面にP
d金属微粒子として析出させたものである。
FIG. 2 is a sectional view showing an example of a chip resistor obtained by the method of the present invention.
' is a heat-resistant insulating substrate, usually an alumina substrate, whose surface is roughened by polishing or chemical etching in a hydrofluoric acid-nitric acid mixture to improve the adhesion of the plating film. Reference numeral 12 denotes a glaze-based resistive film, which is usually made of ruthenium oxide. This glazed resistor paste is printed on the required locations by screen printing, and after drying, it is fired at around 860"C to form the resistive film. 14 is Pd, which serves as the catalyst nucleus for electroless plating.
This is a metal fine particle layer, which is made by applying an active paste containing a Pd component to the electrode portion including the ends and each end face of the glaze resistance film, drying it, and heat-treating it to apply P to the surface of the electrode portion.
d It is precipitated as fine metal particles.

この活性ペースト中のPd成分としては、粒径2μ以下
のPd微粉末あるいは塩化パラジウム、硝酸バラ?ウム
などのPd化合物を用いることが6・  。
The Pd components in this active paste include fine Pd powder with a particle size of 2μ or less, palladium chloride, and rose nitrate. It is recommended to use a Pd compound such as aluminum6.

基体との接着強度の低下およびコストメリットの低下の
ため好ましくない。  ′ 活性ペーストに用いるビヒクルとしては、エチルセルロ
噌ス、ポリビニルピロリドン、ポリヒニルブチラール ルブ、ターピネオールなどの溶剤に溶解したもので、こ
のビヒクルに上記Pd成分を混合させて活性ペーストと
している。
This is undesirable because it reduces adhesive strength with the substrate and reduces cost benefits. ' The vehicle used for the active paste is ethyl cellulose, polyvinylpyrrolidone, polyhinylbutyral rub, terpineol, or the like dissolved in a solvent, and the above-mentioned Pd component is mixed with this vehicle to form the active paste.

上記活性ペーストは充分な接着強度が得られるものであ
るが、この活性ペースト中にはさらに06〜6重量係の
ガラス粉末あるいはB1203。
Although the above-mentioned active paste can provide sufficient adhesive strength, this active paste further contains glass powder of 06 to 6 weight ratio or B1203.

B203,PbOなどの低融点酸化物(焼成後酸化物に
なるものを含む)を加えることによって、さらに接着強
度を向上させることができる。さらに、上艷活性ペース
ト中にカーボン粉末1〜30重量%を添加することによ
って、印刷精度の向上をはかることができる。
The adhesive strength can be further improved by adding a low melting point oxide (including those that become oxides after firing) such as B203 and PbO. Furthermore, printing accuracy can be improved by adding 1 to 30% by weight of carbon powder to the active paste.

上′配油性ペーストを塗布、乾燥した後、熱処理してP
d金槙倣粒子を析出させるが、この熱処理は、好ましく
は大気中、400〜9o゛0″Cの温1i71(−) 範囲で行なわれる。熱処理温度が低すぎる時には活性ペ
ーストの樹脂成分が完全に燃焼せずに残存するとと、も
に、Pd成分がPd化合物の場合には安定なPd金属微
粒子として形成されないために、均一な無電解めっき析
出がなされなかったり、接着強度の悪化の原因となるな
ど、電極としての充分な機能を持たないものとなる。ま
た、この上限をこえた温度では金属微粒子の均一な析出
が得られないため、良好な電極機能をもっためつき皮膜
形成が行なわれない。なお、本発明において、上記熱処
理により析出したPd金属微粒子層は厚み平均1μ以下
とうずく、導通もないものである。
After applying the oil-distributing paste on top and drying it, heat treat it to P.
d) The heat treatment is preferably carried out in the air at a temperature in the range of 400 to 9o゛0''C (1i71(-)) to precipitate the gold-like particles. In both cases, if the Pd component is a Pd compound, it is not formed as stable Pd metal fine particles, which may lead to failure of uniform electroless plating deposition or deterioration of adhesive strength. In addition, if the temperature exceeds this upper limit, uniform precipitation of metal particles cannot be obtained, so a plating film with good electrode function cannot be formed. In the present invention, the Pd metal fine particle layer precipitated by the above heat treatment has an average thickness of 1 μm or less, and has no tingling or conduction.

上記Pd金属微粒子層を形成した後、その上に無電解め
っきにより金属皮膜層16を形成する。
After forming the Pd metal fine particle layer, a metal film layer 16 is formed thereon by electroless plating.

通常この無電解めっきは、NiまたはCuの無電解めっ
きを用いる。さらにはんだ付性の向上を計るため、通常
、このめっき皮膜の上にSuおよびン  、3□、、い
、yv−、x”g抗皮膜ヶ保護する。
Usually, this electroless plating uses Ni or Cu electroless plating. Furthermore, in order to improve solderability, this plating film is usually protected with an anti-sugar film.

?う開昭58−107606(3) 上記各工程によって、グレーズ系チップ抵抗器が製造さ
れる。
? Ukai Sho 58-107606 (3) A glaze-based chip resistor is manufactured by the above steps.

以下、本発明を実施例にもとづき説明する。Hereinafter, the present invention will be explained based on examples.

分割用溝により多数の同一パターン(32mm X16
団)を形成したアルミナ磁器基体の各パターン内の所要
部分に、酸化ルテニウム系のグレーズ抵抗体ペース)f
印刷し、120″Cで乾燥した後、a s o ’Cで
焼成してグレーズ抵抗皮膜を形成した。
A large number of identical patterns (32mm x 16
A ruthenium oxide based glaze resistor paste (f) is applied to the required portions within each pattern of the alumina porcelain base formed with a
After printing, drying at 120''C, and baking at aso'C, a glaze resistive film was formed.

次いで、この基体を横溝にそって分割した後、抵抗皮膜
端部および各端部の電極部に、PdCご、もしくは2μ
以下のPd粉末を001〜10重量係含み、樹脂分とし
てポリビニルピロリドン、溶剤としてターピネオールか
らなるビヒクルを用いた活性ペーストを塗布した。この
基体を120゛Cで1o分間乾燥した後、大気中2o○
〜1000″Cの温度で30分間熱処理し、Pa金属微
粒子層を析出した。次いで、グレーズ抵抗皮膜上の電極
部       1を除く部分にめっきレジストを糸孔
硬化した。
Next, after dividing this substrate along the horizontal grooves, the ends of the resistive film and the electrodes at each end are coated with PdC or 2μ
An active paste containing the following Pd powder in a weight range of 001 to 10% using a vehicle consisting of polyvinylpyrrolidone as a resin component and terpineol as a solvent was applied. After drying this substrate at 120°C for 10 minutes, it was exposed to air for 20°C.
Heat treatment was performed at a temperature of ~1000''C for 30 minutes to deposit a Pa metal fine particle layer. Next, the plating resist was thread-hardened on the glaze resistive film except for the electrode part 1.

この基体を硫酸ニッケル、クエン酸ソーダ、次亜リン酸
ナトリウムを主成分とするN1−P系の無9べ−7 電解めっき液で10分間めっきし、電極部に約4μのN
i −Pめっき皮膜を析出してめっき電極を形成した。
This substrate was plated for 10 minutes with an N1-P based non-9B-7 electrolytic plating solution containing nickel sulfate, sodium citrate, and sodium hypophosphite for 10 minutes.
An i-P plating film was deposited to form a plating electrode.

なお、−例については還元剤にボロンハイドライドを用
い、N1−Bめっきの約4μの皮膜を形成した。また、
無電解Cuめっきの場合には、硫酸銅、EDTA 、か
性ソーダ、ホルマリンを含むめっき液で40分間めっき
し、約3μのCuめっきの皮膜を得た。さらに電極部に
5n−Pb層を形成する場合には、共晶はんだ層を電気
めっきにより約3μ析出させた。この基体を縦溝にそっ
て分割し、チップ抵抗器を作成した。
In addition, in the - example, boron hydride was used as the reducing agent, and a film of about 4 μm of N1-B plating was formed. Also,
In the case of electroless Cu plating, plating was performed for 40 minutes with a plating solution containing copper sulfate, EDTA, caustic soda, and formalin to obtain a Cu plating film of about 3 μm. Further, when forming a 5n-Pb layer on the electrode portion, a eutectic solder layer of about 3 μm was deposited by electroplating. This substrate was divided along vertical grooves to create chip resistors.

従来例としては、電極部をAq−Pd系ペーストの焼付
電極′としたもの、およびその上に電気Cuめつきを1
μ、共晶はんだめっきを3μ形成したものを用いた。
As a conventional example, the electrode part is a baked electrode of Aq-Pd paste, and one electric Cu plating is applied on top of the baked electrode.
μ, 3μ of eutectic solder plating was used.

得られた各試料について、無電解めっきの析出Q した。また、無′市解めっきの接着強度はアルミナ磁器
基体を用い、基体表面に本発明の方法により6φのめっ
き電極を形成し、はんだ付して、その接着強度を測定し
た。
For each sample obtained, the deposition Q of electroless plating was determined. In addition, the adhesive strength of the non-dissolved plating was measured by using an alumina porcelain substrate, forming a 6φ plating electrode on the surface of the substrate by the method of the present invention, and soldering it.

以下余白 \ 13ページ 以上の説明および表から明らかなように、本発明の方法
によれば、所要個所に精度よく、かつ簡単にNi、Cu
などの卑金属電極を形成でき、電極の接着強度やはんだ
付性もすぐれている。さらに、本発明の方法FiAqの
マイグレーションを発生しないなどの長所をもち、しか
も、製造工数や、コスト的にも大きなメリットをもつた
め、産業上の価値の大なるものである。
As is clear from the explanations and tables on pages 13 and above, the method of the present invention allows Ni, Cu to be easily and precisely deposited at the required locations.
It can form base metal electrodes such as, and has excellent adhesive strength and solderability. Furthermore, the method of the present invention has advantages such as not causing migration of FiAq, and also has great advantages in terms of manufacturing man-hours and cost, so it is of great industrial value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のグレーズ系チップ抵抗器の一例を示す断
面図、第2図は本発明により得られるグレーズ系チップ
抵抗器の一例を示す断面図である。 11・・・・・・耐熱性絶縁基板)12・・・・・・グ
レーズ系抵抗膜、13 、、、、、、めっきレジスト、
14゜、、、、、、 Pd金属微粒子層、15 、、、
、、、無電解めっき皮膜、16 、、、、、、電気めっ
き皮膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
FIG. 1 is a sectional view showing an example of a conventional glaze type chip resistor, and FIG. 2 is a sectional view showing an example of a glaze type chip resistor obtained by the present invention. 11...Heat-resistant insulating substrate) 12...Glaze-based resistive film, 13...Plating resist,
14°, Pd metal fine particle layer, 15,
,,,electroplated film, 16,,,,,,electroplated film. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
figure

Claims (1)

【特許請求の範囲】 (1)耐熱性絶縁基体の所要個所に設けたグレーズ抵抗
皮膜の端部および各端面を含む電極部に002〜6重量
%のPd成分を含むペーストを塗布乾燥  3した後、
400〜900℃の温度範囲で熱処理し、その上に無電
解めっきによりNi またはCuのめっき電極を形成す
ることを特徴とするチップ抵抗器の製造方法。 (2)物理的、化学的処理によって、2表面を粗面化し
た耐熱性絶縁基体を用いることを特徴とする特許請求の
範囲第(1)項記載のチップ抵抗器の製造方法。 (3)ペースト中にガラス粉末および低融点酸化物を0
6〜6重量%含ませたことを特徴とする特許請求の範囲
第(1)項記載のチップ抵抗器の製造方法。 )+41  無電解めっきの前に゛、グレーズ抵抗皮膜
のう ≧\布硬化することを特徴とする特許請求の範囲
第(1)項記載のチップ抵抗器の製造方法。 (6)無電解めっきの後、電気めっきによりSnまたは
Sn −Pbのめっき皮膜を電極部に形成することを特
徴とする特許請求の範囲第(1)項記載のチップ抵抗器
の製造方法。
[Scope of Claims] (1) After applying a paste containing Pd component of 002 to 6% by weight to the electrode portion including the ends and each end face of the glaze resistance film provided at required locations on the heat-resistant insulating substrate and drying. ,
A method for manufacturing a chip resistor, which comprises heat-treating in a temperature range of 400 to 900°C, and forming a Ni or Cu plated electrode thereon by electroless plating. (2) A method for manufacturing a chip resistor according to claim (1), characterized in that a heat-resistant insulating substrate whose two surfaces are roughened by physical or chemical treatment is used. (3) Zero glass powder and low melting point oxides in the paste.
The method for manufacturing a chip resistor according to claim 1, characterized in that the content is 6 to 6% by weight. )+41 The method for manufacturing a chip resistor according to claim (1), characterized in that the glaze resistance film is cured before electroless plating. (6) The method for manufacturing a chip resistor according to claim (1), characterized in that after electroless plating, a Sn or Sn-Pb plating film is formed on the electrode portion by electroplating.
JP56207672A 1981-12-21 1981-12-21 Method of producing chip resistor Pending JPS58107606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56207672A JPS58107606A (en) 1981-12-21 1981-12-21 Method of producing chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56207672A JPS58107606A (en) 1981-12-21 1981-12-21 Method of producing chip resistor

Publications (1)

Publication Number Publication Date
JPS58107606A true JPS58107606A (en) 1983-06-27

Family

ID=16543647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56207672A Pending JPS58107606A (en) 1981-12-21 1981-12-21 Method of producing chip resistor

Country Status (1)

Country Link
JP (1) JPS58107606A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107801A (en) * 1983-11-16 1985-06-13 コーア株式会社 Chip resistor and method of producing same
JPS61102703A (en) * 1984-10-26 1986-05-21 興亜電工株式会社 Chip-shaped electronic component
JPS61102702A (en) * 1984-10-26 1986-05-21 興亜電工株式会社 Chip-shaped electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107801A (en) * 1983-11-16 1985-06-13 コーア株式会社 Chip resistor and method of producing same
JPS61102703A (en) * 1984-10-26 1986-05-21 興亜電工株式会社 Chip-shaped electronic component
JPS61102702A (en) * 1984-10-26 1986-05-21 興亜電工株式会社 Chip-shaped electronic component

Similar Documents

Publication Publication Date Title
JPS58107606A (en) Method of producing chip resistor
JPS6342879B2 (en)
JPS58107605A (en) Method of producing chip resistor
JP4154520B2 (en) Wiring board manufacturing method
JPS5874030A (en) Electronic part, conductive film composition and method of producing same
JPH0266101A (en) Electric conductive particles and manufacture thereof
JPH08167768A (en) Forming method for circuit pattern, and paste used therefor
JPS6314877B2 (en)
JPS58124207A (en) Method of producing chip resistor
JPH0440803B2 (en)
JPS58124208A (en) Method of producing chip resistor
JPH0693307A (en) Thick-film copper conductor paste composition capable of being plated
JPH02164002A (en) Chip resistor and manufacture thereof
JPS60217694A (en) Method of producing circuit substrate
JPH0347977A (en) Production of circuit parts
JPH0410754B2 (en)
JP2614778B2 (en) Manufacturing method of ceramic multilayer circuit board
JPS63186495A (en) Manufacture of circuit board
JPS6237398B2 (en)
JPS58124206A (en) Method of producing metal film resistor
JPS59167094A (en) Method of producing circuit board
JPS58124205A (en) Method of producing metal film resistor
JPS6140629B2 (en)
JPS6172698A (en) Manufacture of glazed ceramic substrate
JPS6347992A (en) Manufacture of ceramic wiring board