JPS58106642A

JPS58106642A - 並列演算装置

Info

Publication number: JPS58106642A
Application number: JP56205013A
Authority: JP
Inventors: Tsutomu Sakamoto; 務坂本
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-12-18
Filing date: 1981-12-18
Publication date: 1983-06-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は／譬イデライン制御方式の並列演算装−に関す
る。

発明の技術的背景一般にノイデライン制御方式の演算装置は第１図に示さ
れるように構５されている。図中、１１け主記憶装置（
以下、−ＭＥＭと称する）、１２ｆｄ　ＭＥＭ　１１か
ら先読みされた命令が順次格納される命令パ、７ア（以
下、ＩＢと異称する）である。このｌＢ１２に図示せぬ
命令先読み機構によってＭＥＭ　Ｊ　Ｊから命令を先読
みしておくことによって命令の処理を連続的に行なうい
わゆるノ譬イブライン制御が可能となる。なお、この・
中イブライン’Ｉ！ＩＩ　制は本発明の要旨と直接関係
しないので説明を省略する。ｌＢ１２に先読みされた命
令はタイプ等の解読が行なわれると命令レジスタ（以下
、ＩＲと称する）１３に置数される。このときＲＸ型の
命令であれば、ＭＥＭ　Ｚ　７からオペランドが読み出
され、このオーＱンドは図示せぬナベランドＬノノスタ
に格納される。

ＩＲＪＪに置数されている命令は演算部１４に取り込ま
れ、演算部１４による命令実行が行なわれる。演算部Ｊ
４Ｆｉ図示せぬ制御記憶部を有しており、ＩＲＪＪから
取り込んだ命令をマイクロ命令Ｋｊｌ開して対応する処
理を行なう。すなわち、演算部１４から取り出されるマ
イクロ命令はマイクロ命令パス１５へ送出される。これ
により各種演算エレメント１６．〜１６アのいくつかが
起動されマイクロ命令に基づく処理が行なわれる。演算
エレメント１６１〜１６．Ｆｉそれぞれ固有の機能を有
しており、例えば演算エレメント１６１．１６．はそれ
ぞれ加算器、雫算器である。これら演算エレメント１６
１〜１６ｎ間のデータの授受はデータバス１７を介して
行なわれる。

背景技術の問題点このような第１図の・（イブライン制御方式の演算装置
では、たとえばＲＸ型命令を処理する場合、ＭＥＭ　１
１から命令を読み出す命令読み出しステージＩＦ、オペ
ランドアＰレス＠）ＨステＦ −ノＡ１オ（ランド読み出しステー）＜および実行ステ
ージＥの順で処理が行なわれる。そして、各命令は、・
母イブライン制御によってその命令読み出しステージが
１周期（ｌマシンサイクル）ずつ後方へずれて処理され
る。もし命令してそれぞれ異なるタイミングでＭＥＭ　
ｌ　Ｉ　Ｋ対する読み出しを行なうとか、ＭＥＭ　１１
の前段に設置されるキヤ、シ息メモリ（図示せず）を命
令格納用メモリと、オペランド格納用メモリとに分離し
て設けて使用するなど公知の技術により同−周期内で処
理することが可能である。しかし、実行ステージＥが１
周期（ｌマシンサイクル）で終了しない命令の場合、後
続する命令の実行ステージと重なった状卵で処理を行な
うことは不可能であった。このため、後続する命令ｔＤ
実行、＜テーゾＥは先行する命令の実行ステージＥが終
了するまで待たされていた。したがって第２図に示され
るように先行する命令１゜の実行ステージＥがＮ周期た
とえば４周期（Ｎ＝４）の実行時間を必要とする命令の
場合、後続する命令１１＋１１＋１１　・・・はそれぞ
れ少なくと−Ｎ−１周期すなわち３８期待たされる。

このように従来のノ母イブライン制御方式の演算装置で
は、先行する命令の実行ステージＥが１周期で終了しな
い命令の場合、後続する命令の実行ステージＥが待たさ
れて・ヤイデラインの流れが妨げられるため、演算の高
速化を図る上で大きな障害となる欠点があった。

発明の目的本発明は上記事情に鑑みてなされたものでその目的は、
実行ステージの並列処理が効率よく行なえ、もってノ４
イブラインの流れの乱れを著しく減少することができ、
演算速度の高速化が図れる並列演算装置を提供すること
にある。

発明の概要命令パ、ファに先読みされた命令が置数される命令レジ
スタと、固有の演算処理機能を有する複数の演算部と、
これら演算部が共用する複数の演算エレメントとを設け
、上記各演算部を、上記命令レジスタを監視し、命令レ
ジスタに置数される命令が自演翼部で処理すべき命令で
あって、かつこの命令を実行するのく使用する演算エレ
メントが使用されていないものと判断した場合には、上
記命令レジスタに置数されている命令を取り込んで命令
の実行を開始するとともに他の演算部に対して上記使用
する演算エレメントが使用中であることを示す信号を出
力し、かつ上記命令レジスタに次に実行すべき命令を胃
散せしめるように構成することによって、命令実行継続
中の演算部の処理動作と並行して、他の演算部が上記命
令レジスタに新た罠置数された後続する命令を取り込ん
で実行するようにしたものである。

更に本発明は、現実行中の命令と次に実行すべき命令中
に含まれているレジスタ指定部の情報を比較する比較回
路を設け、この比較回路の比較出力を、次に実行すべき
命令を取や込んで命令の実行を開始するための一条件と
することによって、汎用レジスタの使用状況に応じて複
数の演算部が汎用レジスタをレジスタレベルで多重に使
用するようにしている。

発明の実施例１１！３図は本発明の一実施例を示すグロ、り図である
。第１図と同一部弄には同一符号を付して詳細な説明を
省略する。図中、２０１〜２ρ１は固有の演算処理機能
（たとえば固定小数点演算機能、浮動小数点演算機能、
または関数演算機能など）を有する演算部である。演算
部２０゜〜ｊ　Ｏ，は基本的に第１図の演算部１４を機
能分散したものであり、それぞれ独立した制御記憶（図
示せず）を有し、他の演算部と並列に動作できる。２ノ
はＩＲＪＪの内容を演算部２０１〜ｚＯ□に転送するた
めのオペシーシーン１９ス、２２は信号ラインＯＰＦ、
　Ｉ〜ＯＰＥ　ｎから成るエレメント使用中情報ライン
である。信号ラインＯＰＰ：　Ｊ〜ＯＰＥ　ｎは、それ
ぞれ演算エレメント１６、〜１６ｎが使用中であるか否
かを示すための本ので、各演算部ｚｏ１〜２０ｒｎに全
て共通に接続されている。本実施例においてこれら信号
ラインＯＰＥ　１〜０Ｐｌｉ：　ｎは通常状態でハイレ
ベル（”Ｈルベル）であり、対応する演算°エレメント
１６１〜１６イが使用される場合に演算部２０１〜２０
ｍのいずれかの演算部によってローレベル（’Ｌ’レベ
ル）にされる、この状態は該当する演算エレメントが解
放されるまで保たれる。ＰＧはロードクロヅク信号ライ
ンである。

信号ラインＰＧはＩＲＪＪのロードクロ、り端子と各演
算部２０１〜２０ｒｌｌｌに共通に接続されている。本
実施例において信号ラインＰＧは通常状態テ“Ｈ″レベ
ルあり、演算部２０１〜Ｘ　Ｏ，のうちのいずれかの演
算部がＩＲＪＪＫ保持されている命令を取り込んだ場合
にその演算部によって“しルベルにされる。゛この演算
部はマシンクロ、りＣＬＫの１周期後に信号ラインＰＧ
を＠Ｈ”レベルに戻すようになっている。

次に第３図の構成の動作を第４図のタイミングチャート
、を参照して説明する。今、ＩＲＪＪには１マシンサイ
クルの実行ステージを要する命令Ａが保持されており、
信号ラインＰＣは”Ｌ”レベルにあるものとする。また
、演算部ＪＯ。

がＩＲ，１３に保持されている命令Ａを取り込んで演算
エレメント１６３を使用して演算処理を実行しているも
のとする。このとき、信号ラインＯＰＥ　ｊは演算部２
０．によって＠Ｌルベルとなっており、これにより演算
エレメント１６゜が使用状態にあることが示される。こ
のような状態で演算部、２０１は命令Ａを実行してから
１マクンサイクル後（第４図のタイミングチャートでは
第１周期の終了時）に信号ラインＰＣを”Ｈ”レベルに
戻す。この例では、命令Ａを実行シてから１マシンサイ
クル後は、命令Ａの実行ステージの終了時でもあり、演
算部２０には信号ラインＯＰＥ　ｊを″″Ｈ″Ｈ″レベ
ル、演算エレメント１６雪を解放する。　□ 信号ラインＰＧが１Ｈ”レベルにカることにより、ＩＢ
Ｊｊから出力されている次に実行すべき命令たとえば命
令ＢがｌＲ１３に保持される。この命令Ｂ社たとえば４
マシンサイクルの実行ステー・ノを要する命令であるも
のとする。

各演算部２０１〜２０ｒｎはＩＲｆ　３に保持されてい
る命令（命令Ｂ）をオペレージ■ンノ４ス２１を介して
受は取ってデコードし、この命令（命令Ｂ）が自演鼻部
゛で実行すべき命令であるか否かを判断している。すな
わち演算部２０．〜２０ＩＴｌはオペレージ１ンパス２
ノに現われる命令を常に監視している。たとえば演算部
２０１が上記命令Ｂを実行すべｉ！ものと判断したもの
とする。このとき演算部２０１は命令Ｂを実行するのに
必要な演算エレメントはどれであるかを判断し、当該演
算エレメントが使用中であるか否かを判定する。もし、
使用中であれば演算部２０１による命令Ｂの実行は待た
される。本実施例において、命令Ｂを実行するのに必゛
要な演算エレメントが演算エレメント１６ｎであるもの
とする（１演算エレメントとは限ら゛ない）。演算Ｗ　
２’０１は演算エレメント１′６ｎが使用中であるか否
かを信号ラインＯＰＥ　ｎの状態（“Ｈ”ｔたは“Ｌ″
レー！ルによって判断する。この例では信号ライン０Ｐ
Ｅｎは°Ｈ″レベルにあり、演算部２０１は演算エレメ
ント１６ｎが非望ｉ状態にあるものと判定する。この結
果、演算部２０１はｌＲ１３に保持されている命令Ｂを
内部の命令レノスタ（図示せず）に取り込む（演算エレ
メント１６ｔｌ以外の演算エレメントが使用中であって
もかまわない）、このとき、演算部２０、は信号ライン
ＰＧをｍ　Ｌ　１１レベルにするとともに、信号ライン
ＯＰＥ　ｎを同じく“Ｌ”レベルにする。しかる後、演
算部２０：は演算ニレメン）”７６Ｆ、を用いて命令Ｂ
を実行する。

演算部２０ｔは前述した命令Ａの実行時と同様に、命令
Ｂを実行してから１マシンサイクル後（第４図のタイミ
ングチャートでは第２周期の終了時）に信号ラインＰＧ
を１Ｈ＃レベルに戻す。この結果、ＩＢＪｊから出力さ
れている次に実行すべき命令たとえば命令ＣがＩＲＪ　
３に保持される。この命令Ｃはたとえば命令Ａと同じく
１マシンサイクルの実行ステージを要する命令であり、
第４レーシーンパス２１を介して各演算部２０１〜２０
ｍＫ転送される。演算部２０、は命令Ｂの実行継続中で
あるため、演算部２０亀を除く演算部２０！〜２０．が
オイレーシｌンパス２１に、現われる命令（命令Ｃ）を
監視している。このとき、演算部２０３が命令Ｃを実行
すべきものと判断し、かつ命令Ｃを実行するのに必要な
たとえば演算エレメント１６ｍが（信号ラインＯＰＥ　
２の状態によ＃））非使用状態にあることを判断したも
のとする。、これにより演算部２０．は上記命令Ｃを内
部の命令レジスタに取り込み、かつ信号ラインＰＧを＠
Ｌルベルにするとともに信号ラインＯＰＥ　Ｊも同じく
″″Ｌ＃Ｌ＃エレメント１６１て命令Ｃを実行する。

一方、演算部２０１は演算エレメント１６ｎを用いて命
令Ｂの実行を継続中である。すなわち、本実施例によれ
ば、先行する命令Ｂが１マシンサイクルで終了しない命
令であっても、この命令Ｂの実行ステージが終了するの
を待つことなく、次の命令Ｃを並列しＣ実行することが
で話る。以下、命令り、命令Ｅ（いずれも１マシンサイ
クルの実行ステージを要する命令）についても、これら
の命令を実行する演算部が命令Ｂを実行する演算部２０
１と重ならず（この例ではそれぞれ演算部２０．．２０
．とする〕、かつ命令Ｂの実行に使用される演算エレメ
ントが重ならなければ（この例ではそれぞれ演算エレメ
ント１６１＋１’＊　とする）、命令Ｃの場合と同様に
命令Ｂと並列に実行される。したがって第５図に示され
るように先行する命令Ｂの実行ステージＥが４周期の実
行時間を必要とする命令であっても、後続する命令Ｃ，
Ｄ、に：はそれぞれ１周期ずつ遅れて実行が開始される
だけである。ノ９イブライン制御方式では、通常状態に
おいて後続する命令は先行する命令に対して１周期ずつ
遅れて処理されるようになっており、本実施例によれば
先行する命令の実行ステージＥが１周期で終了しない命
令の場合でもパイプラインの流れが妨げられない。した
がって演算速摩の高速化を図ることかで舞る。

次に並列処理ができない場合の動作を説明する。今、演
算部２０２が演算エレメント１６Ｋを使用して第４図に
示されるように命令Ｆの演算処理を実行しているものと
する。この命令Ｆは２マシンサイクルの実行ステージを
要する命令であるものとする。この場合、明らかなよう
に信号ラインＯＰＥ　ｌは演算部２０雪によって＠Ｌル
ベルとなっている。このような状態で演算部２０．は命
令Ｆを実行してから１マシンサイクル後（第４図のタイ
ミングチャートでは第６周期の終了時）に信号ラインＰ
Ｇを′″Ｈ＃Ｈ＃レベル。

信号ラインＰＧが“Ｈルベルになることにより、次に実
行すべき命令たとえば命令ＧがｌＢ１２からＩＲＪＪに
保持される。この命令Ｇは演算エレメント１６Ｂを使用
して演算部２０１が実行する命令であるものとする。こ
の場合、上記演算エレメント１６には命令Ｆの処理を継
続している演算部Ｊ（ｌｌによって使用されているため
、演算部２０．け命令Ｇの実行待ち状態となる。一方、
演算部２０．は、命令Ｆを実行してから２マシンサイク
ル後に命令Ｆの処理を終了すると、信号ラインＯＰＥ　
１を１Ｈ”レベルに戻す。演算部２０％は信号ライン０
ＰＥＩの状態を監視しており、上述したように信号ライ
フ　０ＰＥ　ｌが１Ｈ２レベルになったことを検出する
と、演算エレメント１６１が解放された（非使用状態）
ものと判断する。この結果、演算部２０１は命令Ｇを内
部の命令レジスタに取り込む、このとき、演算部２０１
は信号ラインＰＧを“Ｌ”レベルにするとともに、信号
う、イン０ＰＥＪを同じく“Ｌルベルにする。しかる後
、演算部３０１は演算エレメント１６１を用いて命令Ｇ
を奥行する。

次に本発明の他の実施例を説明する。第６図は本発明の
他の実施例を示すプロ、り図である。

＠３図と同一部分には同一符号を付して詳細な説明を省
略する０図中、３１は＠１図および第３図のＩＲＪ　ｌ
と同じ＜、ｘＢｉｘから取シ出される命令が保持される
命令レジスタ（第１命令レゾスタ）、Ｊ２は命令レジス
タＳ１（以下、１ｎ３１と称する）の保持内容が保持（
ロード）される命令レジスタ（第２命令レジスタ）であ
る。命令レジスタ３２（以下、ＩＲＪＪと称する）のロ
ードクロ、り端子およびクリヤ端子には後述する信号ラ
インＬＧが接続されておシ、信号ラインＬＧの状態のた
とえば＠Ｈ′″＃→′″Ｌ”への遷移に応じてｌＲ３１
の保持内容がロードされ、同じく“Ｌ“→“Ｒ２へめ遷
移に応じて１クリヤされるようＫなりている。３ＳはＩＲＪＪ。

３２に保持されている各命令中に含まれているレジスタ
指定部の情報を比較する比較回路（以下、ＣＭＰと称す
る）である。第６図のｌＲ３１゜３２に記されている符
号ＯＰはオイレーシ、ンツード部、ＲＪ、Ｒｊはそれぞ
れ第１．＠２オペランド格納レジスタ指定部であ、９、
ＲＲ型命令がＩｎ８１．８２に保持されている状即が図
示されている。ＲＲ型命令中の第１．＠２オペランド格
納レジスタ指定部ＲＪ、ＲＪで示されるレジスタ社汎用
レジスタ（図示せず）の一つテするものとする。　ＣＭ
Ｐ　ｓ　ｓはｘｎｓｉ、ｓｚにそれぞれＲＲ型命令が保
持されている場合、ＩＲ８１内のＲＲ型命令のＲＪとＩ
ＲＪＪ内のＲＲ型命令のＲＪ、８２との一致／不一致を
それぞれ検出するようになっている。このＣＭＰ　ｊ３
の比較結果は、先行する命令の演算結果（Ｒ４で指定さ
れる汎用レジスタの一つに格納されている）を、次の命
令の第１オー（２ンドＣＲＪで指定される汎用レジスタ
の一つに格納されている）または第２オ（ランｌ’（Ｒ
Ｊで指定される汎用レジスタの一つに格納されている）
で使用する場合に意味を持つものである。すなわちＣＭ
Ｐ　Ｊ　ｌは次の命令の実行前に、当該命令を実行する
際に使用される汎用レジスタ中の成るレジスタが先行す
る命令の演算結果格納レジスタとして使用されているか
否かを検出するようになっている。　ＩＰＧはＣＭＰ　
Ｊ　ｊの比較結果（一致／不一致検出出力）の出力信号
ラインである。

本実施例において、　ＣＭＰ　Ｊ　Ｊの一致検出期間十
ＩＹシンク四、りの間、信号ラインＩＰＧは＠Ｌ”レベ
ルとなシ、（上記１マシンクロダクの間を除く）不一致
検出期間中信号ラインＩＰＧＦｉ’″Ｈ”レベルとなる
ようになっている。すなわちＣＰＭ　ｊ　ｌは一致検出
状態を更にｌマシンクロックの間ホールドするようにな
っている。

４０１〜４０ｒｎ社第３図の演算部ｉｏ１〜２０ｒｎと
ほぼ同様の構成の演算部、ＬＧは各演算部４０１〜４０
ｒｎお本びＩＲＪ２のロードクロ、り端子、クリヤ端子
に共通に接続される信号ラインである。演算部４０１〜
４０ｏの第３図の演算部２０１〜２０ｍと異なる部分は
次の通りである。演算部４０１〜４０−はＩＲ３１から
オヘレーシ冒ンパス２１上に送出される命令の監視、信
号ライン０ＰＦＸＪ〜ＯＰＥ　ｎの監視のほかに、信号
ライン！にの監視を行なうようになっている・そして、
少なくとも信号ラインＩＰＧが＠Ｌ”レベルである期間
中、演算部４０１〜４０、は上記命令の取シ込みを待た
される。また、演算部４０１〜４０ｍは実行状態にある
命令の実行ステージが２マシンサイクル以上を要する命
令である場合、当該命令をｘｎｓｉからＩＲＪ２にロー
ドするために信号２インＬＧを′″Ｈ”レベルから′″
Ｌ’Ｌ’レベルようになっている０本実施例では、演算
［４０１〜４０ｆｆｉは命令を実行してから１マシンサ
イクル後に信号ラインＬＧを″″ＬＬルベル定し、必要
とする実行ステージのｌマシンサイクル前に信号５イア
ＬＧｔ＠Ｈ”レベルに戻すようになっている。また、演
算部４０１〜４０１は信号ラインＬＧの監視をも行なう
、演算部４０１〜４０ｍはオペレージ冒ンノ々ス２１上
に送出された命令が自演鼻部で実行すべき命令であって
も、轟該命令の実行ステー′ジが２ｗシンサイクル以上
ヲ要する命令である場合、少なくとも信号ラインＬＧが
１Ｌ”レベルである期間中、上記命令の取９込みを待た
される。これは、ｌＲ１１１が使用状態にあるために、
次の命令をＩＲｊＪＫ続けてロード（退避）できないこ
とを、演算部・４０１〜４６．が命令の内容（２−ｖシ
ンサイクル以上を要し、ＩＲＪｊへの■−ドを必要とす
る命令であるか）、および信号ラインＬＧの状態によっ
てあらかじめ検出し、不具合が発生することを防止する
ためである。

次に＠６図の構成の動作を第７図のタイミングチャート
を参照して説明する・今、演算部４０ｓがＩＲＪ　Ｉ　
Ｋ保持されている命令Ｊを取プ込み、演算エレメント１
６．を使用して演算処理の実行を開始したものとする。

このとき、信号ラインＰＧ、ＬＧ、ＩＰＧ味それぞれ鴫
し−レベル、′Ｈ＃レベル　＠　）ｉ　ＩＩＩレベルテ
する。ｔた信号ラインＯＰＥ　電は“Ｌ＃レベルである
。上記命令Ｊが２マシンサイクル以上を要する命令、た
とえば４マシンサイクルを要する命令であるものとする
と、演算部４０ｍは命令Ｊを実行してから１ｗシンサイ
クル後（Ｉ！７図のタイミングチャートではｔＸ３周期
の終了時）に信号ツインＬＧｔ−＠Ｌ’レベルに設定す
る。これによ）、ＩＲｊＪＫ保持されている命令ＪはＩ
Ｒ３１にロードされる。このとき、演算部４０ｍは信号
ラインＰＧを″ＩＨルベルに戻す。これによシ、ＩＲＪ
　１には次に実行すべき命令たとえば命令Ｋが保持され
る。この命令にはたとえば１ｗシンサイクルの実行ステ
ージを要する命令である。

ＩＲＪ　Ｊ　Ｋ保持された命令には、オペレージ１ンバ
ス２１を介して各演算部４０１〜４０Ｉ！１に転送され
る。ここで演算１１Ａ４ｏ、が上記命令Ｋを実行すべき
ものと判断したものとする。そして、演算部４０工が信
号ラインＩＰＧの１Ｈ”レベル（ＣＭＰ　Ｊ　Ｊがレジ
スタ指定部の不一致を検出）、使用すべき演算エレメン
トたとえば演算ニレメン）１１．０非使用状ＩＩ（信号
ラインＯＰＥ　Ｊが″Ｈ”レベル）を検出し、かつ命令
Ｋが１マシンサイクルで終了する命令であることを判断
すると、信号ラインＬＧＯ”Ｌ”レベルに無関係に命令
Ｋを内部命令レジスタに取シ込む、このとき演算部４　
ｏｆｆＩＩｄ信号ラインＰＧう１Ｌ”レベルにするとと
もに、信号ツインＯＰＥ　ｊを同じ（＠Ｌ”レベルにす
る。しかる後、演算部４０□は演算エレメント１６１を
用いて命令Ｋを実行する・演算部４０ｒｎは命令Ｋを実行してから１マシンサイク
ル後（この例では命令実行終了時）に信号ラインＰＧｔ
−＠Ｈ’レベルに戻す、この結果、命令にの次に実行す
べき命令たとえば命令りがＩＲＪ　１に保持される。こ
の命令りはたとえば３マシンサイクルの実行ステージを
要する命令であるｅＩＲＪＪに保持されている命令りは
オペレージ璽ンパス３７を’（？ｔ、て各演算部４０１
〜４６ｍＫ転送される。ここで、演算部４０１が上記命
令りを実行すべきものと判断したものとする。命令りが
上述したようＫ　２−ｒシンサイクル以上の実行ステー
ジを要する命令である場合、第７図のタイミングチャー
トに示されるように、たとえ信号ツインＩＰＧが″Ｈ”
レベル、使用すべき演算エレメントたとえば演算エレメ
ント１１１が非使用状態（信号ツインＯＰＫ　１が″″
ＨＨルベルあっても、信号ラインＬＧが１Ｌｍレベルで
あれば、演算部４０１は上記命令りの取シ込みを信号ラ
インＬＧが＠Ｈｍレベルになるまで待たされる。すなわ
ち命令りが現在実行されている命令Ｊと並列に実行され
ることが待たされる。これ１１２−ｖシンサイクルを必
要とする命令りが命令Ｊと並列に実行された場合、命令
りを退避すべきＩＲｊＪＫは命令Ｊが保持されておシ、
命令りをＩＲＪ　１に退避することが不可能となるから
である。もし、命令りが１１シンサイクルで終了する命
令である場合には、命令りの取）込みが行なわれて命令
りが実行されることは明らかである。

演算部４０富は命令Ｊの実行を継続し、命令Ｊの実行に
要する実行ステーＪ）（４マシンサイクル）の１マシン
サイクル前（１８７図のタイ電ングチャートでは第５周
期の終了時）に信号ラインＬＧを＠Ｈ”レベルに戻す、
演算部４０には信号ラインＬＧを監視しておシ、信号ラ
インＬＧ５ｆ＠Ｈ’レベルになるとＩＦｔＪＪに保持さ
れている前記命令りを内部の命令レジスタに取９込む、
このとき演算部４ｏ１は信号ラインｐ。

を１Ｌ”レベルにするとともに１演算エレメント１６．
が使用状態であることを示すために信号ラインＯＰＥ　
Ｊを＠Ｌ”レベルにする。しかる後演算部４０１は演算
エレメント１６１を用いて命令りを実行する。

演算部４０１は命令りを実行してからｌマシンサイクル
後に信号ラインＬＧを１Ｌ＃レベルに設定する。これ罠
よ、Ｄ、ＩＲＪＪに保持されている命令りはＩＲＪＪに
ロード（退避）される。

このとき演算部４０．は信号ラインＰＧｔ−＠Ｈ”レベ
ルに戻す、これによ・（Ｊ　、ＩＲＪ　Ｊには次に実行
すべき命令たとえば命令Ｍが保持される・この命令Ｍは
たとえば命令りの実行結果（命令りの第１オペランド格
納レジスタ指定部Ｒ１で指定されている汎用レジスタ中
の成るレジスタの内容）を用いて演算を行なう命令で、
１マシンサイクルで終了する命令であるものとする。

ＣＭＰ　Ｊ　、９はＩＲＪ　Ｊに保持されている命令り
の第１オペランド０格納レジスタ指定部Ｒ１の情報が、
ｌＲ８１に保持されている命令Ｍの第１オ（ランド格納
レジスタ指定部Ｒ１の情報またはｗｃ２オ（２ンド格納
しゾス！指定部Ｒ２Ｏ情報に一致しているか否かを比較
検出する。この例では、一致が検出されるため、一致検
出期間＋１マシンサイクルの開信号ラインＩＰＧはＣＭ
Ｐ　３　Ｊ　Ｋよって＠Ｌ”レベルに設定される。一方
、ＩＲＪＪに保持された命令Ｍはオイレーシ、ンパス２
１を介して演算部４０１〜４ｏｒｎに転送される。

命令りを実行中の演算ＷＩ６４０．を除く各演算部はオ
ペレージｌンパス２１上に現われる命令を監視しておｐ
ｌ。′たとえば演算部４ｏ寓が命令Ｍを実行すべきもの
と判断したものとする。しかし、信号ラインＩＰＧが１
Ｈｍレベルにある場合、たとえ使用すべき演算エレメン
トたとえば演算エレメント１６意が非使用状ｔＱ（信号
ライン０ＰＥｊが＠Ｈ”レベル）にあり、かつ命令Ｍが
１マシンサイクルで終了する命令であっても、演算部４
０１は信号２インＩＰＧが１Ｈ“レベルになるまで上記
命令Ｍの取シ込みを待たされる。

これは命令Ｍが先行する命令りの演算結果を使用する命
令である丸め、命令りの実行ステージが終了する前に命
令Ｍを実行した場合、その実行結果が誤シとなるためで
ある。

演算部４０１は命４ｂの実行を継続し、命令りの実行に
要す、る実行ステージ（３マシンサイクル）の１マシン
サイクル前（第７図のタイミングチャートでは第７周期
の終了時）に信号ラインＬＧを１Ｈｍレベルに戻す、信
号ラインＬＧが′″Ｌ＃→−Ｈ’に遷移することにょシ
、ＩＲｊ　Ｊはクリヤされる。この結果、ＣＭＰ　Ｊ　
Ｊの前述した一致検出は終了するが、ＣＭＰ　Ｊ　ｊは
一致検出状態を更に１マシンサイクルの間ホールドする
ため、信号ラインＩＰＧＯ１Ｌルベルは命令しの実行終
了時まで保たれる。そして、命令りの実行終了時（第７
図のタイミングチャートでは第８周期の終了時）に信号
ラインＩＰＧが″Ｈ”レベルに戻されると、演算部４０
ｍは先行する命令しの実行ステージが終了したものと判
断し、上記命令りで得られ九演算結果（汎用レジスタ中
の成るレジスタの内容）を用いて命令Ｍの実行を行なう
。

このように本実尻側によれば、汎用レノスタノ使用状況
をレジスタレベルであらかじめ検出することができるの
で、先行する命令の演算結果を用いて演算を行なう命令
まで先行する命令と並列に実行してしまい、誤った結果
を得るような不具合が防止できる。また、汎用レジスタ
を演算エレメントの一つとすることができる場合、汎用
レジスタの使用状況をし・ノスタレベルで検出しなくて
も上述の不具合は防止できるが、使用レジスタが一致し
ない場合でも稜続する命令の実行が待たされることにな
り、汎用レジスタの使用効率および処理速度が低下する
。これに対し、本実施例では汎用レジスタの使用状況を
レジスタレベルで検出でき、使用レジスタが一致しない
場合には命令の並列実行が行なえるので、汎用レジスタ
の使用効率および処理速度が向上する。

なお、上記他の実施例では、ＣＭＰ　３　ＪがＲＲ型命
令の第１オー４５ンド格納レジスタ指定部ＲＪ　、＠２
オ（ランド格納レジスタ指定部Ｒ２の情報を比較する場
合について説明したが、ＲＲ型命令とＲＸ型命令、ＲＸ
型命令とＲＲ型命令、ＲＸ型命令同志におけるレジスタ
指定部（インデックスレジスタ指定部も含む）の情報を
比較する場合についても同様である。ただし、ＣＭＰ３
３は命令のタイｆ（型）を判定する機能、この判定結果
に応じて比較対象となるレジスタ指定部の情報をＨｔ３
１，３１から選択する機能（或いはＩＲＪＪ、５１に保
持されている各命令中の比較対象とならない情報をマス
クする機能）を備えている必要がある。

発明の効果以上詳述したように本発明の並列演算装置によれば、実
行ステージの並列処理が効率よく行なえるので、パイプ
ラインの流れの乱れを著しく減少することができ、演算
速度の高速化が図れる。

【図面の簡単な説明】

第１図は一般的な演算装置の構成を示すプロ、り図、Ｗ
ｃｚ図は一般的なパイプラインの流れを説明するための
図、第３図は不発明の一実施例を示すプロ、り図、第４
図は上記実施例の動作を説明するためのタイミングチャ
ート、第５図は上記実施例におけるノ４イデラインの流
れを説明するための図、第６図は本発明の他の実施例を
示すブロック図、第７図は上記他の実施例の動作を説明
するためのタイミングチャートである。１１・・・主記憶装置（ＭＥＭ）、Ｊ！・・・命令ノ譬
ν７ア（ＩＢ）、１３．３１．３２・・・命令レジスタ
（ＩＲ）、１４．２０１〜２ｏ、４０ｓ〜４０ｏｌ・−
演算部、１６１〜１６ｎ・・・演算エレメント、２２・
・・エレメント使用中情報ライン、３　Ｊ−・・比較回
路（ＣＭＰ　）、ＯＦＦ、　１〜ＯＰＥ　ｎ　。ＰＣ、ＬＧ　、　ＩＰＧ−・信号ライン。出願人代理人　　弁理士　鈴　江　武　彦３０７

Claims

【特許請求の範囲】

（１）主メモリから先読みされた命令が順次格納される
命令パ、ファと、この命令パ、７アから取り出される命
令が置数される命令レジスタと、この命令レジスタに置
数される上記命、令を実行するためにそれぞれ固有の演
算処理機能を有する複数の演算部と、これら演算部が共
用する複数の演算エレメントと、上記複数の演算部に共
通に接続され、上記複数の演算エレメントのうちのいず
れの演算・エレメントが使用されているかを示すための
エレメント使用情報ラインとを具備し、上記各演算部は
上記命令レジスタに置数される上記命令を監視し、この
命令が自演鼻部で処理すべき命令であるか否か、および
上記エレメント使用情報ラインの状態に応じて上記命令
レジスタに置数されている命令を取り込み、対応する上
記演算エレメントを用いて演算を肴なう一方、この演算
エレメントが使用中であることを示す信号を上記エレメ
ント使用情報ラインに出力し、かつ上記命令レジスタに
上記命令パダファから次に実行すべき命令を置数するよ
うに構成されていることを特徴とする並列演算装置。
（２）主メモリから先読みされた命令が順次格納される
命令−・１．フ１と、この命令パ、ファから取り出され
る命令が置数される＠１命令レジスタと、この第１命令
レジスタＫｌｌ数されて°いる上記命令が置数される＠
２命令レジスタと、これらＩ＠ｌおよび第２命令レジス
タに置数されている各命令中に含まれているレノスタ指
定部の情報を比較する比較回路と、上記第１命令レジス
タＫｆｔ数されている命令を実行するためにそれぞれ１
有の演算処理機能を有する複数の演算部と、これら各演
算部が共用する複数の演算エレメントと、上記複数の演
算部に共通に接続され、上記複数の演算エレメントのう
ちのいずれの演算エレメントが使用されているかを示す
±めのエレメント使用情報ラインとを具備し、上駅各演
算部は上記第１命令レジスタに置数される上記命令を監
視し、少なくともこの命令が自演鼻部で処理すべき命令
であるが否が、上記エレメント使用情報ラインの状態、
および上記比較回路の比較結果に応じて上記＠ｌ命令し
ノスタＫｆｆＲ数されている命令を取り込み、対応する
上記演算エレメントを用いて演算を行なう一方、この演
算エレメントが使用中であることを示す信号を上記エレ
メント使用情報ラインに出力し、かつ上記第１命令レジ
スタに置数されている命令を必’ＩＪＫ応じて上記第２
命令レゾスタに置数し、かつ上記第１命令レジスタに上
記命令・ン、ファから次に実行すべき命令を置数するよ
うに構成されていることを特徴とする並列演ｊ［装置。
（３）上記演算部は少なくとも上記比較回路の一致検出
出力期間中、上記第１命令レジスタに置数されている命
令の取り込みを待たされることを特徴とする特許請求の
範囲＠２項記載の並列演算装置。
（４）　　上記演算実行状郭にある演算部は上記第１命
令レジスタに置数されている上記命令の実行ステージが
２周期以上を要する場合に当該命令を上記第２命令レノ
スタに置数することを特徴とする特許請求の範囲第３項
記載の並列演算装置。
（５）　　上ｒ演算実行状岬にある演算部は上記軍１命
令レノスタに置数されている命令を上１ｒｉｌｌＥ２命
令レジスタに置数するためにロードクロ。り信号を出力するとともに、この命令の実行ステージが
終了する１周期前に上記ロードクロ。り信号の出力を停止することを特徴とする特許請求の範
囲第４項記載の並列演算装置。
（６）　　上記各演Ｉ１．部および上記＠２命令レノス
タに共通に接続され、上記ロードクロ、り信号が転送さ
れるロードクロ、り信号ラインを備えていることを特徴
とする特許請求の範囲第５項記載の並列演算装置。
（７）　　上記演算部は、上記ｗ、ｌ命令レノしタに置
数されている命令の実行ステージが１周期で終了しない
命令の場合、少なくとも上記ロードクロ雫り信号ライン
を介して他の演算部から上記ロードクロ、り信号が転送
されている期間中、上記飢１命令レジスタに置数されて
いる命令の取り込みを待たされることを特徴とする特許
請求の範囲第６項記載の並列演算装置。