JPH1197578A - Semiconductor device and manufacture therefor - Google Patents

Semiconductor device and manufacture therefor

Info

Publication number
JPH1197578A
JPH1197578A JP9256420A JP25642097A JPH1197578A JP H1197578 A JPH1197578 A JP H1197578A JP 9256420 A JP9256420 A JP 9256420A JP 25642097 A JP25642097 A JP 25642097A JP H1197578 A JPH1197578 A JP H1197578A
Authority
JP
Japan
Prior art keywords
tape
semiconductor device
resin
semiconductor element
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9256420A
Other languages
Japanese (ja)
Inventor
Akira Nagai
永井  晃
Masahiko Ogino
雅彦 荻野
Kuniyuki Eguchi
州志 江口
Masanori Segawa
正則 瀬川
Takumi Ueno
巧 上野
Asao Nishimura
朝雄 西村
Yukiharu Akiyama
雪治 秋山
Chuichi Miyazaki
忠一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9256420A priority Critical patent/JPH1197578A/en
Publication of JPH1197578A publication Critical patent/JPH1197578A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PROBLEM TO BE SOLVED: To obtain good reliability in connection by providing a semiconductor package structure with a buffer for absorbing a difference in a thermal expansion coefficient between a package board and a semiconductor element. SOLUTION: In a semiconductor device which has a tape material having a wiring layer and a semiconductor element electrically connected to the tape material, has on a wiring tape 3.1 an external terminal electrically connected to a package board, and uses a film material 3.2 as material for isolatedly bonding the wiring tape 3.1 to the semiconductor element 3.3, the film for bonding comprises a thermosetting resin constituent and a low elastic-modulus resin constituent.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電気特性,実装信頼
性,組立性に優れた高密度,多ピン化,高速伝送対応の
半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-density, multi-pin, high-speed transmission-compatible semiconductor device excellent in electrical characteristics, mounting reliability, and assemblability, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年電気,電子部品の高性能化に伴い半
導体装置の高集積化および高密度化が強く望まれてい
る。そのため半導体素子はLSI,VLSI,ULSI
へと高集積,高機能化され、素子の大型化,多ピン化,
高速化,高消費電力化が進んできた。これに対応して多
ピン用の半導体装置のパッケージ構造は素子の二辺に接
続端子を有する構造から四辺すべてに端子を有する構造
に変化してきた。さらに多ピン化対応として多層キャリ
ア基板を用いて実装面全体に接続端子が格子上に有する
グリッドアレイ構造が実用化されている。このグリッド
アレイ構造の中には高速信号伝送を可能にするため接続
端子長を短縮したボールグリッドアレイ構造(BGA)が
適用されている。接続端子としてのボール型構造は導体
幅も太くなるため低インダクタンス化にも効果的であ
る。さらに最近ではより高速対応として多層キャリア基
板に比較的誘電率の低い有機材料が検討されている。
2. Description of the Related Art In recent years, there has been a strong demand for higher integration and higher density of semiconductor devices along with higher performance of electric and electronic components. Therefore, semiconductor elements are LSI, VLSI, ULSI
Higher integration, higher functionality, larger elements, more pins,
Higher speed and higher power consumption have been advanced. In response, the package structure of a multi-pin semiconductor device has changed from a structure having connection terminals on two sides of an element to a structure having terminals on all four sides. Further, a grid array structure in which connection terminals are arranged on a grid on the entire mounting surface using a multilayer carrier substrate has been put to practical use to cope with the increase in the number of pins. In this grid array structure, a ball grid array structure (BGA) in which connection terminal lengths are shortened to enable high-speed signal transmission is applied. The ball-type structure as the connection terminal also has a large conductor width, and is thus effective in reducing inductance. Further, recently, organic materials having a relatively low dielectric constant have been studied for a multilayer carrier substrate to cope with a higher speed.

【0003】しかし有機材料は一般に半導体素子に比べ
て熱膨張率が大きいため、その熱膨張率差により発生す
る熱応力のため接続信頼性等に問題がある。最近このよ
うなBGAパッケージにおいて、キャリア基板を用いな
い構造が提案されている。即ち、半導体素子と実装基板
との熱膨張率差により発生する熱応力を低弾性率のエラ
ストマ材料で緩和することにより接続信頼性を向上させ
る新しい半導体素子パッケージ構造が提案されている
(USP5148265)。このパッケージ構造は半導体素子と実
装基板の電気的接続をキャリア基板の代わりにポリイミ
ド等から構成される配線テープを用いている。そのため
電気的接続箇所としては半導体素子と配線テープはワイ
ヤボンディング法あるいはリードによるボンディング接
続がとられており、配線テープと実装基板ははんだボー
ル端子による電気的接続がなされている。
However, since organic materials generally have a higher coefficient of thermal expansion than semiconductor elements, there is a problem in connection reliability and the like due to thermal stress generated by a difference in the coefficient of thermal expansion. Recently, in such a BGA package, a structure not using a carrier substrate has been proposed. That is, a new semiconductor element package structure has been proposed in which connection reliability is improved by relaxing thermal stress generated due to a difference in thermal expansion coefficient between a semiconductor element and a mounting substrate with an elastomer material having a low elastic modulus (US Pat. No. 5,148,265). This package structure uses a wiring tape made of polyimide or the like instead of the carrier substrate for electrical connection between the semiconductor element and the mounting substrate. Therefore, as an electrical connection portion, the semiconductor element and the wiring tape are connected by wire bonding or bonding by a lead, and the wiring tape and the mounting board are electrically connected by solder ball terminals.

【0004】この従来技術に用いられるエラストマは耐
熱性に優れた低弾性率材料という観点からシリコーン系
材料が一般的に用いられている。シリコーン系材料を用
いた応力緩衝層の一般的な形成方法としては配線テープ
に未硬化の液状樹脂をマスク等を用いて印刷して、その
後硬化物を得る工程が用いられている。この方法は印刷
による得られる緩衝層の平坦性を確保することが困難な
ことと印刷工程が繁雑で時間がかかる問題点を有する。
そのため量産工程に対して不利であると同時に緩衝層の
平坦性が確保できないため組立分留り及び実装信頼性に
問題を有する。
As the elastomer used in this conventional technique, a silicone-based material is generally used from the viewpoint of a low elastic modulus material having excellent heat resistance. As a general method for forming a stress buffer layer using a silicone-based material, a step of printing an uncured liquid resin on a wiring tape using a mask or the like and thereafter obtaining a cured product is used. This method has problems that it is difficult to secure the flatness of the buffer layer obtained by printing, and that the printing process is complicated and time-consuming.
Therefore, it is disadvantageous to the mass production process, and at the same time, since the flatness of the buffer layer cannot be secured, there is a problem in assembly yield and mounting reliability.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、半導
体装置において、熱応力を低減するためのエラストマ材
料としてフィルム材料を用いることにより平坦性に優れ
た応力緩衝層を得られる技術を開示するとともに量産性
に優れた半導体装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to disclose a technique for obtaining a stress buffer layer having excellent flatness in a semiconductor device by using a film material as an elastomer material for reducing thermal stress. Another object is to provide a semiconductor device which is excellent in mass productivity.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本発明は以下の手段を提供する。その手段は配線層
を有するテープ材料と半導体素子が電気的に接続され、
その配線テープ上に実装基板と電気的に接続するための
外部端子を有し、配線テープと半導体素子を絶縁的に接
着する材料にフィルム材料を用いた半導体装置におい
て、接着用フィルム材料が熱硬化性樹脂成分と低弾性率
樹脂成分からなることを特徴とする半導体装置を提供す
ることにより達成される。フィルム材料としては、半導
体装置の製造工程において実装基板と接続するためのは
んだボール等による外部端子を形成する工程、あるいは
実装基板に本発明の半導体素子を実装するためのはんだ
リフロー工程を経る。
In order to achieve the above object, the present invention provides the following means. The means is that the tape material having the wiring layer and the semiconductor element are electrically connected,
In a semiconductor device that has external terminals on the wiring tape for electrical connection to the mounting substrate and uses a film material for the material that insulates the wiring tape from the semiconductor element, the adhesive film material is cured by heat. This is achieved by providing a semiconductor device comprising a conductive resin component and a low elastic modulus resin component. The film material is subjected to a process of forming external terminals using solder balls or the like for connecting to a mounting substrate in a semiconductor device manufacturing process, or a solder reflow process for mounting the semiconductor element of the present invention on a mounting substrate.

【0007】このリフロー温度は一般に200〜250
℃の高温で処理されるため、吸湿した半導体装置は水分
が蒸発してその蒸気圧でフィルム材料が膨潤してあるし
きい値を超えると発泡現象を生じ、ボイド,剥離等の欠
陥を生じる。そのため用いるフィルム材料はできるだけ
吸湿率が低いことが要求される。本発明では今まで各種
フィルム材料を検討した結果、熱可塑性の材料に比べて
熱硬化性樹脂成分と低弾性率樹脂成分から構成される材
料がリフロー特性に優れていることを見い出した。
[0007] The reflow temperature is generally 200-250.
Since the semiconductor device is processed at a high temperature of ° C., the semiconductor device that has absorbed moisture evaporates and the film material swells due to its vapor pressure. When the film material exceeds a certain threshold, a foaming phenomenon occurs, and defects such as voids and peeling occur. Therefore, the film material used is required to have as low a moisture absorption rate as possible. In the present invention, as a result of examining various film materials, it has been found that a material composed of a thermosetting resin component and a low elastic modulus resin component has excellent reflow characteristics as compared with a thermoplastic material.

【0008】またフィルム材料は応力緩衝層として機能
するため室温の弾性率が4000MPa以下の低弾性率
樹脂から構成されていることが望ましい。そのため低弾
性率樹脂成分を含有することにより目的とする特性を達
成することが可能になる。またフィルム材料の特性とし
てはリフロー特性の観点から85℃/85%RH、16
8時間での吸湿率が3%以下であることが望ましい。
Further, since the film material functions as a stress buffer layer, it is desirable that the film material is formed of a low elastic modulus resin having an elastic modulus at room temperature of 4000 MPa or less. Therefore, it becomes possible to achieve desired properties by including a low elastic modulus resin component. The characteristics of the film material are 85 ° C./85% RH, 16 from the viewpoint of reflow characteristics.
It is desirable that the moisture absorption rate in 8 hours is 3% or less.

【0009】またフィルム材料の構成としては接着剤成
分のみからなる均一構造だけでなく、例えば支持体の両
面に接着剤層を有する三層構造で構成されている場合も
ある。この場合中央の支持体としてポリイミド材料が用
いられることが多い。また多孔質の支持体に接着剤が含
浸された構成されている場合等もある。フィルム形状と
しては各種打抜きによる形状,メッシュ形状等がある。
メッシュ形状は貼り付け面積を小さくすることができ吸
湿時の耐リフロー性向上にさらに効果的である。
Further, the film material may have a three-layer structure having an adhesive layer on both sides of a support, for example, as well as a uniform structure consisting of only an adhesive component. In this case, a polyimide material is often used as the central support. In some cases, a porous support is impregnated with an adhesive. Examples of the film shape include a shape obtained by various punching and a mesh shape.
The mesh shape can reduce the attachment area, and is more effective in improving the reflow resistance during moisture absorption.

【0010】三層構造で代表される多層構造の場合、接
着層は支持体の両面にあるが、それぞれ違う材料である
ことも可能である。例えば配線テープ側の配線層の凹凸
を埋めるためには流動性の高い材料を用い、反対側の平
坦な半導体素子を接着する部分には高温で短時間で接着
可能な材料の組み合わせ等が考えられる。また両面の接
着層の厚さは同じ場合と異なる場合がある。例えば配線
テープ側の配線層の凹凸を埋める方は厚くして反対側の
平坦な半導体素子を接着する部分は薄くても十分な接着
力が確保できる場合もある。
In the case of a multilayer structure represented by a three-layer structure, the adhesive layers are on both sides of the support, but may be made of different materials. For example, in order to fill the unevenness of the wiring layer on the wiring tape side, a material having high fluidity is used, and a combination of materials that can be bonded in a short time at a high temperature can be considered in a portion where a flat semiconductor element is bonded on the opposite side. . The thickness of the adhesive layers on both sides may be the same or different. For example, there may be a case where a portion for filling the unevenness of the wiring layer on the wiring tape side is thick and a portion for bonding a flat semiconductor element on the opposite side is thin, but a sufficient adhesive force can be secured.

【0011】本発明の一般的な半導体装置の製造工程を
図1に示す。代表的な製造工程は次の3種類に分類され
る。ひとつは(図1−a)(1)配線層を有するテープ
に接着用フィルムを貼り付ける工程、(2)配線層を有
するテープに接着用フィルムを介して半導体素子と絶縁
的に貼り付ける工程、(3)テープ上に形成されている
配線層と半導体素子上のパッドとを電気的に接続する工
程、(4)上記電気的に接続した箇所を絶縁物により封
止する工程、(5)テープ上に実装基板と接続するため
の外部端子を形成する工程、からなる半導体素子の製造
方法である。この方法は後述するように配線テープとフ
ィルム材料を長尺のリール工程で扱うことができ、量産
性を上げるのに効果的な製造方法である。
FIG. 1 shows a manufacturing process of a general semiconductor device according to the present invention. Typical manufacturing processes are classified into the following three types. One is (FIG. 1-a) (1) a step of bonding an adhesive film to a tape having a wiring layer, (2) a step of insulatingly bonding the semiconductor element to the tape having a wiring layer via the bonding film, (3) a step of electrically connecting a wiring layer formed on the tape to a pad on the semiconductor element; (4) a step of sealing the electrically connected portion with an insulator; and (5) a tape. Forming an external terminal for connecting to a mounting substrate on the semiconductor device. This method is an effective manufacturing method that can handle a wiring tape and a film material in a long reel process as described later, and improves mass productivity.

【0012】また第二の製造方法としては(図1−b)
(1)半導体素子に接着用フィルムを形成する工程、
(2)配線層を有するテープを接着用フィルムを介して
半導体素子と絶縁的に貼り付ける工程、(3)テープ上
に形成されている配線層と半導体素子上のパッドとを電
気的に接続する工程、(4)上記電気的に接続した箇所
を絶縁物により封止する工程、(5)テープ上に実装基
板と接続するための外部端子を形成する工程、からなる
半導体素子の製造方法がある。この方法はウエハ段階の
状態で半導体素子上に応力緩衝層を形成することも可能
で、半導体素子そのものの分留り向上に効果的な製造方
法である。
As a second manufacturing method (FIG. 1B)
(1) forming an adhesive film on the semiconductor element;
(2) a step of insulatingly attaching a tape having a wiring layer to a semiconductor element via an adhesive film; and (3) electrically connecting a wiring layer formed on the tape to a pad on the semiconductor element. There is a method for manufacturing a semiconductor element, comprising: a step; (4) a step of sealing the electrically connected portion with an insulator; and (5) a step of forming external terminals for connection to a mounting substrate on a tape. . This method can also form a stress buffer layer on a semiconductor element at the wafer stage, and is an effective manufacturing method for improving the yield of the semiconductor element itself.

【0013】三つ目の方法としては(図3−c)(1)
接着用フィルムを介して配線層を有するテープと半導体
素子を位置合わせして一括で絶縁的に貼り合わせる工
程、(2)テープ上に形成されている配線層と半導体素
子上にパッドとを電気的に接続する工程、(3)上記電
気的に接続した箇所を絶縁物により封止する工程、
(4)テープ上に実装基板と接続するための外部端子を
形成する工程、からなる半導体素子の製造方法がある。
これは製造工程数を減少することができ、製造時間の短
縮に有効である。
As a third method (FIG. 3C) (1)
A step of aligning a tape having a wiring layer and a semiconductor element via an adhesive film and bonding them together in an insulating manner; (2) electrically connecting a wiring layer formed on the tape and a pad on the semiconductor element; (3) a step of sealing the electrically connected portion with an insulator;
(4) a step of forming external terminals for connecting to a mounting substrate on a tape;
This can reduce the number of manufacturing steps and is effective in reducing the manufacturing time.

【0014】これら製造方法は基本的には次の工程から
形成されている。即ち配線層を形成したテープ材料と半
導体素子の間に本発明における接着性フィルム材料を何
らかの方法で設置して所定温度,所定圧力,所定時間の
条件により一括あるいは逐次で両者を接着する。その後
テープ上の配線層と半導体素子の接続パッドを電気的に
接続する。接続方法としてはあらかじめ配線テープに回
路により形成された接続リードを用いて半導体素子と接
続する方法、この場合はシングルポイントボンディング
あるいは一括ギャングボンディング法等が用いられる。
また別の接続技術としては両者をワイヤボンディングに
より接続する方法等が用いられる。次に接続部分を絶縁
材料により封止して、最後に配線テープ上に実装基板と
の電気的接続端子である外部端子を形成する。外部端子
としては一般的にははんだボールを用いる場合、めっき
によるボール形成法を用いることが多い。めっきの場合
金属としては金,ニッケル,銅,はんだ等が挙げられ
る。
These manufacturing methods are basically formed by the following steps. That is, the adhesive film material of the present invention is placed between the tape material on which the wiring layer is formed and the semiconductor element by any method, and the two are adhered collectively or sequentially under the conditions of a predetermined temperature, a predetermined pressure and a predetermined time. Thereafter, the wiring layer on the tape and the connection pads of the semiconductor element are electrically connected. As a connection method, a method of connecting to a semiconductor element using a connection lead formed in advance on a wiring tape by a circuit, in this case, a single point bonding, a collective gang bonding method, or the like is used.
As another connection technique, a method of connecting the both by wire bonding or the like is used. Next, the connection portion is sealed with an insulating material, and finally, external terminals as electrical connection terminals with the mounting substrate are formed on the wiring tape. Generally, when a solder ball is used as the external terminal, a ball forming method by plating is often used. In the case of plating, examples of metals include gold, nickel, copper, and solder.

【0015】製造工程で量産性を上げるためには、例え
ば(図1−a)で示したように接着用フィルム材料をあ
らかじめ配線テープと一体化する工程が重要である。こ
の場合の一般的な製造方法としては配線層を形成したテ
ープを長尺のリール工程で搬送して接着用フィルムを所
定の大きさに打抜きながら貼り付けていく方法が量産性
に有効である。この場合接着層は未硬化のAステージあ
るいは半硬化のBステージの状態で配線テープに接着す
る。得られた接着性フィルム付配線テープを用いて半導
体素子と接着する工程で樹脂はさらに硬化が進み最終的
にCステージに達する。あらかじめ接着用フィルムが配
線テープと一体化している場合は半導体素子を接着する
際の位置合せが容易になる。そのため接着装置の治具も
非常に簡便になり、量産性工程に有利である。また本発
明における半導体装置は配線テープ上の配線回路の凹凸
をフィルムの接着層で埋め込む場合もあり、この場合も
配線テープとの接着時に埋め込み性の良否を配線テープ
との一体化の工程で確認でき、半導体素子を接続する前
に不良を除くことが可能で、半導体素子の無駄を防ぐこ
とができ分留り向上の点からも有利である。
In order to increase the mass productivity in the manufacturing process, it is important to integrate the adhesive film material with the wiring tape in advance as shown in FIG. 1A, for example. As a general manufacturing method in this case, a method in which the tape on which the wiring layer is formed is transported in a long reel process and the adhesive film is attached while being punched into a predetermined size is effective for mass productivity. In this case, the adhesive layer adheres to the wiring tape in an uncured A stage or a semi-cured B stage. In the step of bonding to the semiconductor element using the obtained wiring tape with an adhesive film, the resin further hardens and finally reaches the C stage. If the adhesive film is integrated with the wiring tape in advance, the alignment when bonding the semiconductor elements becomes easy. Therefore, the jig of the bonding apparatus is also very simple, which is advantageous for the mass production process. Also, in the semiconductor device of the present invention, the unevenness of the wiring circuit on the wiring tape may be buried with the adhesive layer of the film, and in this case, whether the embeddability is good at the time of bonding with the wiring tape is confirmed in the process of integration with the wiring tape. It is possible to remove defects before connecting the semiconductor element, and it is advantageous from the viewpoint of preventing waste of the semiconductor element and improving the yield.

【0016】フィルム材料の接着成分を構成する代表的
な熱硬化性樹脂成分としてはエポキシ樹脂,ポリイミド
樹脂,ポリアミド樹脂,シアネート樹脂,イソシアネー
ト樹脂,含フッ素樹脂,含ケイ素樹脂,ウレタン樹脂,
スチレン樹脂,マレイミド樹脂,フェノール樹脂,不飽
和ポリエステル樹脂,ジアリルフタレート樹脂,シアナ
ミド樹脂,ポリブタジエン樹脂,その他各種ポリマーブ
レンド,ポリマーアロイ等が挙げられる。
Typical thermosetting resin components constituting the adhesive component of the film material include epoxy resin, polyimide resin, polyamide resin, cyanate resin, isocyanate resin, fluorine-containing resin, silicon-containing resin, urethane resin, and the like.
Examples include styrene resin, maleimide resin, phenol resin, unsaturated polyester resin, diallyl phthalate resin, cyanamide resin, polybutadiene resin, other various polymer blends, and polymer alloys.

【0017】フィルム材料の接着成分を構成する代表的
な低弾性率樹脂成分としてはアクリルゴム,ポリブタジ
エンゴム,アクリロニトリルブタジエンゴム,フッ素系
ゴム,シリコーン系ゴム等が挙げられる。
Representative low elastic modulus resin components constituting the adhesive component of the film material include acrylic rubber, polybutadiene rubber, acrylonitrile butadiene rubber, fluorine rubber, silicone rubber and the like.

【0018】接着用フィルム材料の弾性率は高温域では
リフロー特性の観点から高弾性率であることが望ましい
が室温域ではできるだけ弾性率が低いことが望ましい。
それは半導体素子と実装基板は一般に熱膨張率が異なる
ため実装時にはんだボール等から構成される外部端子に
熱応力が発生して接続信頼性が重要課題になる。半導体
素子と実装基板の間に存在する接着用フィルム材料の弾
性率が低ければこの部分が応力緩衝層になり接続信頼性
の観点から有利になる。室温の弾性率として4000M
Pa以下であることが望ましい。さらに願わくば温度サ
イクル試験全域(−55℃〜150℃)での弾性率が2
000MPa以下であることが望ましい。
The elastic modulus of the adhesive film material is preferably high in a high temperature range from the viewpoint of reflow characteristics, but is preferably as low as possible in a room temperature range.
Since a semiconductor element and a mounting board generally have different coefficients of thermal expansion, thermal stress is generated in external terminals formed of solder balls or the like during mounting, and connection reliability becomes an important issue. If the elasticity of the adhesive film material existing between the semiconductor element and the mounting substrate is low, this portion becomes a stress buffer layer, which is advantageous from the viewpoint of connection reliability. 4000M as room temperature elastic modulus
Desirably, it is Pa or less. Furthermore, the elastic modulus over the entire temperature cycle test (-55 ° C to 150 ° C) is 2
It is desirable that the pressure be 000 MPa or less.

【0019】このような高温で弾性率を維持しつつ、室
温を含む低温域で比較的低弾性率材料としてはシリコー
ン系材料が用いられることが多い。シリコーン系材料か
らなるフィルム材料は本発明と同じ構造の半導体装置に
おいて極めて重要な材料のひとつである。しかし本発明
のフィルム材料はシリコーン系材料と比較して次の利点
を有している。即ち、シリコーンは凝集エネルギーが小
さいため、製造工程の熱履歴により環状の低分子化合物
が徐々に熱分解して、その揮発成分が汚染して接続不良
等の不良の原因になる可能性がある。また高温放置等
(例えば150℃以上)の長期加熱処理においても同様
の熱分解物により周囲への汚染の原因になる場合があ
る。
As a material having a relatively low elastic modulus in a low temperature range including room temperature while maintaining the elastic modulus at such a high temperature, a silicone material is often used. A film material made of a silicone-based material is one of extremely important materials in a semiconductor device having the same structure as the present invention. However, the film material of the present invention has the following advantages as compared with silicone-based materials. That is, since silicone has low cohesive energy, the cyclic low-molecular compound is gradually thermally decomposed due to the heat history of the manufacturing process, and its volatile components may be contaminated to cause a failure such as poor connection. Further, even in a long-term heat treatment such as high-temperature storage (for example, 150 ° C. or more), the same thermal decomposition product may cause contamination to the surroundings.

【0020】本発明のフィルム材料の構成としては接着
剤成分のみからなる均一構造だけでなく、例えば支持体
の両面に接着剤層を有する三層構造で構成されている場
合、多孔質の支持体に接着剤が含浸された構成されてい
る場合等もある。フィルム材料の支持体としてはポリイ
ミド,エポキシ,ポリエチレンテレフタレート,セルロ
ース,アセテート,含フッ素ポリマ等のフィルムあるい
は多孔質材料が挙げられる。フィルム形状としては各種
打抜きによる形状,メッシュ形状等がある。メッシュ形
状は貼り付け面積を小さくすることができ吸湿時の耐リ
フロー特性の向上に有効である。三層構造の場合、両面
の接着層の厚さ,種類を任意に制御することができ、貼
り付け時の流動性の制御が容易である。また中央の支持
体により確実に絶縁層が確保できる利点がある。
The structure of the film material of the present invention is not limited to a uniform structure consisting of only an adhesive component, but may be, for example, a three-layer structure having an adhesive layer on both sides of a support. There is also a case where an adhesive is impregnated with the adhesive. Examples of the support for the film material include a film or a porous material such as polyimide, epoxy, polyethylene terephthalate, cellulose, acetate, and fluorine-containing polymer. Examples of the film shape include a shape obtained by various punching and a mesh shape. The mesh shape can reduce the attachment area and is effective in improving the reflow resistance when moisture is absorbed. In the case of a three-layer structure, the thickness and type of the adhesive layers on both sides can be arbitrarily controlled, and the fluidity at the time of attachment can be easily controlled. Further, there is an advantage that the insulating layer can be reliably secured by the center support.

【0021】接着用フィルム材料の85℃/85%RH
の飽和吸湿率が3%以下の材料を用いることによりリフ
ロー時の吸湿による蒸気圧の値を低く抑えることがで
き、良好なリフロー特性が得られる。
85 ° C./85% RH of adhesive film material
By using a material having a saturated moisture absorption of 3% or less, the value of vapor pressure due to moisture absorption during reflow can be suppressed, and good reflow characteristics can be obtained.

【0022】配線層を有するテープは一般にフレキシブ
ル回路基板から構成される。即ち絶縁層としてはポリイ
ミド系材料、導体との接着層としてはエポキシ系材料,
ポリイミド系材料,フェノール系材料,ポリアミド系材
料等が用いられる。また導体層としては多くの場合銅が
用いられる。配線回路としては銅の上にニッケル,金め
っき等で被覆されることもある。フレキシブル回路基板
の中には導体との接着層を用いないポリイミド絶縁層に
直接銅が形成された材料を用いることもある。また配線
層を有するテープは多層配線構造をとる場合もある。こ
の時は配線テープ内に信号配線層以外に電源層,グラン
ド層等を形成することができ、電気特性に優れた半導体
装置を提供することが可能になる。
A tape having a wiring layer is generally composed of a flexible circuit board. That is, a polyimide material is used as the insulating layer, an epoxy material is used as the adhesive layer with the conductor,
Polyimide-based materials, phenol-based materials, polyamide-based materials, and the like are used. Copper is often used as the conductor layer. The wiring circuit may be coated on copper with nickel, gold plating, or the like. In some flexible circuit boards, a material in which copper is directly formed on a polyimide insulating layer that does not use an adhesive layer with a conductor may be used. The tape having a wiring layer may have a multilayer wiring structure. In this case, a power supply layer, a ground layer, and the like can be formed in the wiring tape in addition to the signal wiring layer, and a semiconductor device having excellent electric characteristics can be provided.

【0023】配線層を有するテープ材料と半導体素子を
電気的に接続するための半導体素子上のパッド端子の配
置構造としては代表的には次の二つの型がある。一つは
図2に示すような周辺パッド配置構造である。この場合
半導体装置の外部端子の配置構造として図3に示すよう
に三種類の構造がある。即ち外部端子が半導体素子の下
にある場合(Fan Inタイプ、図3−1)、半導体素子の
外側にある場合(FanOutタイプ、図3−2)、その両方
にある場合(Fan In/Outタイプ、図3−3)が挙げら
れる。パッド配置の別な場合としては図4に示す中央配
置構造がある。この場合の半導体装置は図5に示す構造
がとられる。
There are typically two types of arrangements of pad terminals on a semiconductor element for electrically connecting a tape material having a wiring layer to the semiconductor element. One is a peripheral pad arrangement structure as shown in FIG. In this case, there are three types of structures for arranging the external terminals of the semiconductor device as shown in FIG. That is, when the external terminal is below the semiconductor element (Fan In type, FIG. 3-1), when it is outside the semiconductor element (Fan Out type, FIG. 3-2), and when it is both (Fan In / Out type). , FIG. 3-3). Another example of the pad arrangement is a central arrangement structure shown in FIG. The semiconductor device in this case has the structure shown in FIG.

【0024】本発明において半導体素子とはSi,Ga
As等の半導体からなるウエハ上にメモリ,ロジック,
ゲートアレイ,カスタム,パワートランジスタ等のI
C,LSI等を形成し、リード,バンプ等に接続する端
子を有する素子である。
In the present invention, the semiconductor element is Si, Ga
Memory, logic,
I for gate array, custom, power transistor, etc.
This is an element that forms terminals such as C and LSI and has terminals that are connected to leads, bumps, and the like.

【0025】即ち、本発明は配線層を有するテープを半
導体素子と実装基板の電気的接続の仲介材料として用い
た半導体装置において配線テープと半導体素子との絶縁
的接着材料として熱硬化性樹脂成分と低弾性率樹脂成分
から構成された材料を用いることにより耐リフロー特
性,接続信頼性に優れた半導体装置を提供することが可
能になった。フィルム材料を用いることにより従来の印
刷法等に比べてより量産性に優れた製造方法を提供する
ことが可能になる。
That is, the present invention relates to a semiconductor device in which a tape having a wiring layer is used as an intermediate material for electrical connection between a semiconductor element and a mounting substrate, and a thermosetting resin component as an insulating adhesive material between the wiring tape and the semiconductor element. By using a material composed of a low elastic modulus resin component, it has become possible to provide a semiconductor device having excellent reflow resistance characteristics and connection reliability. By using a film material, it is possible to provide a manufacturing method which is more excellent in mass productivity than a conventional printing method or the like.

【0026】[0026]

【発明の実施の形態】以下実施例に基づいて本発明を詳
細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail based on embodiments.

【0027】(実施例1)エポキシ樹脂とアクリル系ゴ
ム(全体の20重量%)から構成される接着フィルム
(日立化成、試作品、厚さ150μm)を半導体素子と
配線テープの間に位置合わせをして設置して120℃3
0秒,圧力50kgf/cm2 で接着して、さらに170℃
60分恒温槽中で後硬化を実施した。次に配線テープ上
にある接続リードを用いて半導体素子のパッドとシング
ルポイントボンディングにより電気的に接続した。接続
部分をエポキシ系封止材料(日立化成、RC021C)で封止
した。最後に配線テープ上に実装基板との接続端子であ
るはんだボールを取り付けて図6−1に示す半導体装置
を得た。
Example 1 An adhesive film (Hitachi Chemical, prototype, 150 μm thick) composed of an epoxy resin and an acrylic rubber (20% by weight of the whole) was positioned between a semiconductor element and a wiring tape. 120 ℃ 3
0 seconds, and bonded at a pressure 50 kgf / cm 2, further 170 ° C.
Post-curing was performed in a thermostat for 60 minutes. Next, it was electrically connected to the pads of the semiconductor element by single point bonding using the connection leads on the wiring tape. The connection was sealed with an epoxy-based sealing material (Hitachi Chemical, RC021C). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG.

【0028】得られた半導体装置を85℃/85%RH
の恒温恒湿層で168時間吸湿後、最高温度245℃の
赤外線リフローに入れて接着層に発泡現象による剥離,
ボイド等の欠陥が発生しないか確認した。さらに得られ
た半導体装置のリード及びはんだバンプの接続信頼性を
確認した。このとき実装基板としてはガラス布基材エポ
キシ樹脂銅張積層板FR−4(日立化成、MCL−E−
67)を用いた。信頼性試験は温度サイクル(−55℃
←→150℃,1000回)条件で評価した。 (実施例2)ポリイミドフィルム(宇部興産、SGA、
厚さ25μm)の両面に実施例1と同じエポキシ樹脂と
アクリル系ゴム(接着成分全体の25重量%)から構成
される接着層を各20μm塗布して三層構造のフィルム
材料とした。得られたフィルム材料を配線テープに位置
合わせをして貼り付けた。この時接着条件は100℃5
秒,圧力30kgf/cm2 とした。この条件では未接着の
接着層は半導体素子を貼り付けるのに十分な接着能を有
している。フィルム材料を貼り付けた配線テープと半導
体素子の接着は200℃5秒,圧力30kgf/cm2 とし
た。さらに150℃120分恒温槽中で後硬化を実施し
た。次に配線テープ上にある接続リードを用いて半導体
素子のパッドとギャングボンディングにより電気的に接
続した。接続部分をエポキシ系封止材料(日立化成、RC
021C)で封止した。最後に配線テープ上に実装基板との
接続端子であるはんだボールを取り付けて図6−2に示
す半導体装置を得た。
The obtained semiconductor device was subjected to 85 ° C./85% RH
After absorbing moisture for 168 hours with a constant temperature and humidity layer, the adhesive layer was subjected to infrared reflow at a maximum temperature of 245 ° C.
It was confirmed that defects such as voids did not occur. Furthermore, the connection reliability of the leads and solder bumps of the obtained semiconductor device was confirmed. At this time, the mounting substrate was a glass cloth base epoxy resin copper-clad laminate FR-4 (Hitachi Chemical, MCL-E-
67) was used. The reliability test was performed using a temperature cycle (-55 ° C).
← → 150 ° C., 1000 times). (Example 2) Polyimide film (Ube Industries, SGA,
Adhesive layers composed of the same epoxy resin and acrylic rubber (25% by weight of the entire adhesive component) as in Example 1 were applied on both surfaces of a thickness of 25 μm) to a thickness of 20 μm to form a three-layer film material. The obtained film material was positioned and attached to a wiring tape. At this time, the bonding condition is 100 ° C. 5
Second, the pressure was 30 kgf / cm 2 . Under these conditions, the unbonded adhesive layer has a sufficient adhesive ability to attach the semiconductor element. The bonding between the wiring tape to which the film material was attached and the semiconductor element was performed at 200 ° C. for 5 seconds and a pressure of 30 kgf / cm 2 . Further, post-curing was performed in a thermostat at 150 ° C. for 120 minutes. Next, it was electrically connected to the pad of the semiconductor element by gang bonding using the connection lead on the wiring tape. Epoxy sealing material (Hitachi Chemical, RC
021C). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG. 6-2.

【0029】得られた半導体装置のリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
The reflow characteristics and connection reliability of the leads and the solder bumps of the obtained semiconductor device were confirmed in the same manner as in Example 1.

【0030】(実施例3)エポキシ樹脂としてYX4000
(油化シェル)とE−180(油化シェル)(等量比)
から構成される組成、ブタジエン系ゴムとしてXER9
1(日本合成ゴム)(全体の30重量%)から構成され
る接着フィルムを半導体素子と配線テープの間に位置合
わせをして設置して120℃10秒,圧力100kgf/
cm2 で接着して、さらに180℃60分恒温槽中で後硬
化を実施した。次に配線テープ上にある接続リードを用
いて半導体素子のパッドとワイヤボンディングにより電
気的に接続した。接続部分をエポキシ系封止材料(北陸
塗料、チップコート8107)で封止した。最後に配線
テープ上に実装基板との接続端子であるはんだボールを
取り付けて図6−3に示す半導体装置を得た。
Example 3 YX4000 as an epoxy resin
(Oiled shell) and E-180 (oiled shell) (equivalent ratio)
XER9 as a butadiene rubber
1 (Japan Synthetic Rubber) (30% by weight of the total), an adhesive film is positioned between the semiconductor element and the wiring tape, and placed at 120 ° C. for 10 seconds at a pressure of 100 kgf /.
The adhesive was adhered in cm 2 and post-curing was further performed in a thermostat at 180 ° C. for 60 minutes. Next, the semiconductor device was electrically connected to the pads of the semiconductor element by wire bonding using the connection leads on the wiring tape. The connection portion was sealed with an epoxy-based sealing material (Hokuriku paint, chip coat 8107). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG. 6-3.

【0031】得られた半導体装置のリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
The reflow characteristics and the connection reliability of the leads and the solder bumps of the obtained semiconductor device were confirmed in the same manner as in Example 1.

【0032】(実施例4)エポキシ樹脂としてYX4000
(油化シェル)とE−180(油化シェル)(等量比)
から構成される組成アクリル系ゴムとしてPX−GE2
(日本触媒)(全体の50重量%)から構成される接着
フィルムとした。このフィルム材料を用いて半導体素子
と配線テープの間に位置合わせをして設置して150℃
20秒,圧力80kgf/cm2 で接着して、さらに180
℃60分恒温槽中で後硬化を実施した。次に配線テープ
上にある接続リードを用いて半導体素子のパッドとシン
グルポイントボンディングにより電気的に接続した。接
続部分をエポキシ系封止材料(北陸塗料、チップコート
8107)で封止した。最後に配線テープ上に実装基板
との接続端子であるはんだボールを取り付けて図8に示
す半導体装置を得た。得られた半導体装置のリフロー特
性及びリード及びはんだバンプの接続信頼性を実施例1
と同様な方法で確認した。
Example 4 YX4000 as an epoxy resin
(Oiled shell) and E-180 (oiled shell) (equivalent ratio)
PX-GE2 as an acrylic rubber composed of
The adhesive film was composed of (Nippon Shokubai) (50% by weight of the whole). Using this film material, the semiconductor device and the wiring tape are aligned and installed at 150 ° C.
Glue at pressure of 80 kgf / cm 2 for 20 seconds and then 180
Post-curing was performed in a thermostat at 60 ° C. for 60 minutes. Next, it was electrically connected to the pads of the semiconductor element by single point bonding using the connection leads on the wiring tape. The connection portion was sealed with an epoxy-based sealing material (Hokuriku paint, chip coat 8107). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG. Example 1 shows the reflow characteristics and connection reliability of the leads and the solder bumps of the obtained semiconductor device.
Confirmed in the same manner as

【0033】(実施例5)熱硬化性樹脂としてエポキシ
EPICLONN-665(大日本インキ化学工業)とXL-225-2L(三
井東圧化学)からなる組成(等量比)、低弾性率成分と
してポリテトラフルオロエチレンゴム粒子(ダイキン工
業)(全体の15重量%)から構成され、さらにフィル
ム形成性をよくするためポリイミド(ビスフェノールA
ビストリメリテート二無水物とビス−(4−(2−アミ
ノフェノキシフェニル)エーテルとの反応物)(全体の
20重量%)を添加してフィルムを形成した。得られた
フィルムを配線テープに位置合わせをして貼り付けた。
この時接着条件は120℃2秒,圧力150kgf/cm2
とした。貼り付けにあたっては図2に示した長尺の装置
を用いてフィルムを所定の形状に打抜きながら配線テー
プに接続的に貼り付けた。フィルム材料を貼り付けた配
線テープと半導体素子の接着は180℃10秒,圧力1
00kgf/cm2 とした。
Example 5 Epoxy as thermosetting resin
EPICLONN-665 (Dainippon Ink & Chemicals) and XL-225-2L (Mitsui Toatsu Chemicals) (equivalent ratio), polytetrafluoroethylene rubber particles (Daikin Industries) % By weight), and polyimide (bisphenol A)
Bistrimellitate dianhydride and bis- (4- (2-aminophenoxyphenyl) ether) (20% by weight of the total) were added to form a film. The obtained film was positioned and attached to a wiring tape.
At this time, the bonding conditions were 120 ° C. for 2 seconds and a pressure of 150 kgf / cm 2.
And At the time of sticking, the film was connected and stuck to the wiring tape while punching the film into a predetermined shape using the long device shown in FIG. Adhesion of the wiring tape with the film material to the semiconductor element is performed at 180 ° C. for 10 seconds under a pressure of 1
00 kgf / cm 2 .

【0034】次に配線テープ上にある接続リードを用い
て半導体素子のパッドとシングルポイントボンディング
により電気的に接続した。接続部分をエポキシ系封止材
料(北陸塗料、チップコート8107)で封止した。最
後に配線テープ上に実装基板との接続端子であるはんだ
ボールを取り付けて図6−1に示す半導体装置を得た。
Next, the connection leads on the wiring tape were electrically connected to the pads of the semiconductor element by single point bonding. The connection portion was sealed with an epoxy-based sealing material (Hokuriku paint, chip coat 8107). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG.

【0035】得られた半導体装置のリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
The reflow characteristics and the connection reliability of the leads and the solder bumps of the obtained semiconductor device were confirmed in the same manner as in Example 1.

【0036】(実施例6)接着フィルムとして熱硬化性
樹脂が液状シアネートAroCyL-10(旭チバ)とナフテン酸
マンガン(シアネートに対して0.2 重量部)を用いた
組成、低弾性率成分がシリコーンゴムE601(東レダ
ウコーニング)(全体の30重量%)から構成される材
料を半導体素子に位置合わせをして貼り付けた。この時
接着条件は120℃2秒,圧力30kgf/cm2 とした。
配線テープとフィルム材料を貼り付けた半導体素子の接
着は200℃10秒,圧力20kgf/cm2 とした。
Example 6 A thermosetting resin composed of liquid cyanate AroCyL-10 (Asahi Ciba) and manganese naphthenate (0.2 parts by weight based on cyanate) as a thermosetting resin was used as an adhesive film. A material composed of silicone rubber E601 (Toray Dow Corning) (30% by weight in total) was positioned and attached to the semiconductor element. At this time, the bonding conditions were 120 ° C. for 2 seconds and a pressure of 30 kgf / cm 2 .
Bonding of the semiconductor element to which the wiring tape and the film material were adhered was performed at 200 ° C. for 10 seconds and at a pressure of 20 kgf / cm 2 .

【0037】次に配線テープ上にある接続リードを用い
て半導体素子のパッドとワイヤボンディングにより電気
的に接続した。接続部分をエポキシ系封止材料(北陸塗
料、チップコート8107)で封止した。最後に配線テ
ープ上に実装基板との接続端子であるはんだボールを取
り付けて図6−2に示す半導体装置を得た。
Next, the connection leads on the wiring tape were electrically connected to the pads of the semiconductor element by wire bonding. The connection portion was sealed with an epoxy-based sealing material (Hokuriku paint, chip coat 8107). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG. 6-2.

【0038】得られた半導体装置のリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
The reflow characteristics and the connection reliability of the leads and the solder bumps of the obtained semiconductor device were confirmed in the same manner as in Example 1.

【0039】(比較例1)シリコーン系樹脂(東レダウ
コーニング、JCR6126)を配線テープに位置合わせをして
メタルマスクにより厚さ150μmのエラストマを印刷
により形成した。形成後150℃60分恒温槽中で硬化
反応印刷後のエラストマの平坦度をレーザ膜厚計により
測定した。エラストマを有する配線テープに半導体素子
を貼り付けるための接着層として、エラストマ上面にシ
リコーン接着剤(信越化学、KE1820)を20μm塗布し、
位置合わせをして半導体素子を貼り付けた。この時接着
条件は150℃1分,圧力30kgf/cm2 とした。次に
配線テープ上にある接続リードを用いて半導体素子のパ
ッドとギャングボンディングにより電気的に接続した。
接続部分をシリコーン系封止材料(東芝シリコーン、TS
J3150)で封止した。最後に配線テープ上に実装基板との
接続端子であるはんだボールを取り付けて図6−1に示
す半導体装置を得た。
Comparative Example 1 A silicone resin (Toray Dow Corning, JCR6126) was positioned on a wiring tape, and an elastomer having a thickness of 150 μm was formed by printing using a metal mask. After the formation, the flatness of the elastomer after the curing reaction printing was measured in a thermostat at 150 ° C. for 60 minutes using a laser film thickness meter. As an adhesive layer for attaching a semiconductor element to a wiring tape having an elastomer, a silicone adhesive (Shin-Etsu Chemical, KE1820) is applied to the upper surface of the elastomer by 20 μm,
The semiconductor element was attached after alignment. At this time, the bonding conditions were 150 ° C. for 1 minute and a pressure of 30 kgf / cm 2 . Next, it was electrically connected to the pad of the semiconductor element by gang bonding using the connection lead on the wiring tape.
Use silicone-based sealing material (Toshiba Silicone, TS
J3150). Finally, solder balls, which are connection terminals with the mounting substrate, were mounted on the wiring tape to obtain the semiconductor device shown in FIG.

【0040】得られた半導体装置のリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
The reflow characteristics and connection reliability of the leads and the solder bumps of the obtained semiconductor device were confirmed in the same manner as in Example 1.

【0041】(比較例2)低弾性率成分を含まないエポ
キシ系フィルム、YX4000(油化シェル)とE−180(油化
シェル)(等量比)から構成されるフィルムを用いて、
配線テープに位置合わせをして貼り付けた。この時接着
条件は150℃1分,圧力30kgf/cm2とした。次に
フィルム材料を貼り付けた配線テープと半導体素子を接
着した。接着条件は200℃30秒,圧力20kgf/cm
2 とした。
(Comparative Example 2) Using an epoxy film containing no low elastic modulus component, a film composed of YX4000 (oiled shell) and E-180 (oiled shell) (equivalent ratio),
It was positioned and attached to the wiring tape. At this time, the bonding conditions were 150 ° C. for 1 minute and a pressure of 30 kgf / cm 2 . Next, the wiring tape to which the film material was attached and the semiconductor element were bonded. Bonding conditions: 200 ° C for 30 seconds, pressure 20kgf / cm
And 2 .

【0042】次に配線テープ上にある接続リードを用い
て半導体素子のパッドとギャングボンディングにより電
気的に接続した。接続部分をエポキシ系封止材料(日立
化成、RC021C)で封止した。最後に配線テープ上に実装
基板との接続端子であるはんだボールを取り付けて図6
−2に示す半導体装置を得た。
Next, the connection leads on the wiring tape were electrically connected to the pads of the semiconductor element by gang bonding. The connection was sealed with an epoxy-based sealing material (Hitachi Chemical, RC021C). Finally, solder balls, which are connection terminals with the mounting board, are mounted on the wiring tape, and FIG.
-2 was obtained.

【0043】得られた半導体装置のリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
The reflow characteristics and connection reliability of the leads and the solder bumps of the obtained semiconductor device were confirmed in the same manner as in Example 1.

【0044】[0044]

【表1】 [Table 1]

【0045】[0045]

【発明の効果】配線層を有するテープ材料と半導体素子
が電気的に接続され、その配線テープ上に実装基板と電
気的に接続するための外部端子を有し、配線テープと半
導体素子を絶縁的に接着する材料にフィルム材料を用い
た半導体装置において、接着用フィルムが熱硬化性樹脂
成分と低弾性率樹脂成分から構成される材料を用いるこ
とにより耐リフロー特性に優れた半導体装置を提供でき
る。半導体素子と実装基板との熱膨張率差により生じる
熱応力を緩衝する部分にフィルム材料を用いることによ
り量産性に優れた製造方法を提供することができる。
The tape material having the wiring layer and the semiconductor element are electrically connected to each other, and the wiring tape has external terminals for electrically connecting to the mounting substrate. In a semiconductor device using a film material as a material to be adhered to a semiconductor device, a semiconductor device having excellent reflow resistance can be provided by using a material in which an adhesive film is composed of a thermosetting resin component and a low elastic modulus resin component. By using a film material for a portion that buffers thermal stress caused by a difference in thermal expansion coefficient between the semiconductor element and the mounting board, a manufacturing method excellent in mass productivity can be provided.

【0046】またフィルム材料は平坦度に優れており、
厚さ150μm程度に対して高低差5μm以内を確保す
ることができ、作業性に優れた製造工程を提供すること
ができる。フィルム材料の応力緩衝効果により、温度サ
イクル試験で配線テープと半導体素子を電気的に接合し
ているリード部分及び半導体装置と実装基板を電気的に
接続しているバンプの両方の接続信頼性を同時に満足す
ることが可能である。
The film material has excellent flatness,
A height difference of 5 μm or less can be ensured for a thickness of about 150 μm, and a manufacturing process excellent in workability can be provided. Due to the stress buffering effect of the film material, the connection reliability of both the lead part that electrically connects the wiring tape and the semiconductor element and the bump that electrically connects the semiconductor device and the mounting board in the temperature cycle test are simultaneously improved. It is possible to be satisfied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例である半導体装置の製造工程を
示す図。
FIG. 1 is a diagram showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施例である周辺パッドを有する半導
体素子の平面図。
FIG. 2 is a plan view of a semiconductor device having peripheral pads according to an embodiment of the present invention.

【図3】本発明の実施例である周辺パッドを用いた半導
体装置の製造工程を示す図。
FIG. 3 is a view showing a manufacturing process of a semiconductor device using peripheral pads according to an embodiment of the present invention.

【図4】本発明の実施例である中央部にパッドを有する
半導体素子の平面図。
FIG. 4 is a plan view of a semiconductor device having a pad in a central portion according to an embodiment of the present invention.

【図5】本発明の実施例である中央部にパッドを有する
半導体装置の側断面図。
FIG. 5 is a side sectional view of a semiconductor device having a pad in a central portion according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1.1,3.1,5.1…配線テープ、1.1.1,1.1.
1′…リード、1.2,3.2,5.2…緩衝体フィルム、
1.3,2.1,3.3,4.1,5.3…半導体素子、1.
4,3.4,5.4…封止樹脂、1.5,3.5,5.5…
外部端子(はんだバンプ)、2.1.1,4.1.1…接続
パッド、3.6…外枠(ヒートスプレッダ等)。
1.1, 3.1, 5.1 ... wiring tape, 1.1.1, 1.1.
1 ': lead, 1.2, 3.2, 5.2 ... buffer film,
1.3, 2.1, 3.3, 4.1, 5.3 ... semiconductor element, 1.
4, 3.4, 5.4 ... sealing resin, 1.5, 3.5, 5.5 ...
External terminals (solder bumps), 2.1.1, 4.1.1 ... connection pads, 3.6 ... outer frames (heat spreader, etc.).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI C08L 79/00 C08L 79/00 C09J 7/02 C09J 7/02 Z H01L 23/14 H01L 23/14 R (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 上野 巧 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 秋山 雪治 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 宮崎 忠一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内──────────────────────────────────────────────────の Continuation of the front page (51) Int.Cl. 6 Identification code FI C08L 79/00 C08L 79/00 C09J 7/02 C09J 7/02 Z H01L 23/14 H01L 23/14 R (72) Inventor Segawa Masanori 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture, Hitachi, Ltd.Hitachi Laboratory, Hitachi, Ltd. Inventor Asao Nishimura 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Inside the Semiconductor Division, Hitachi, Ltd. (72) Inventor Yukiharu Akiyama 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Hitachi, Ltd. Semiconductor Division (72) Inventor Chuichi Miyazaki 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】配線層を有するテープ材料と半導体素子が
電気的に接続され、その配線テープ上に実装基板と電気
的に接続するための外部端子を有し、配線テープと半導
体素子を絶縁的に接着する材料にフィルム材料を用いた
半導体装置において、接着用フィルム材料が熱硬化性樹
脂成分と低弾性率樹脂成分からなることを特徴とする半
導体装置。
A semiconductor device is electrically connected to a tape material having a wiring layer, and external terminals for electrically connecting to a mounting substrate are provided on the wiring tape. 1. A semiconductor device using a film material as a material to be adhered to a semiconductor device, wherein the film material for adhesion comprises a thermosetting resin component and a low elastic modulus resin component.
【請求項2】請求項1のフィルム材料の熱硬化性樹脂成
分がエポキシ樹脂,ポリイミド樹脂,ポリアミド樹脂,
シアネート樹脂,イソシアネート樹脂,含フッ素樹脂,
含ケイ素樹脂,ウレタン樹脂,スチレン樹脂,マレイミ
ド樹脂,フェノール樹脂,不飽和ポリエステル樹脂,ジ
アリルフタレート樹脂,シアナミド樹脂,ポリブタジエ
ン樹脂であることを特徴とする半導体装置。
2. The thermosetting resin component of the film material according to claim 1, wherein the thermosetting resin component is an epoxy resin, a polyimide resin, a polyamide resin,
Cyanate resin, isocyanate resin, fluorine-containing resin,
A semiconductor device comprising a silicon-containing resin, a urethane resin, a styrene resin, a maleimide resin, a phenol resin, an unsaturated polyester resin, a diallyl phthalate resin, a cyanamide resin, and a polybutadiene resin.
【請求項3】請求項1のフィルム材料の低弾性率樹脂成
分がアクリルゴム,ポリブタジエンゴム,アクリロニト
リルブタジエンゴム,フッ素系ゴム,シリコーン系ゴム
であることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the low elastic modulus resin component of the film material is an acrylic rubber, a polybutadiene rubber, an acrylonitrile butadiene rubber, a fluorine-based rubber, or a silicone-based rubber.
【請求項4】請求項1のフィルム材料の低弾性率樹脂成
分が組成全体の10〜15重量部であることを特徴とす
る半導体装置。
4. A semiconductor device according to claim 1, wherein the low elastic modulus resin component of the film material is 10 to 15 parts by weight of the whole composition.
【請求項5】請求項1のフィルム材料が支持体の両面に
接着剤層を有する三層構造で構成されていることを特徴
とする半導体装置。
5. The semiconductor device according to claim 1, wherein the film material has a three-layer structure having an adhesive layer on both surfaces of a support.
【請求項6】請求項4のフィルム材料の支持体がポリイ
ミドで構成されていることを特徴とする半導体装置。
6. A semiconductor device according to claim 4, wherein the support of the film material is made of polyimide.
【請求項7】配線層を有するテープ材料と半導体素子が
電気的に接続され、その配線テープ上に実装基板と電気
的に接続するための外部端子を有し、配線テープと半導
体素子を絶縁的に接着する材料にフィルム材料を用いた
半導体装置において、接着用フィルム材料が熱硬化性樹
脂成分と低弾性率樹脂成分からなることを特徴とする半
導体装置の製造方法。
7. A tape material having a wiring layer and a semiconductor element are electrically connected to each other, and the wiring tape has external terminals for electrically connecting to a mounting substrate. A method for manufacturing a semiconductor device, wherein a film material for bonding comprises a thermosetting resin component and a low elastic modulus resin component in a semiconductor device using a film material as a material to be adhered to a semiconductor device.
【請求項8】(1)配線層を有するテープに接着用フィ
ルムを貼り付ける工程、(2)配線層を有するテープに
接着用フィルムを介して半導体素子と絶縁的に貼り付け
る工程、(3)テープ上に形成されている配線層と半導
体素子上のパッドとを電気的に接続する工程、(4)上
記電気的に接続した箇所を絶縁物により封止する工程、
(5)テープ上に実装基板と接続するための外部端子を
形成する工程、からなる半導体素子の製造方法。
8. A step of attaching an adhesive film to a tape having a wiring layer, (2) a step of insulatingly attaching a semiconductor element to the tape having a wiring layer via the adhesive film, and (3). A step of electrically connecting a wiring layer formed on the tape to a pad on the semiconductor element; (4) a step of sealing the electrically connected portion with an insulator;
(5) A method of manufacturing a semiconductor element, comprising: forming an external terminal for connecting to a mounting substrate on a tape.
【請求項9】(1)配線層を有するテープに接着用フィ
ルムを貼り付ける工程、(2)配線層を有するテープに
接着用フィルムを介して半導体素子と絶縁的に貼り付け
る工程、(3)テープ上に形成されている配線層と半導
体素子上のパッドとを電気的に接続する工程、(4)上
記電気的に接続した箇所を絶縁物により封止する工程、
(5)テープ上に実装基板と接続するための外部端子を
形成する工程、からなる半導体素子の製造方法。
9. A step of attaching an adhesive film to a tape having a wiring layer, (2) a step of insulatingly attaching a semiconductor element to a tape having a wiring layer via the adhesive film, and (3). A step of electrically connecting a wiring layer formed on the tape to a pad on the semiconductor element; (4) a step of sealing the electrically connected portion with an insulator;
(5) A method of manufacturing a semiconductor element, comprising: forming an external terminal for connecting to a mounting substrate on a tape.
【請求項10】(1)配線層を有するテープに接着用フ
ィルムを貼り付ける工程、(2)配線層を有するテープ
に接着用フィルムを介して半導体素子と絶縁的に貼り付
ける工程、(3)テープ上に形成されている配線層と半
導体素子上のパッドとを電気的に接続する工程、(4)
上記電気的に接続した箇所を絶縁物により封止する工
程、(5)テープ上に実装基板と接続するための外部端
子を形成する工程、からなる半導体素子の製造方法。
10. A step of attaching an adhesive film to a tape having a wiring layer, (2) a step of insulatingly attaching a semiconductor element to a tape having a wiring layer via the adhesive film, and (3). (4) electrically connecting a wiring layer formed on the tape to a pad on the semiconductor element;
A method of manufacturing a semiconductor device, comprising: a step of sealing the electrically connected portion with an insulator; and (5) a step of forming external terminals for connecting to a mounting substrate on a tape.
JP9256420A 1997-09-22 1997-09-22 Semiconductor device and manufacture therefor Pending JPH1197578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9256420A JPH1197578A (en) 1997-09-22 1997-09-22 Semiconductor device and manufacture therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9256420A JPH1197578A (en) 1997-09-22 1997-09-22 Semiconductor device and manufacture therefor

Publications (1)

Publication Number Publication Date
JPH1197578A true JPH1197578A (en) 1999-04-09

Family

ID=17292427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9256420A Pending JPH1197578A (en) 1997-09-22 1997-09-22 Semiconductor device and manufacture therefor

Country Status (1)

Country Link
JP (1) JPH1197578A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000061658A1 (en) * 1999-04-09 2000-10-19 Kaneka Corporation Polyimide resin, resin composition with improved moisture resistance comprising the same, adhesive solution, filmy bonding member, layered adhesive film, and processes for producing these
JP2003092311A (en) * 2001-09-17 2003-03-28 Nagase & Co Ltd Method of mounting ic chip having projecting electrode
JP2003092310A (en) * 2001-09-17 2003-03-28 Nagase & Co Ltd Ic chip having projected electrode with seal resin
US6696317B1 (en) 1999-11-04 2004-02-24 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
JP2006213899A (en) * 2005-02-07 2006-08-17 Kaneka Corp Curable composition and semiconductor device encapsulated with the composition
JP2007051215A (en) * 2005-08-18 2007-03-01 Shin Etsu Chem Co Ltd Adhesive composition and adhesive film
CN111138856A (en) * 2018-11-05 2020-05-12 味之素株式会社 Resin composition

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000061658A1 (en) * 1999-04-09 2000-10-19 Kaneka Corporation Polyimide resin, resin composition with improved moisture resistance comprising the same, adhesive solution, filmy bonding member, layered adhesive film, and processes for producing these
US6696317B1 (en) 1999-11-04 2004-02-24 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
KR100425559B1 (en) * 1999-11-04 2004-04-03 엔이씨 일렉트로닉스 코포레이션 Flip-chip type semiconductor device with stress-absorbing layer made of thermosetting resin and its manufacturing method
US6767761B2 (en) 1999-11-04 2004-07-27 Nec Electronics Corporation Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
JP2003092311A (en) * 2001-09-17 2003-03-28 Nagase & Co Ltd Method of mounting ic chip having projecting electrode
JP2003092310A (en) * 2001-09-17 2003-03-28 Nagase & Co Ltd Ic chip having projected electrode with seal resin
JP2006213899A (en) * 2005-02-07 2006-08-17 Kaneka Corp Curable composition and semiconductor device encapsulated with the composition
JP2007051215A (en) * 2005-08-18 2007-03-01 Shin Etsu Chem Co Ltd Adhesive composition and adhesive film
CN111138856A (en) * 2018-11-05 2020-05-12 味之素株式会社 Resin composition
JP2020075960A (en) * 2018-11-05 2020-05-21 味の素株式会社 Resin composition
CN111138856B (en) * 2018-11-05 2024-01-23 味之素株式会社 Resin composition

Similar Documents

Publication Publication Date Title
JP3195236B2 (en) Wiring tape having adhesive film, semiconductor device and manufacturing method
US6166434A (en) Die clip assembly for semiconductor package
JP3827520B2 (en) Semiconductor device
US6753613B2 (en) Stacked dice standoffs
JP2003152002A (en) Electronic device, method for sealing the same and method for connecting the same
US7446407B2 (en) Chip package structure
JPWO2007043639A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP4176961B2 (en) Semiconductor device
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
TWI447882B (en) Interconnect structure including hybrid frame panel
JPH1197578A (en) Semiconductor device and manufacture therefor
US6791194B1 (en) Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP2007188944A (en) Method for manufacturing semiconductor device
JP2002064162A (en) Semiconductor chip
JP3195315B2 (en) Wiring tape with adhesive layer for semiconductor device and method of manufacturing the same
JP3895920B2 (en) Semiconductor device
JP3915226B2 (en) Chip support substrate for semiconductor package and semiconductor package
JP4489742B2 (en) Ball grid array semiconductor device
JP3576870B2 (en) Semiconductor device
JP3718083B2 (en) Adhesive film for semiconductor devices
JP4593444B2 (en) Manufacturing method of electronic component mounting structure
JPH1187562A (en) Semiconductor device and manufacture thereof
JP2001267462A (en) Chip supporting substrate for semiconductor package, semiconductor device and method for manufacturing the same
JP3482837B2 (en) Semiconductor device
JP3275792B2 (en) TAB tape for mounting semiconductor element and semiconductor device using the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315