JPH1187497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1187497A
JPH1187497A JP23791197A JP23791197A JPH1187497A JP H1187497 A JPH1187497 A JP H1187497A JP 23791197 A JP23791197 A JP 23791197A JP 23791197 A JP23791197 A JP 23791197A JP H1187497 A JPH1187497 A JP H1187497A
Authority
JP
Japan
Prior art keywords
film
thin film
semiconductor device
interlayer
interlayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23791197A
Other languages
English (en)
Inventor
Noriyuki Kodama
紀行 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23791197A priority Critical patent/JPH1187497A/ja
Publication of JPH1187497A publication Critical patent/JPH1187497A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 層間膜の吸湿性を低減し、水分の拡散に起因
する、トランジスタの信頼性の低下、アルミ配線の腐食
等の、諸問題を解決する。 【解決手段】 所定の半導体基板11上に、少なくとも
ソース領域、ドレイン領域及びゲート電極部13とを含
む半導体素子を形成する工程、当該半導体素子上に層間
膜14を形成する工程、及び当該層間膜14に対して、
当該層間膜14での吸収係数の高い光16を照射する事
によって、当該層間膜14の表面のみを加熱処理して、
当該層間膜の表面に耐湿性を向上させた改質層14aを
形成する工程とから構成されている半導体装置の製造方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳しくは、半導体装置の層間膜中に含
まれる水分を低減し、耐湿性の優れた層間膜を形成する
半導体装置の製造方法に関する。
【0002】
【従来の技術】従来より、半導体装置に於いて、層間膜
の特性、特に表面層の特性の改善に関して、多くの技術
が開示されて来ている。その一例を図3を参照しなが
ら、詳細に説明する。即ち、図3は、従来のMOS型ト
ランジスタの製造工程を表した図である。
【0003】即ち、図3(A)に示す様に、下地として
のシリコン基板1上に、素子分離のための酸化膜21を
形成し、ウエル領域22をイオン注入法を用いて形成
し、しきい値制御のためのイオン注入を行い、ゲート酸
化膜23、ゲート電極24を形成する。次に、ゲート電
極24の両脇に、1x1013atoms/cm2程度で、比較的
低濃度の不純物をイオン注入して、LDD(Lightly Do
ped Drain)構造とすることもある(図示ぜす)。
【0004】その後、例えば酸化膜を堆積した後に、異
方性エッチングにより、ゲート電極24両側に、サイド
ウオール25を形成する。その後、場合によっては、汚
染防止膜を形成した後(図示せず)に、不純物を1x1
15atoms/cm2程度、イオン注入して、熱処理により不
純物を活性化させることにより、ソース、ドレイン領域
26を形成する。
【0005】次に、ソース、ドレイン領域26の抵抗値
を低くするために、ソース、ドレイン領域の表面部分を
チタンなどの高融点金属でシリサイド化合物27に変換
する方法を用いることがある。その後、図3(B)に示
すように、常圧CVD法を用いて、トランジスタ直上に
酸化膜を形成し(図示せず)、次に層間膜として、BP
SG膜28を低温で形成する。
【0006】次に、図3(C)に示すように、BPSG
膜28の平坦化のために、当該BPSG膜28を高温の
熱処理を施して、BPSG膜をリフローさせて、28b
のように、平坦化する。この熱処理は、層間膜の膜質を
改善して、耐湿性を向上させる効果もある。次に、適宜
に、コンタクト孔(図示せず)を開孔して、アルミ配線
(図示せず)を形成して、トランジスタを完成する。
【0007】ソース、ドレイン領域26をシリサイド化
する場合は、トランジスタのソース、ドレイン領域26
のシリサイドの耐熱性が低く、700度以上の熱処理を
施すと、シリサイド部分が凝集して、層抵抗が高くなる
という問題があるので、熱処理温度を低く押さえなけれ
ばならない。また、シリサイド層を用いない場合でも、
高温で熱処理を施すことにより、トランジスタ部の不純
物の拡散が起こり、短チャンネル効果が顕著になる等の
問題が生じる。
【0008】係る問題を解決する方法として、例えば、
特開昭63―131545号公報、あるいは、特開昭5
7−153437号方法に開示されている様にレーザ光
照射を用いた、層間膜のアニール方法を用いることがあ
る。図4(A)及び図4(B)に特開昭57−1534
37号公報に述べられている方法を用いた、層間膜のレ
ーザアニール法のプロセス縦断面図を示す。
【0009】図4(A)に示すように、PSG膜31を
成長形成させる工程までは、通常のN型MOSトランジ
スタと同様である。その後、PSG膜堆積直後に、PS
G膜表面で赤外線レーザを30を照射する。その工程
で、PSG膜31表面が高温になるので、膜のリフロー
が進行して、BPSG膜が31bのように、平坦化され
ると同時に、膜表面が焼き締められて、吸湿性の低い、
改質層31aを形成する。
【0010】この改質層31bが水分の拡散のバリアに
なるので、トランジスタ領域に達する水分の量が低減で
き、水分に起因する、しきい値の変動等の問題を回避で
きることから、トランジスタの信頼性が向上する。ま
た、図5は、アルミ配線間の層間膜形成工程における他
の例として、特開平8−111410号公報に述べられ
ている層間膜表面に改質層を形成する方法を示すもので
ある。
【0011】係る従来例に於て、トランジスタ形成迄の
工程は省略する。図5(A)に示すように、下地のシリ
コン酸化膜12上に、アルミ配線13を形成する。アル
ミ配線13形成後は、アルミの耐熱性が低いために、必
然的に、400度程度以下の低温の熱処理しか施せな
い。したがって、アルミ電極13と、上層のアルミ電極
との間の絶縁を保つ、層間膜形成には、低温形成が可能
な層間膜14を用いる。
【0012】これには、プラズマCVD法で形成された
シリコン酸化膜、SiON膜、液体状のSOG(Spin
On Glass)膜を塗布する方法など、さまざまな膜が用い
られる。これらの膜は、低温で形成されるために、吸湿
性が著しく高く、水の吸収に起因する応力が発生して、
用いる層間膜の種類によっては、アルミ配線13にヒロ
ックや、腐食が生じる等の問題が生じる。また、水分が
下地のトランジスタに到達して、トランジスタの信頼性
が低下するという問題も生じる。
【0013】そこで、図5(A)に示すように、ニクロ
ム線の埋め込まれている加熱板(ヒータ)17を用い
て、その板の輻射熱18を、極短時間、ウエハに照射す
る方法により、層間膜15表面を瞬時に加熱して、下地
基板11に熱が伝導しないうちに、輻射熱をさえぎる方
法である。この方法により、図5(B)に示すように、
層間膜表面部分が局所的にアニールできるので、層間膜
14表面部分に、吸湿性が低減された、改質層14aが
形成される。
【0014】また、そのほかにも、窒素ガス等を、高温
に加熱して、ウエハ表面に吹きつける方法、赤外ランプ
を用いて、膜表面で、赤外光を吸収させる等の方法を用
いて、吸湿性膜表面のみを加熱して、改質層を形成する
方法がある。この改質層は、水分の拡散のバリアとなる
ので、前述のような、水分に起因した問題を解決でき
る。
【0015】又、特開昭57−169248号公報に
は、ゲート絶縁膜として使用されている窒化膜に、当該
窒化膜で吸収されるCO2 レーザ光を照射させて、当該
窒化膜に含まれる水素を放出させる方法が記載されい
る。
【0016】
【発明が解決しようとする課題】上記した様な従来例に
於いて、例えば、レーザアニール法を用いて膜表面を加
熱する方法では、膜の種類により、吸収する波長が異な
る。たとえば、純粋なシリコン酸化膜では、波長200
nmでの吸収係数は、著しく小さいので、膜中では吸収
されずに、下地に光が到達して、ダメージを生じるとい
う問題がある。
【0017】更に、層間膜の種類によって、レーザ光を
用いる場合は、その膜に吸収される波長のレーザ光を選
択しなければならないので、その選択が煩雑である。ま
た、赤外光を用いる場合は、シリコン酸化膜での吸収係
数は高いが、波長が長いので、実際には膜表面で吸収さ
れる割合は低く、基板全体の温度が上昇するという問題
がある。
【0018】一方、高温に加熱したガスを基板表面に吹
きつける方法、あるいは、ヒータからの輻射熱を用いる
方法では、実際に試料表面が受ける熱処理時間が数秒か
ら数十秒と長いこと、実際は、ウエハ周辺の治具も加熱
されているので、急速な温度の昇温、降温の制御が困難
であるので、熱が層間膜中を拡散する、あるいは、裏面
のシリコン基板も加熱される等が原因で、基板全体の温
度が上昇するという問題がある。
【0019】本発明の目的は、上記した従来技術の欠点
を改良し、層間膜の吸湿性を低減させ、特に半導体装置
の外部から侵入する水分の拡散に起因するトランジスタ
の信頼性の低下、アルミ配線の腐食等の諸問題を解決す
る事が出来る層間膜の品質の改善に関するものである。
【0020】
【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、所定の半導体基板上に、少なくと
もソース領域、ドレイン領域及びゲート電極部とを含む
半導体素子を形成する工程、当該半導体素子上に層間膜
を形成する工程、及び当該層間膜に対して、当該層間膜
での吸収係数の高い光を照射する事によって、当該層間
膜の表面のみを加熱処理する工程とから構成されている
半導体装置の製造方法である。
【0021】
【発明の実施の形態】より具体的には、本発明に係る半
導体装置の製造方法に於いては、第一に、層間膜上に薄
膜を形成し、前記薄膜で吸収係数の高い、短波長レーザ
を照射することで、前記薄膜にレーザのエネルギーを吸
収させ、前記薄膜のみを高温にして、下地の層間膜の前
記薄膜に接する部分の、極浅い領域のみを熱処理し、下
地の温度上昇を防ぐ様に構成するか、或いは、当該層間
膜の表面のみにおいてレーザのエネルギーが吸収される
様な特定の波長を選択して、当該レーザを該層間膜に照
射する様にすることにより実現できる。
【0022】つまり、本発明は、層間膜、酸化膜表面の
みを加熱し、下地シリコン基板が、直接加熱されないよ
うな、レーザアニール法に関する。また、特に、レーザ
の吸収効率の高い層を層間膜表面に設けて、その層のみ
を加熱して、或いは間接的に層間膜表面及びその近傍の
みを加熱して、優れた耐湿性を形成する半導体装置の製
造方法に関するものである。
【0023】
【実施例】以下に、本発明に係る半導体装置の製造方法
の一具体例の構成を図面を参照しながら詳細に説明す
る。図1は、本発明に係る半導体装置の製造方法の一具
体例の構成を説明する断面図であり、図1(A)に示す
様に、所定の半導体基板11上に、少なくともソース領
域、ドレイン領域(図示せず)及びゲート電極部13と
を含む半導体素子を形成する工程、当該半導体素子上に
層間膜14を形成する工程、及び当該層間膜14に対し
て、当該層間膜14での吸収係数の高い光16を照射す
る事によって、当該層間膜14の表面のみを加熱処理し
て、図1(B)に示す様に、当該層間膜の表面に耐湿性
を向上させた改質層14aを形成する工程とから構成さ
れている半導体装置の製造方法が示されている。又、他
の具体例としては、図1(A)に於て、所定の半導体基
板11上に、少なくともソース領域、ドレイン領域(図
示せず)及びゲート電極部13とを含む半導体素子を形
成する工程、当該半導体素子上に層間膜14を形成する
工程、該層間膜14上に更に薄膜15を形成する工程、
当該薄膜15に対して、当該薄膜15での吸収係数の高
い光16を照射して当該薄膜15をアニールし、当該薄
膜15を熱源として、当該層間膜表面近傍を、アニール
する事によって図1(B)に示す様に、当該層間膜の表
面に耐湿性を向上させた改質層14aを形成する工程と
から構成されている半導体装置の製造方法が示されてい
る。
【0024】本発明に於て、当該薄膜15は、シリコン
を主体とする薄膜であり、特に好ましくは、当該薄膜
は、多結晶シリコンを主体とする薄膜である。一方、本
発明に於て使用される光エネルギーとしては、当該層間
膜14の極表面部分に吸収され、当該層間膜の表面層の
みが高温に加熱されて、改質膜層を形成して、外部から
の水分の侵入を防止すると共に、当該熱が、半導体装置
の他の部分に伝搬して当該他の部分に悪影響を及ぼさな
い様な光エネルギーを選択する必要がある。
【0025】従って、当該光エネルギーは、当該層間膜
14に使用される材料により特定の波長を有するレーザ
ー等を選択する必要がある。本発明に於いては、上記目
的を達成する為に、特に短波長のレーザー光を選択する
事が望ましい。例えば、本発明に於て、当該層間膜或い
は該薄膜15が、主としてシリコン系の樹脂により構成
されている場合には、当該短波長の光が、XeClエキ
シマレーザである事が好ましい。
【0026】更に、本発明に於て、当該層間膜が、BP
SG膜或いはPSG膜で構成されている事が望ましい。
BPSG膜或いはPSG膜は、波長200nm以下の光
での吸収係数が高いことを利用して、たとえば、ArF
エキシマレーザを用いればよい。以下本発明に係る半導
体装置の製造方法のより詳細な具体例を図面を参照しな
がら説明する。
【0027】図1(A)及び図1(B)は上記した様
に、本発明に係る第2の具体例に於ける半導体装置の製
造方法を説明する断面図であり、図1(A)に於いて
は、下地のトランジスタ、アルミ配線13の形成まで
は、従来例と同様である。つまり図1(A)には、アル
ミ配線部分13を含む以後のプロセス縦断面図を示す。
即ち、当該シリコン基板11上にシリコン酸化膜12を
形成し、更に、アルミ配線13を形成する。次に、プラ
ズマCVD法でシリコン酸化膜14を1000nm程度
形成した後に、シリコン薄膜15をスパッタ法で形成す
る。
【0028】次に、波長507nmのXeClエキシマ
レーザを、ウエハ全面に16に示すように、照射する事
によって図1(B)に示す様な改質層14aを有する半
導体装置が得られる。この工程では、上記した様に、下
層のシリコン酸化膜14の極表面部分がアニールされる
ことになる。
【0029】この波長を持つレーザーでは、シリコン層
14の表面から10nm以下の厚さの領域で当該レーザ
光が吸収されるので、シリコン薄膜15を30nm程度
にしても、下地にレーザが抜ける可能性は無い。しか
し、シリコン薄膜15は、レーザの照射で、温度が上昇
して、多結晶シリコンに変換され、エネルギー密度が高
いと、シリコン薄膜が溶融する場合もある。
【0030】これは、シリコン薄膜15の厚さと、エネ
ルギー密度の関係によるが、シリコン薄膜15が溶融す
ると、下地の酸化膜との界面が荒れて、シリコン薄膜1
5の除去後に、表面荒れが起こる場合がある。これらの
問題を回避するために、シリコン薄膜膜厚、パルス幅、
エネルギー密度には、ある程度の制限がある。
【0031】本具体例では、エネルギー密度は、300
mJ/cm2 程度、パルス幅は、30nsec、シリコ
ン薄膜15は、100nmとする。次に、シリコン薄膜
15を選択的に除去した後に、更に上層のアルミ配線等
を形成して、トランジスタを完成する(図示せず)。本
具体例の方法で製造したトランジスタは、吸湿性を低減
した層間膜を用いているために、トランジスタの長期信
頼性の低下や、アルミ配線の腐食といった、水分の拡散
に関連した種々の問題を解決できる。
【0032】なお、本具体例では、層間膜はプラズマC
VD法で形成したシリコン酸化膜としたが、レーザを吸
収する膜からの間接的な熱処理を施すので、アニールが
可能な膜の種類に制限はなく、BPSG膜、SOG法で
形成したシリコン酸化膜でもよい。本具体例では、薄膜
シリコン酸化膜をレーザ光を吸収させる膜とした。これ
は、短波長の光での吸収係数が著しいので、極浅い領域
で光が吸収されるという特徴と、レーザ光は極短時間で
の照射時間の制御ができるという特徴があるので、熱
が、実質的には層間膜の極表面近傍にのみ、高温にアニ
ールできるからである。
【0033】しかし、層間膜上に形成される薄膜と、光
源との組み合わせが、これに限らず、たとえば、色素を
含有した液をスピンコーティング法で塗布して形成した
膜と、その色素で吸収される光であればよく、色素、あ
るいはレーザ光を吸収させる層を層間膜上に堆積させ、
アニール後、その層が、必要なければ、除去すればよ
い。また、光源として、数秒急速に加熱できるものであ
れば、レーザ光に限らず、UVランプ光を用いてもよ
い。
【0034】ここで、本発明に於て得られる効果を確認
する為の実験結果を図6〜図8に示す。つまり、図6
(A−1)の試料のように、シリコン基板41上に、層
間膜として、プラズマCVD法でシリコン酸化膜42を
1000nm程度形成した後に、シリコン薄膜43をス
パッタ法で50nm程度形成した。
【0035】また、比較のために、図6(B−1)に示
す様に、シリコン基板41上に、プラズマ酸化膜42を
堆積したのみの試料(レーザー照射を行わないもの)を
用意した。次に、試料(A−1)のみに、XeClエキ
シマレーザを、長方形の照射領域が、重なるように、照
射領域を移動させて、ウエハ面内全面を44のように照
射する。
【0036】このレーザは、パルス発振のレーザであ
り、波長は、507nmである。パルス幅は、20ns
ec、エネルギー密度は300mJ/cm2 とした。こ
のレーザ照射により、シリコン薄膜43が加熱されて、
温度が上昇し、その膜からの熱の拡散で、図6(A−
2)に示す様に、下地のシリコン酸化膜42の表面部分
の温度が上昇することにより、表面に吸湿性の低い、改
質層42aが形成される。
【0037】次に図6(A−2)に示す表面のシリコン
薄膜をエッチングにより除去して、図6(A−3)に示
す様な試料とした。(また、エッチングにより除去され
るシリコン酸化膜の厚みは任意とする。) 上記各資料に対して、以下の様なテストを実行した。水
分の分布を高感度、高精度に測定するには、通常、2次
イオン質量分析法(SIMS)が用いられる。検出する
イオンを水素イオン(H−)としてモニタすることによ
り、水分の分布を求める。しかし、水分のプラズマCV
D法で形成された酸化膜には、膜形成直後にも、Si−
H等に起因する水素が多量に含まれており、外気からの
水分の吸湿した分布をSIMSで、測定する場合にバッ
クグラウンドとなる。
【0038】そこで、重水素を用いて、相対湿度100
%で、2気圧の条件で、72時間、PCT試験(吸湿試
験)を行った後に、吸湿試験を行った。次に、SIMS
により、重水素イオン(D−)を分析した。重水素イオ
ンを用いることで、水分の拡散分布を非常に高感度に測
定できる。SIMSで両水準の試料の重水素分布を測定
した結果を図7に示す。
【0039】レーザ照射を行わないウエハ、つまり図6
(B−1)で示される試料では、図7中の分布48のよ
うに、重水素の分布がシリコン酸化膜中に多量に侵入し
ており、水分の吸湿、拡散が進行していることがわか
る。一方、レーザ照射でシリコン酸化膜表面を改質した
試料、つまり図6(A−2)に示す試料では、分布46
のように、極表面部部分の領域で、重水素の濃度が著し
く低減しており、膜の奥深くまで侵入してはいない。
【0040】これは、表面近傍が、熱処理により、焼き
締められて、改質層42aが形成され、水分の拡散が妨
げられた結果である。シリコン酸化膜表面をエッチング
して、当該改質膜42aを除去した試料、つまり図6
(A−3)に示す様な試料では、分布48と同様に重水
素の分布47は、膜奥深くまで侵入している事が理解さ
れる。
【0041】従って、上記図7の実験結果より明らかな
様に、レーザ照射による加熱処理を採用して、上記した
様な改質膜を形成する事によって、層間膜内部に外部か
らの水分の浸透が防止出来る効果が得られる事が理解出
来る。更に、本発明に於ける当該熱処理で、層間膜の表
面部が焼き締められた効果は、極表面にのみとどまって
いることがわかる。この結果より、レーザ照射によるア
ニールの効果は、シリコン酸化膜の表面より、200n
mより深い領域には実質的には及んでいないことがわか
る。
【0042】以上の結果を裏付けるために、この積層膜
中の温度分布をシミュレーションした結果を図8に示
す。図8は、上記したレーザー光を照射処理が終了した
直後の当該層間膜に於ける温度分布を示すグラフであ
る。レーザ照射中に、シリコン薄膜の10nm程度の極
表面で、レーザのエネルギーの大部分が吸収され、薄膜
表面の温度が急速に上昇する。熱の拡散は、シリコン薄
膜中では、非常に早いので、シリコン酸化膜表面にまで
は直ちに到達する。
【0043】したがって、シリコン薄膜中では、温度
は、図8に示すように、ほぼ、一定となる。シリコン酸
化膜中の熱の拡散は、レーザの照射時間に比べて、きわ
めて、遅く、シリコン中の熱の拡散に比べてもきわめて
遅いので、シリコン酸化膜中では、表面近傍の温度が非
常に高くなるが、膜の深い領域では、温度は非常に低く
押さえることができる。
【0044】レーザの照射強度が高いと、シリコン薄膜
表面が溶融することもあるが、基本的に、シリコン酸化
膜の表面近傍の温度が局所的に高くなることに変わりは
ない。なお、レーザ照射の強度によっては、シリコン薄
膜が溶融する場合もあるが、下地のシリコン酸化膜中の
温度分布は基本的には、同様の傾向を示すと考えられ
る。
【0045】以上述べたように、レーザ光を吸収する薄
膜にレーザ照射して、その薄膜を熱源として、下層の層
間絶縁膜をアニールする場合は、その熱処理の効果は、
実質的には、層間絶縁膜表面の極浅い部分に限られると
いう効果があり、図7の実験結果を説明できる。したが
って、本発明の方法では、熱処理によるアニールの効果
を層間絶縁膜の極表面にのみとどめることができるの
で、下地基板にダメージを与えることなく、改質層を層
間絶縁膜表面に形成できるという効果がある。
【0046】次に、本発明に係る半導体装置の製造方法
の別の具体例に付いて図2を参照しながら説明する。図
2(A)に示す様に、下地トランジスタ形成、BPSG
膜堆積までは、従来のトランジスタと同様の工程を経
る。次にBPSG膜をCMP法を用いて28のように、
平坦化する。その後、減圧CVD法で、堆積温度600
度程度で、CVD炉内に入炉する。
【0047】この熱処理で、BPSG膜28表面に吸湿
した水分を除去した後に、多結晶シリコン29を50n
m程度堆積する。次に、XeClエキシマレーザで、非
晶質シリコン29の表面を熱処理して、改質膜28aを
作成すると同時に、当該多結晶シリコン29の発熱温度
を利用して、間接的にBPSG膜の表面近傍を熱処理す
る。
【0048】その後、多結晶シリコン29を選択的に除
去した後は、従来例と同様にトランジスタを完成する。
本具体例の方法で形成したトランジスタでは、BPSG
膜表面層が熱処理により焼き締められて、吸湿性が低下
した結果、水分がトランジスタ領域に到達しにくくなる
ので、トランジスタの信頼性が向上するという効果があ
る。
【0049】また、前記の具体例の方法では、層間絶縁
膜の段差の部分が影となって、レーザ光照射が均一に行
われないという恐れがあったが、本実施例の方法では、
CMP法により層間絶縁膜を平坦化するために、段差に
起因する、レーザ照射の不均一性は、低減できるという
効果がある。又、本発明に於いては、上記した様に、当
該層間膜に更に別の薄膜を形成して加熱処理する方法に
代わり、予め形成された層間膜の表面のみに光エネルギ
ーが吸収され、当該表面のみを集中的に加熱されて、上
記したと同様の改質膜を形成する様にしてもよく、その
場合には、予め当該層間膜の表面層部分に、熱エネルギ
ーの吸収性の大なる物質を予め混入せしめておく事も可
能である。
【0050】又、上記効果を得る為に特定の短波長を有
するレーザ光を選択する事が望ましい。例えば、上記し
た様に、BPSG膜或いはPSG膜が使用される場合に
は、波長200nm以下のArFエキシマレーザを用い
ればよい。上記した本発明に係る半導体装置の製造方法
を簡潔的に述べるならば、第一の層間膜上に、アルミ配
線を形成し、アルミ配線上に、プラズマCVD法を用い
て、低温で、シリコン酸化膜を形成する。更に、スパッ
タ法で、シリコン薄膜を50〜100nmの範囲で形成
する。次に、XeClエキシマレーザを、エネルギー密
度300mJ/cm2 程度で、パルス幅、30nsec
程度で、長方形の照射領域が、重なるように、ウエハを
移動させながら、ウエハ全面に照射する。最後にシリコ
ン薄膜を選択的にエッチングする。
【0051】上記した本発明に於ける半導体装置の製造
方法に於いては、シリコン薄膜は、結晶化され、エネル
ギー密度によっては、シリコン薄膜が溶融されることも
ある。この工程で、シリコン薄膜中の熱の拡散は、非常
に早いが、下地のシリコン酸化膜は熱を伝えにくいの
で、温度分布は、シリコン薄膜に接する、シリコン酸化
膜表面で、非常に高く、膜の深い領域では、400度以
下に押さえることができる。したがって、下地に影響す
ることなく、シリコン薄膜の表面層に、吸湿性の低い、
改質層を形成でき、水分の拡散を押さえることができ
る。
【0052】
【発明の効果】以上説明したように、本発明によれば、
層間絶縁膜表面にレーザ光の吸収層を形成した後に、レ
ーザ光を照射して、吸収層を高温に加熱し、その膜から
間接的に、層間絶縁膜表面近傍のみを熱処理して、下地
基板の温度上昇を防ぐことができるという効果がある。
【図面の簡単な説明】
【図1】図1は、本発明に係る半導体装置の製造方法の
一具体例の工程を示す、工程縦断面図である。
【図2】図2は、本発明に係る半導体装置の製造方法の
他の具体例の工程を示す、工程縦断面図である。
【図3】図3は、従来技術に於ける半導体装置の製造方
法の一例に於ける工程を示す、工程縦断面図である。
【図4】図4は、従来技術に於ける半導体装置の製造方
法の他の例に於ける工程を示す、工程縦断面図である。
【図5】図5は、従来技術に於ける半導体装置の製造方
法の更に別の工程を示す、工程縦断面図である。
【図6】図6は本発明に係る半導体装置の製造方法に於
ける作用、効果の説明のための実験結果を示すグラフで
ある。
【図7】図7は、図6に於ける各試料のシリコン酸化膜
中に含まれる重水素分布を示すグラフである。
【図8】図8は、シリコン薄膜/シリコン酸化膜積層構
造でのレーザ照射時の温度分布のシミュレーション結果
を示す図である。
【符号の説明】
11…シリコン基板 12…第一の層間膜 13…アルミ電極 14…第二の層間膜 14a…改質層 15…シリコン薄膜 16…レーザ照射 17…ヒータ板 21…素子分離酸化膜 22…ウエル領域 23…ゲート酸化膜 24…ゲート電極 25…サイドウオール 26…ソース、ドレイン領域 27…チタンシリサイド薄膜 28…BPSG膜 28a…改質層 29…多結晶シリコン薄膜 30…レーザ照射 31…PSG膜 31a…改質層 31b…リフローしたPSG膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 所定の半導体基板上に、少なくともソー
    ス領域、ドレイン領域及びゲート電極部とを含む半導体
    素子を形成する工程、当該半導体素子上に層間膜を形成
    する工程、及び当該層間膜に対して、当該層間膜での吸
    収係数の高い光を照射する事によって、当該層間膜の表
    面のみを加熱処理する工程とから構成されている事を特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 所定の半導体基板上に、少なくともソー
    ス領域、ドレイン領域及びゲート電極部とを含む半導体
    素子を形成する工程、当該半導体素子上に層間膜を形成
    する工程、該層間膜上に更に薄膜を形成する工程、当該
    薄膜に対して、当該薄膜での吸収係数の高い光を照射し
    て当該薄膜をアニールし、当該薄膜を熱源として、当該
    層間膜表面近傍を、アニールする工程とを含むことを特
    徴とする半導体装置の製造方法。
  3. 【請求項3】 当該薄膜は、シリコンを主体とする薄膜
    であることを特徴とする請求項2記載の半導体装置の製
    造方法。
  4. 【請求項4】 当該薄膜は、多結晶シリコンを主体とす
    る薄膜であることを特徴とする請求項3記載の半導体装
    置の製造方法。
  5. 【請求項5】 当該吸収係数の高い光は、短波長の光で
    ある事を特徴とする請求項1乃至4の何れかに記載の半
    導体装置の製造方法。
  6. 【請求項6】 当該層間膜が、BPSG膜或いはPSG
    膜で構成されている事を特徴とする請求項1乃至5の何
    れかに記載の半導体装置の製造方法。
  7. 【請求項7】 当該短波長の光が、XeClエキシマレ
    ーザである事を特徴とする請求項5記載の半導体装置の
    製造方法。
  8. 【請求項8】 当該層間膜を平坦化した後に、当該層間
    膜に吸収係数の高い短波長のレーザ光を、当該層間膜に
    照射する事を特徴とする請求項1乃至7の何れかに記載
    の半導体装置の製造方法。
JP23791197A 1997-09-03 1997-09-03 半導体装置の製造方法 Pending JPH1187497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23791197A JPH1187497A (ja) 1997-09-03 1997-09-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23791197A JPH1187497A (ja) 1997-09-03 1997-09-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1187497A true JPH1187497A (ja) 1999-03-30

Family

ID=17022276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23791197A Pending JPH1187497A (ja) 1997-09-03 1997-09-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1187497A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082057A (ko) * 2000-02-10 2001-08-29 가네꼬 히사시 반도체장치 및 그 제조방법
JP2005005461A (ja) * 2003-06-11 2005-01-06 Tokyo Electron Ltd 半導体製造装置及び熱処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082057A (ko) * 2000-02-10 2001-08-29 가네꼬 히사시 반도체장치 및 그 제조방법
JP2005005461A (ja) * 2003-06-11 2005-01-06 Tokyo Electron Ltd 半導体製造装置及び熱処理方法

Similar Documents

Publication Publication Date Title
US5399506A (en) Semiconductor fabricating process
US7605064B2 (en) Selective laser annealing of semiconductor material
US6100171A (en) Reduction of boron penetration by laser anneal removal of fluorine
US5970369A (en) Semiconductor device with polysilicon layer of good crystallinity and its manufacture method
US5405804A (en) Method of manufacturing a semiconductor device by laser annealing a metal layer through an insulator
US5061642A (en) Method of manufacturing semiconductor on insulator
US5474940A (en) Method of fabricating a semiconductor device having shallow junctions in source-drain regions and a gate electrode with a low resistance silicide layer
US6144097A (en) Semiconductor device and method of fabricating the same
JP2002524846A (ja) 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法
US6221764B1 (en) Manufacturing method of semiconductor device
KR20010074863A (ko) 실리콘 본체위에 실리사이드 영역을 형성하는 방법
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
US7759259B2 (en) Method of manufacturing semiconductor device
US6326287B1 (en) Semiconductor device and method of fabricating the same
US7737036B2 (en) Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US20060199358A1 (en) Method for manufacturing field effect transistor
JP2009081383A (ja) 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP2003059854A (ja) 光加熱装置、光加熱方法及び半導体装置の製造方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US20090042353A1 (en) Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
JPH1187497A (ja) 半導体装置の製造方法
US7863193B2 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
US20060267115A1 (en) Semiconductor device and method of manufacturing the same
JPH0766146A (ja) 半導体装置の製造方法
US6486555B2 (en) Semiconductor device having a contact structure using aluminum