JPH1176566A

JPH1176566A - 遊技機用中央演算処理装置および復号装置ならびに解析装置

Info

Publication number: JPH1176566A
Application number: JP9248749A
Authority: JP
Inventors: Michiharu Akasaka; 道春赤坂
Original assignee: Heiwa Corp
Current assignee: Heiwa Corp
Priority date: 1997-09-12
Filing date: 1997-09-12
Publication date: 1999-03-23

Abstract

(57)【要約】【課題】動作を第三者に解析されないようにしつつも、
検査機関のみにはその動作を解析可能な遊技機用ＣＰＵ
を提供すること。【解決手段】信号ＭＯＤＥＡ、ＭＯＤＥＢに対応したモ
ードを設定するモード制御部１０と、汎用機能を備えた
汎用機能部２０と、非暗号化プログラムを記憶するＥＰ
ＲＯＭ４０と、遊技機制御に必要なデータを記憶するＥ
ＥＰＲＯＭ４５と、ワークエリアとして機能するＲＡＭ
５０と、実アドレス信号からチップセレクト信号を生成
するチップセレクト部６０と、モニター用データ（ＭＤ
０〜ＭＤ７）、モニター用アドレス（ＭＡＤＲ０〜ＭＡ
ＤＲ１６）、および、チップセレクト信号を出力する端
子とバススルー端子７５とを備え各種の機能を有する出
力処理部７０と、ＣＰＵコア３０とを有し、各構成部は
バス８０で接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ機等の遊
技機を制御するための遊技機用の中央演算処理装置等に
関する。

【０００２】

【従来の技術】今日、パチンコ機等の遊技機を構成する
各種の電動部品の制御を行うために、遊技機内部に遊技
機用の中央演算処理装置（ＣＰＵ）が設けられており、
このＣＰＵが予め定められたプログラムに従った動作を
行うことによって、所定の制御動作が実行可能になって
いる。そして、このＣＰＵが動作を行う際には、ＣＰＵ
内部のバス上に実アドレスや実データを送出する。

【０００３】この実アドレスおよび実データのバスは、
周辺ＩＣを作動させる信号として用いる他、ＣＰＵの動
作解析用として、例えばロジックアナライザ等の外部解
析機器にも用いられる。

【０００４】ところで、このＣＰＵを用いた遊技機にお
いては、ＣＰＵがプログラムに従った動作を行うのに従
って、実アドレスや実データがＣＰＵ外部に出力される
ため、これを手掛かりに前記ロジックアナライザ等で内
蔵されたプログラムを解析し、解析結果を反映して自己
に有利なようにプログラムを改ざんする者が現れる可能
性がある。

【０００５】そこで、予めプログラムを暗号化してお
き、必要時にはこれを復号化するための復号化回路を設
けておき、この復号化回路によって復号化されたプログ
ラムにしたがって、ＣＰＵが動作を行うようにすること
が提案されていた。

【０００６】また、解析されない様に、実アドレスを削
除したり、代替としてチップセレクト信号のみを出力す
るものが提案されていた。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな復号化回路を設けた構成では、コストの増加やＣＰ
Ｕの構成が複雑になると共に、プログラムを一旦暗号化
する必要があるため、その手間が煩雑となってしまう。
また、実アドレスを出力しない構成では、ＣＰＵ外部に
は、ＣＰＵの動作に伴った何らの情報も出力されないた
め、逆に、検査機関における検査がそのままでは行えな
い等の問題点があった。

【０００８】すなわち、パチンコ機では検査機関の検査
が行われなければ販売製品として認められないため、こ
の検査機関によって、ＣＰＵの動作等を検査可能な構成
にしなければならないという要請に十分応えられなかっ
た。

【０００９】これらをまとめると、同じＣＰＵにおい
て、従来バスの機能を有した上で、不正な第三者には解
析されず、検査機関においてはその動作を解析可能であ
るといった、半ば相矛盾する要求を満たす必要があっ
た。

【００１０】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、動作を第三者に
解析されないようにしつつも、検査機関のみにはその動
作を解析可能な遊技機用ＣＰＵを提供する点にある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明によれば、遊技機用の中央演算
処理装置において、自身の内部で生成される実アドレス
および実データのうちの少なくとも一方を暗号化して、
モニター出力する出力処理部を、備えたことを特徴とす
る遊技機用中央演算処理装置が提供される。

【００１２】これによれば、第三者は実アドレスや実デ
ータの出力の様子を把握できず、データ解析が不可能に
なり、制御プログラムの模倣行為および不正行為を抑止
可能となる。さらに、制御プログラムそのものを暗号化
する必要がなく、モニターバスの出力フォーマットのみ
を暗号化すれば良いため、開発作業が大幅に省略され
る。なお、暗号化は、例えば、自身の外部から装着され
る復号手段によって復号可能に行えばよい。

【００１３】また、請求項２に係る発明は、請求項１に
おいて、前記暗号化された実アドレスおよび実データの
うちの少なくとも一方を、前記暗号化に対応して復号す
る復号手段を、自身の外部に装着することにより動作解
析可能としたことを特徴とする。

【００１４】これによれば、復号手段を装着して暗号化
したものを復号可能になる。また、請求項３に係る発明
は、請求項１および２のいずれかにおいて、前記出力処
理部は、さらに、特定領域をアクセスする場合には、前
記暗号化を行わないことを特徴とする。

【００１５】これによれば、中央演算処理装置が特定領
域をアクセスする場合には、暗号化を行わない実アドレ
スや実データが出力されるため、遊技機の開発者は特定
領域を適切に定めて通常通りの開発作業が行える。

【００１６】さらに、請求項４に係る発明によれば、請
求項１および２のいずれかにおいて、さらに、周辺回路
アクセス用のバスを備え、前記出力処理部は、少なくと
も特定領域をアクセスする場合には、前記暗号化を行わ
ないものを前記バスを介して出力することを特徴とす
る。

【００１７】これによっても、中央演算処理装置が特定
領域をアクセスする場合には、暗号化を行わない実アド
レスや実データがバスを介して出力されるため、遊技機
の開発者は特定領域を適切に定めて通常通りの開発作業
が行える。

【００１８】さらにまた、請求項５に係る発明によれ
ば、請求項１、２、３および４のいずれかにおいて、前
記出力処理部は、さらに、複数種類の暗号化手法を定め
ておいて、予め定めた暗号化手法使用パターンに基づい
て、前記暗号化を行うことを特徴とする。

【００１９】これによれば、暗号化手法使用パターンに
基づいて、様々な暗号化手法によって暗号を行うので、
第三者のデータ解析が一層厳重に防止可能になる。ま
た、請求項６に係る発明によれば、請求項１、２、３、
４および５のいずれかにおいて、前記出力処理部は、さ
らに、制御信号が与えられると、前記実アドレスおよび
前記実データを、外部に出力することを特徴とする。

【００２０】これによれば、制御信号を与えられると、
実アドレスおよび実データを外部に出力することができ
るので、遊技機の開発作業が通常通り行える。さらに、
請求項７に係る発明は、自身の内部で生成される実アド
レスおよび実データのうちの少なくとも一方を暗号化し
て、モニター出力する出力処理部を備えた遊技機用中央
演算処理装置による前記暗号化を復号可能なように構成
された復号装置を提供する。

【００２１】これによれば、遊技機用中央演算処理装置
によって、内部で生成される実アドレスおよび実データ
のうちの少なくとも一方を暗号化したものを復号可能な
復号装置が実現できる。

【００２２】さらにまた、請求項８に係る発明は、請求
項７に記載の復号手段を含んで構成される解析装置を提
供する。解析装置としては、ロジックアナライザ及びＲ
ＯＭチェッカ等が挙げられる。

【００２３】このような発明の概念をここで説明すると
以下のようになる。つまり、第１に、周辺ＩＣを駆動す
るための機能、第２に、暗号化により不正な第三者の解
析を防止する機能、第３に、第２の機能を確保した上
で、暗号化を解除する特殊解析装置または特殊装置によ
り復号可能な暗号出力をするバスを有するＣＰＵという
ことになる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図１、図２は夫々、本発明の第
１の実施の形態にかかる遊技機用ＣＰＵ１００、これに
対応する復号解析装置２００のブロック構成図である。

【００２５】この遊技機用ＣＰＵ１００は、２ビットの
デジタル信号ＭＯＤＥＡ、ＭＯＤＥＢが与えられるとこ
れに対応したモードを設定するモード制御部１０と、各
構成部へのクロック供給やウオッチドックタイマー機能
を含む各種の割り込み機能等、通常のＣＰＵが有する汎
用機能を備えた汎用機能部２０と、暗号化されないプロ
グラムを記憶するワンタイムプログラム型のリードオン
リーメモリ（ＯＴＰ・ＲＯＭ）であるＥＰＲＯＭ４０
と、遊技機の制御に必要な各種のデータを記憶する電気
的書換え可能なリードオンリーメモリであるＥＥＰＲＯ
Ｍ４５と、各種の処理の際にワークエリアとして機能す
るＲＡＭ５０と、１６ビットの実アドレス信号（ＡＤＲ
０〜ＡＤＲ１５）から図示しない１６種類までのアドレ
スに対応して接続可能なラッチＩＣ（各ラッチＩＣに対
して、例えば、「７ＦＦ０（Ｈ）〜７ＦＦＦ（Ｈ）」の
アドレスが割り当てられている）をイネーブルするため
のチップセレクト信号（ＣＳ０〜ＣＳ１５）を生成する
チップセレクト部６０と、モニター用データ（ＭＤ０〜
ＭＤ７）、モニター用アドレス（ＭＡＤＲ０〜ＭＡＤＲ
１６）、および、チップセレクト信号を出力する端子と
バススルー端子７５とを備え各種の機能を有する出力処
理部７０と、図示しないレジスタやＡＬＵ等を備え、プ
ログラムに従って動作を行うＣＰＵコア３０とを有して
いて、各構成部は、データ線、アドレス線、および、コ
ントロール線を含んでなるバス８０で情報を送受可能に
接続されている。コントロール線は、一般的なものであ
り、例えば、モトローラ社製（モトローラは登録商標）
のＣＰＵ６８ＨＣ１１では、「Ｅ、Ｒ／Ｗ等」が該当
するが、このうち必要に応じコントロール信号として外
部に引き出される。

【００２６】ここで、出力処理部７０についてより詳細
に説明する。出力処理部７０は、１６ビットの実アドレ
ス信号（ＡＤＲ０〜ＡＤＲ１４）をスクランブル結線に
より暗号化してＭＡＤＲ０〜ＭＡＤＲ１５から出力す
る。

【００２７】ここで暗号化の方法としては最も単純な方
法について説明を行ったが、公知の高度な暗号化方法を
用いれば尚好ましい。このスクランブル結線は、実アド
レスを並び替えてモニターアドレスに割り当てることで
実現可能であり図３にこの様子の一例を示す。この例で
は、実アドレス「ＡＤＲ０、ＡＤＲ４、…、ＡＤＲ１
５」がモニターアドレス「ＭＡＤＲ０、ＭＡＤＲ１、
…、ＭＡＤＲ１５」に割り当てられている。なお、ＭＡ
ＤＲ１６は、１６ビットの実アドレスに基づいて所定エ
リアアクセスを行ったと判断した場合には、「１」それ
以外には「０」をとなるＳＤ信号をＭＡＤＲ１６から出
力する。この所定エリアは、例えば、１６種類のラッチ
ＩＣ（図示せず）に割り当てられているアドレス範囲で
あり、このアドレス範囲の例としては「７ＦＦ０（Ｈ）
〜７ＦＦＦ（Ｈ）」としておけばよい。即ち、この場
合、チップセレクト信号ＣＳ０〜ＣＳ１５のいずれかが
所定レベル（アクティブ状態）になって出力されれば、
ＳＤ信号も出力されることになる。

【００２８】なお、出力処理部７０は、データについて
は、所定エリアアクセス時以外には、同様な手法によっ
て暗号化されたデータを出力するようになっている。そ
して、各データ線（ＭＤ０〜ＭＤ７）は各ラッチＩＣに
接続されている。

【００２９】また、出力処理部７０は、所定エリアアク
セス時にはチップセレクト信号ＣＳ０〜ＣＳ１５のいず
れかを所定レベルとして出力するがこれ以外の時にはハ
イインピーダンス等のノンアクティブ状態となるように
構成されている。

【００３０】さらに、出力処理部７０は、ＣＰＵ内に内
蔵するバススルー端子７５に、例えば、ハイレベルの信
号（制御信号）を供給すれば、実アドレスおよび実デー
タを夫々ＭＡＤＲ０〜ＭＡＤＲ１５、ＭＤ０〜ＭＤ７か
ら出力するように構成されている。

【００３１】ここで、バススルー端子の機能についてさ
らに説明する。この機能を用いると通常暗号化されるバ
ス（アドレスおよびデータ）においては、プログラム開
発者が後述する復号解析装置を所有していないため、デ
バック等が不能である点を解決できる。すなわち、不正
な第三者に解析されないためにバスを暗号化した結果、
開発者自身も作成過程における動作解析が不能となる問
題を解決できる。

【００３２】すなわち、この機能により、実アドレスお
よび実データが常時供給されるため、従来の解析装置で
解析可能となる。但し、この設定がここで例示した様に
簡単であると、不正な第三者にもこの機能を使用され、
解析に利用されてしまうので、例えば、この設定はＣＰ
Ｕ内部のマスクオプションとして設定され、バススルー
された専用チップとして運用される等の処置が施される
のが望ましい。

【００３３】すなわち、バススルーの設定がなされたＣ
ＰＵは遊技機メーカに支給され、それにより，開発を行
うが実際に量産され、販売されるＣＰＵは、このバスス
ルーしない設定のものがあてがわれる。また、検査機関
は、この実際に販売されるタイプのＣＰＵが用いられた
遊技機が型式申請され、後述の復号解析装置で検査され
る。これにより、実際に販売されるＣＰＵが検査される
ため、検査の正確性、整合性を完全に満たす事が可能と
なる。

【００３４】次に、図２に示す復号解析装置２００は、
ＭＡＤＲ０〜ＭＡＤＲ１５からアドレス信号を入力して
復号するアドレス復号部１１０と、ＳＤ信号（ＭＡＤＲ
１６）を入力してＳＤ信号の状態を判定する判定部１２
０と、判定部１２０で判定した信号状態が「１」の時、
ＭＤ０〜ＭＤ７からデータ信号を入力して復号するデー
タ復号部１３５と、判定部１２０で判定した信号状態が
「０」の時、ＭＤ０〜ＭＤ７からデータ信号を入力して
そのまま出力するデータ非復号部１４０と、アドレス復
号部１１０、データ復号部１３５、および、データ非復
号部１４０の出力を入力して例えば逆アセンブルトレー
スしてその結果を出力可能な解析部１５０とを有してい
る。このような復号解析装置２００は、アドレス復号部
１１０、判定部１２０、データ復号部１３５、および、
データ非復号部１４０を備えた、ロジックアナライザや
ＲＯＭチェッカ等で実現可能である。

【００３５】今、ＭＯＤＥＡ、ＭＯＤＥＢにハイレベル
のデジタル信号を供給したとき、この遊技機用ＣＰＵ１
００が検査モードになり、検査機関が遊技機用ＣＰＵ１
００を検査するものとして動作説明を行う。

【００３６】ＣＰＵコア３０がＥＰＲＯＭ４０に記憶さ
れているプログラムにしたがって動作すると、バス８０
を介してＣＰＵ内部では実アドレスおよび実データが送
受される。そして、出力処理部７０は、実アドレスおよ
び実データを暗号化してＭＡＤＲ０〜ＭＡＤＲ１５、Ｍ
Ｄ０〜ＭＤ７として出力する。このとき、特定エリアア
クセスの場合には、ＳＤ信号が「０」となって出力され
るとともに、チップセレクト部６０のアドレスデコード
動作によって、対応するチップセレクト信号が出力さ
れ、かつ、ＭＤ０〜ＭＤ７には暗号化されていない実デ
ータが出力される。

【００３７】そして、検査機関が復号解析装置２００を
遊技機用ＣＰＵ１００に装着して検査を行うと、暗号化
された実アドレスはアドレス復号部１１０によって復号
されて解析部１５０に出力される。一方、ＭＤ０〜ＭＤ
７から出力されるデータ信号は、判定部１２０がＳＤ信
号が「１」であると判定した場合にはデータ復号部１３
５によって復号されて解析部１５０に出力されるととも
に、判定部１２０がＳＤ信号が「１」でないと判定した
場合には、所定エリアアクセス時であるため、データ非
復号部１４０を介してＣＰＵから出力される実データが
そのまま解析部１５０に出力される。

【００３８】そして、解析部１５０では、得られた実デ
ータと実アドレス、及び、解析に必要なコントロール信
号を用いた逆アセンブルトレース等を行ってＣＰＵのプ
ログラムが異常なく開発されたか否かをチェックする。

【００３９】このように、この実施の形態によれば、復
号解析装置２００を外部から装着して暗号化された実ア
ドレスや実データを復号可能になるので、復号解析装置
２００を所有する検査機関のみが実アドレスや実データ
の出力の様子を把握することができるとともに、復号解
析装置２００を所有しない第三者のデータ解析が厳重に
防止可能になる。

【００４０】なお、この復号解析装置２００において
は、復号部と解析部を同一装置としたが、復号機能を復
号装置として独立させ、解析機能は、従来の解析装置を
そのまま流用するよう構成しても良い。

【００４１】また、特定エリアのアクセス時には、暗号
化されないデータを出力するようにすれば、遊技機用Ｃ
ＰＵ１００が特定エリアをアクセスする場合には、暗号
化を行わない実データおよびそのエリアに対応したチッ
プセレクト信号が出力されるため、遊技機の開発者は特
定領域を適切に定めて通常通りの開発作業が行えるとい
う効果が得られる。すなわち、ＭＤ０〜ＭＤ７及びチッ
プセレクト信号により周辺回路を正常にアクセスする事
が可能となる。

【００４２】しかも、バススルー端子７５に制御信号を
与えることによって、暗号化されないアドレスおよびデ
ータを出力可能となるため遊技機の開発作業が通常通り
行える。なお、この暗号化されないアドレスおよびデー
タを出力する際に、所定量の遅延を与えて出力して暗号
化される場合のタイミングと同一となるようにしておく
ことも好ましい。

【００４３】図４、図５は夫々、本発明の第２の実施の
形態にかかる遊技機用ＣＰＵ１０１、これに対応する復
号解析装置２１０のブロック構成図である。この実施の
形態は、遊技機用ＣＰＵ１０１が、特定エリアアクセス
時には、実データとチップセレクト信号を外部出力可能
になっている点に特徴がある。

【００４４】この遊技機用ＣＰＵ１０１は、モード制御
部１０と、汎用機能部２０と、ＥＰＲＯＭ４０と、ＥＥ
ＰＲＯＭ４５と、ＲＡＭ５０と、１６ビットの実アドレ
ス信号（ＡＤＲ０〜ＡＤＲ１５）から図示しない１６種
類までのアドレスに対応して接続可能なラッチＩＣ（各
ラッチＩＣに対して、例えば、「７ＦＦ０（Ｈ）〜７Ｆ
ＦＦ（Ｈ）」のアドレスが割り当てられている）をイネ
ーブルするためのチップセレクト信号（ＣＳ０〜ＣＳ１
５）を生成して外部出力するチップセレクト部６１と、
モニター用データ（ＭＤ０〜ＭＤ７）、モニター用アド
レス（ＭＡＤＲ０〜ＭＡＤＲ１６）、および、所定エリ
アアクセス時の実データ（Ｄ０〜Ｄ７）を出力する端子
とを備え各種の機能を有する出力処理部７１と、ＣＰＵ
コア３０とを有していて、各構成部はバス８０で情報を
送受可能に接続されている。なお、図１に示す符号と同
一の符号を付したものは、図１の構成要素と同一のもの
であり、以下、実アドレスおよび実データを暗号化する
ものとする。

【００４５】出力処理部７１は、１６ビットの実アドレ
ス信号（ＡＤＲ０〜ＡＤＲ１５）を前述したようなスク
ランブル結線により暗号化してＭＡＤＲ０〜ＭＡＤＲ１
５から出力するとともに、８ビットの実データ信号（Ｄ
０〜Ｄ７）を同じく暗号化してＭＤ０〜ＭＤ７から出力
する。なお、ＭＡＤＲ１６は、前述したようなＳＤ信号
を出力するようにしておけばよいが、実アドレスおよび
実データを常に暗号化して出力する場合には必ずしも必
要とはならない。図面上には記載されているが、以下図
の説明においては、ＭＡＤＲ１６が削除された場合につ
いての内容とする。

【００４６】図５に示す復号解析装置２１０は、ＭＡＤ
Ｒ０〜ＭＡＤＲ１５からアドレス信号を入力して復号す
るアドレス復号部１１１と、ＭＤ０〜ＭＤ７からデータ
信号を入力して復号するデータ復号部１３６と、アドレ
ス復号部１１１およびデータ復号部１３６の出力及びコ
ントロール信号を入力して例えば逆アセンブルトレース
してその結果を出力可能な解析部１５１とを有してい
る。このような復号解析装置２１０は、アドレス復号部
１１１およびデータ復号部１３６を備えた、ロジックア
ナライザやＲＯＭチェッカ等で実現可能である。

【００４７】今、ＭＯＤＥＡ、ＭＯＤＥＢにハイレベル
のデジタル信号を供給したとき、この遊技機用ＣＰＵ１
０１が検査モードになり、検査機関が遊技機用ＣＰＵ１
０１を検査するものとして動作説明を行う。

【００４８】ＣＰＵコア３０がＥＰＲＯＭ４０に記憶さ
れているプログラムにしたがって動作すると、バス８０
を介してＣＰＵ内部では実アドレスおよび実データが送
受される。そして、出力処理部７１は、実アドレスおよ
び実データを暗号化してＭＡＤＲ０〜ＭＡＤＲ１５、Ｍ
Ｄ０〜ＭＤ７から出力するとともに、特定エリアアクセ
ス時には、実データをＤ０〜Ｄ７から出力する。また、
特定エリアアクセスの場合には、チップセレクト部６１
のアドレスデコード動作によって、対応するチップセレ
クト信号が外部出力され、このＤ０〜Ｄ７及びチップセ
レクト信号により周辺回路を正常にアクセスすることが
可能となる。

【００４９】そして、検査機関が復号解析装置２１０を
遊技機用ＣＰＵ１０１に装着して検査を行うと、暗号化
された実アドレスはアドレス復号部１１１によって復号
されるとともに、暗号化された実データ（ＭＤ０〜ＭＤ
７）はデータ復号部１３６によって復号され、両者は解
析部１５１に出力される。

【００５０】さらに、解析部１５１では、得られた実デ
ータと実アドレス及びコントロール信号を用いた逆アセ
ンブルトレース等を行ってＣＰＵのプログラムが異常な
く開発されたか否かをチェックする。

【００５１】したがって、この実施の形態によれば、暗
号化を行わない実データやチップセレクト信号がＤ０〜
Ｄ７、ＣＳ０〜ＣＳ１５を介して特定エリアアクセス時
に出力されるため、遊技機の開発者は通常通りの開発作
業が行えるという効果が得られる。しかも、Ｄ０〜Ｄ
７、ＣＳ０〜ＣＳ１５に実データやチップセレクト信号
が出力されるのは特定エリアアクセス時のみであり、そ
れ以外はハイインピーダンス等のノンアクティブ状態と
なるので、実データやチップセレクト信号を参照してプ
ログラム全体を第三者が解読するのは困難である。

【００５２】図６は、本発明の第３の実施の形態にかか
る遊技機用ＣＰＵ１０２のブロック構成図である。この
実施の形態は、チップセレクト信号を出力するチップセ
レクト部を設けず、遊技機用ＣＰＵ１０２が、特定エリ
アアクセス時には、実データと実アドレス信号を外部出
力可能になっている点に特徴がある。

【００５３】この遊技機用ＣＰＵ１０２は、モード制御
部１０と、汎用機能部２０と、ＥＰＲＯＭ４０と、ＥＥ
ＰＲＯＭ４５と、ＲＡＭ５０と、モニター用データ（Ｍ
Ｄ０〜ＭＤ７）、モニター用アドレス（ＭＡＤＲ０〜Ｍ
ＡＤＲ１５）、所定エリアアクセス時の実データ（Ｄ０
〜Ｄ７）、および、所定エリアアクセス時の実アドレス
（ＡＤＲ０〜ＡＤＲ１５）を出力する端子とを備え各種
の機能を有する出力処理部７２と、ＣＰＵコア３０とを
有していて、各構成部はバス８０で情報を送受可能に接
続されている。なお、図１に示す符号と同一の符号を付
したものは、図１の構成要素と同一のものであり、以
下、実アドレスおよび実データを暗号化するものとす
る。

【００５４】出力処理部７２は、まず、１６ビットの実
アドレス信号（ＡＤＲ０〜ＡＤＲ１５）を前述したよう
なスクランブル結線により暗号化してＭＡＤＲ０〜ＭＡ
ＤＲ１５から出力するとともに、８ビットの実データ信
号（Ｄ０〜Ｄ７）を同じく暗号化してＭＤ０〜ＭＤ７か
ら出力する。なお、前述したようなＳＤ信号を出力する
ようにしておけばよいが、実アドレスおよび実データを
常に暗号化する場合には必ずしも必要とはならないの
で、ここでは削除している。

【００５５】この実施の形態における所定エリアは、前
述してきたようにチップセレクト信号の信号線数では限
定されず、仮想的は１６本のアドレス線で定まるいかな
るエリアをも所定エリアとして定めうる。

【００５６】なお、この遊技機用ＣＰＵ１０２に対して
は、検査機関は図５に示す復号解析装置２１０を用いれ
ばよい。さて、ＣＰＵコア３０がＥＰＲＯＭ４０に記憶
されているプログラムにしたがって動作すると、バス８
０を介してＣＰＵ内部では実アドレスおよび実データが
送受される。そして、出力処理部７２は、実アドレスお
よび実データを暗号化してＭＡＤＲ０〜ＭＡＤＲ１５、
ＭＤ０〜ＭＤ７から出力するとともに、所定エリアアク
セス時には実アドレスおよび実データを夫々ＡＤＲ０〜
ＡＤＲ１５、ＭＤ０〜ＭＤ７から出力する。

【００５７】そして、検査機関が復号解析装置２１０を
遊技機用ＣＰＵ１０２に装着して検査を行うと、暗号化
されたアドレス（ＭＡＤＲ０〜ＭＡＤＲ１５）はアドレ
ス復号部１１１によって復号されるとともに、暗号化さ
れたデータ（ＭＤ０〜ＭＤ７）はデータ復号部１３６に
よって復号され、両者は解析部１５１に出力される。

【００５８】さらに、解析部１５１では、得られた実デ
ータと実アドレスを用いた逆アセンブルトレース等を行
ってＣＰＵのプログラムが異常なく開発されたか否かを
チェックする。

【００５９】したがって、この実施の形態によれば、暗
号化を行わない実アドレスおよび実データが、ＡＤＲ０
〜ＡＤＲ１５、Ｄ０〜Ｄ７から特定エリアアクセス時に
出力されるため、遊技機の開発者は通常通りの開発作業
が行えるという効果が得られる。しかも、チップセレク
ト信号線の数で特定エリアの範囲が限定されないので、
特定エリアの範囲を広げることができ設計自由度の大き
な汎用性を有するＣＰＵを実現可能になる。さらに、実
アドレスや実データが出力されるのは、特定エリアアク
セス時のみなので、実アドレスや実データを参照してプ
ログラム全体を第三者が解読するのは困難である。

【００６０】尚、この特定エリアは、予め想定されるエ
リア、例えば、２０００（Ｈ）〜２０１Ｆ（Ｈ）等に固
定しても良いし、出力処理部にアドレス設定部等を設
け、可変にできる様構成しても良い。

【００６１】図７は、本発明の第４の実施の形態にかか
る遊技機用ＣＰＵ１０３のブロック構成図である。この
実施の形態は、第１の実施の形態において、チップセレ
クト部を設けず、特定エリアアクセス時には、実アドレ
ス信号を外部出力可能にした点に特徴がある。

【００６２】この遊技機用ＣＰＵ１０３は、モード制御
部１０と、汎用機能部２０と、ＥＰＲＯＭ４０と、ＥＥ
ＰＲＯＭ４５と、ＲＡＭ５０と、モニター用データ（Ｍ
Ｄ０〜ＭＤ７）、モニター用アドレス（ＭＡＤＲ０〜Ｍ
ＡＤＲ１６）、および、実アドレス信号（ＡＤＲ０〜Ａ
ＤＲ１５）を出力する端子を備え各種の機能を有する出
力処理部７３と、ＣＰＵコア３０とを有していて、各構
成部はバス８０で情報を送受可能に接続されている。な
お、図１に示す符号と同一の符号を付したものは、図１
の構成要素と同一のものであり、以下、実アドレスおよ
び実データを暗号化するものとする。

【００６３】出力処理部７０は、１６ビットの実アドレ
ス信号（ＡＤＲ０〜ＡＤＲ１５）を前述したようなスク
ランブル結線により暗号化してＭＡＤＲ０〜ＭＡＤＲ１
５から出力するとともに、所定エリアアクセス時以外に
は、８ビットの実データ信号（Ｄ０〜Ｄ７）を同じく暗
号化してＭＤ０〜ＭＤ７から出力し、さらに、特定エリ
アアクセス時には実アドレス信号（ＡＤＲ０からＡＤＲ
１５）を出力する。なお、ＭＡＤＲ１６は、前述したよ
うなＳＤ信号を出力するようにしておけばよい。

【００６４】この実施の形態における所定エリアも、前
述してきたようにチップセレクト信号の信号線数では限
定されず、仮想的は１６本のアドレス線で定まるいかな
るエリアをも所定エリアとして定めうる。この遊技機用
ＣＰＵ１０３に対しては、検査機関は図１に示す復号解
析装置２００を用いればよい。

【００６５】今、ＭＯＤＥＡ、ＭＯＤＥＢにハイレベル
のデジタル信号を供給したとき、この遊技機用ＣＰＵ１
３０が検査モードになり、検査機関が遊技機用ＣＰＵ１
０３を検査するものとして動作説明を行う。

【００６６】ＣＰＵコア３０がＥＰＲＯＭ４０に記憶さ
れているプログラムにしたがって動作すると、バス８０
を介してＣＰＵ内部では実アドレスおよび実データが送
受される。そして、出力処理部７３は、実アドレスおよ
び実データを暗号化してＭＡＤＲ０〜ＭＡＤＲ１５、Ｍ
Ｄ０〜ＭＤ７から出力する。このとき、特定エリアアク
セスの場合には、ＳＤ信号が「０」となって出力される
とともに、実アドレスがＡＤＲ０〜ＡＤＲ１５から出力
されると共に、ＭＤ０〜ＭＤ７にも暗号化されていない
実データが出力される。

【００６７】そして、検査機関が復号解析装置２００を
遊技機用ＣＰＵ１０３に装着して検査を行うと、暗号化
された実アドレスはアドレス復号部１１０によって復号
されて解析部１５０に出力されるとともに、ＭＤ０〜Ｍ
Ｄ７から出力されるデータ情報は、判定部１２０がＳＤ
信号が「１」であると判定した場合にはデータ復号部１
３５によって復号されて解析部１５０に出力され、ま
た、判定部１２０がＳＤ信号が「１」でないと判定した
場合には、所定エリアアクセス時であるため、データ非
復号部１４０を介して実データがそのまま解析部１５０
に出力される。

【００６８】そして、解析部１５０では、得られた実デ
ータと実アドレスを用いた逆アセンブルトレース等を行
ってＣＰＵのプログラムが異常なく開発されたか否かを
チェックする。

【００６９】この実施の形態によれば、暗号化を行わな
い実アドレスが、ＡＤＲ０〜ＡＤＲ１５から特定エリア
アクセス時に出力されるため、遊技機の開発者は通常通
りの開発作業が行えるという効果が得られる。しかも、
チップセレクト信号線の数で特定エリアの範囲が限定さ
れないので、特定エリアの範囲を広げることができ設計
自由度の大きな汎用性を有するＣＰＵを実現可能にな
る。さらに、実アドレスが出力されるのは、特定エリア
アクセス時のみなので、実アドレスを参照してプログラ
ム全体を第三者が解読するのは困難である。

【００７０】図８、図９は夫々、本発明の第５の実施の
形態にかかる遊技機用ＣＰＵ１０４、これに対応する復
号解析装置２２０のブロック構成図である。この実施の
形態は、遊技機用ＣＰＵ１０４が行う暗号化手順を所定
のパターンで変更することや、チップセレクト信号およ
びアドレスの下位数ビットの信号を用いて特定エリアア
クセス用のアドレス信号を生成可能としたことに特徴が
ある。

【００７１】この遊技機用ＣＰＵ１０４は、モード制御
部１０と、汎用機能部２０と、ＥＰＲＯＭ４０と、ＥＥ
ＰＲＯＭ４５と、ＲＡＭ５０と、１２ビットの実アドレ
ス信号（ＡＤＲ４〜ＡＤＲ１５）から４つのチップセレ
クト信号（ＣＳ０〜ＣＳ３）を生成して外部出力するチ
ップセレクト部６２と、モニター用データ（ＭＤ０〜Ｍ
Ｄ７）、モニター用アドレス（ＭＡＤＲ０〜ＭＡＤＲ１
９）、所定エリアアクセス時の実データ（Ｄ０〜Ｄ
７）、および、所定エリアアクセス時の実アドレスの下
位４ビット（ＡＤＲ０〜ＡＤＲ３）を出力する端子とを
備え各種の機能を有する出力処理部７４と、ＣＰＵコア
３０とを有していて、各構成部はバス８０で情報を送受
可能に接続されている。さらに、出力処理部７４には、
暗号化手順を所定パターンで変更する暗号化手順切替部
９０が内蔵されている。

【００７２】なお、図１に示す符号と同一の符号を付し
たものは、図１の構成要素と同一のものであり、以下、
実アドレスおよび実データを暗号化するものとする。出
力処理部７４は、１６ビットの実アドレス信号（ＡＤＲ
０〜ＡＤＲ１５）を前述したようなスクランブル結線及
び公知の暗号化手段に基づき暗号化して、すなわち、ス
クランブルと暗号化演算の両者により暗号化して出力す
るが、このとき、アドレスモニター端子からは暗号化手
順の種類を特定するための情報（ＳＤ０〜ＳＤ３）が出
力されるようになっている。

【００７３】これを図１０を参照して説明する。実アド
レスデータは、モニター端子にスクランブルされて割り
当てられ、具体的には、１６ビットのデータがモニター
端子に割り当てられる。このような割り当てパターン
は、１つの暗号化手順に相当する。そこで、今、４種類
の割り当てパターンが存在することを想定し、いずれの
割り当てを採用したかをＳＤ０〜ＳＤ３のいずれかを
「１」として４ビットのデータで表現するものとする。

【００７４】また、図１０ではスクランブル結線の様子
を示している。図１０に示すように、「ＭＡＤＲ３」、
「ＭＡＤＲ８」、「ＭＡＤＲ１２」、および、「ＭＡＤ
Ｒ１８」の夫々に、「ＳＤ０」、「ＳＤ３」、「ＳＤ
１」、「ＳＤ２」を対応させるものとする。暗号化手順
切替部９０は、所定パターンで使用する暗号化手順（暗
号化の演算内容）を変更し、用いている暗号手順に対応
するＳＤ信号を「１」とし、モニター端子に出力する。
ここでは、暗号化アドレスとＳＤ信号をスクランブル結
線としたが、さらに暗号化データも含めてスクランブル
すると尚効果的である。

【００７５】なお、暗号化手順は、具体的には、例え
ば、元データに対し、１対１の変換を行うテーブルによ
り、別のデータに変換する手段を用い、この変換テーブ
ルを用いる変換テーブルの数だけ準備し、いずれかのテ
ーブルを切り替え可能なようにしておけばよい。この変
換テーブルの変更は、ランダムまたは所定時間毎に行う
ように構成しておけばよい。

【００７６】図１３にこの変換テーブルの一例を示す。
図中、元データはテーブルとして用意されるものではな
く理解しやすいように図に加えたものである。変換テー
ブルは、テーブル１、テーブル２、…、以下必要と思わ
れる分準備される。ここにおいては、ＳＤ信号の数がテ
ーブルの数に相当するため図示しない分も含め、４種類
となる。ＳＤ０〜ＳＤ３を４ビットの組合せ信号とすれ
ば１６種類まで拡張は可能であり、また、ＳＤ信号の数
そのものを増やせば自由に増加可能である。

【００７７】さて、図において、テーブル１が変換テー
ブルとして選択された場合を説明すると、元データが８
ビットの数値（１６進２桁）、すなわち、２５６通りの
数値を有していたとすると、これら個々の値がテーブル
１により全く別の数値に変換される。例えば、「００」
は「３Ｆ」に、「ＦＤ」は「８９」にといった具合であ
る。この際、この変換は１対１であるため、異なる元デ
ータが同一のデータに変換されることはない。換言すれ
ば、テーブル１の数値は２５６通りの異なる種類の数値
で構成される。そして、今度は逆に完全な１対１変換で
あるため、逆変換すなわち復号化も１対１で行われる。

【００７８】ここで、復号化を具体的に説明すれば、上
記暗号化されたデータ「３Ｆ」は「００」に、「８９」
は「ＦＤ」に復号される。尚、このテーブルの構成は、
全くランダムであり、変換テーブルの配列には何らの規
則性を有しないのが望ましい。さて、上記テーブルが他
のテーブル、例えば、テーブル２に切り替わると「０
０」は「８Ａ」に、「ＦＤ」は「Ｃ９」に暗号化され
る。この様に、テーブルが切り替わると同一元データに
対し、全く異なる値に変換され、これがモニターバスに
出力されるためそれをもって、元データを類推し、解析
するのは困難を極めることになる。データ線のスクラン
ブルも一種の暗号化であり、それ自体効果はあるが、そ
の変換には必ず規則性が伴うため解析されやすい。具体
的に言えば、通常の解析装置への結線方法を解読すれば
復号可能となってしまう。

【００７９】しかし、これに加えて上述した様にさらな
る暗号化を行えば、その複合には全ての変換テーブルデ
ータ、テーブルの切り替え対応を解析、把握せねばなら
ず相当な困難を伴う事になる。もちろん、本発明におい
ては、暗号化そのものは他の公知のさらに高度な手段を
もっても可能であることは言うまでもない。

【００８０】また、出力処理部７４は、８ビットの実デ
ータ信号（Ｄ０〜Ｄ７）を同じく暗号化してＭＤ０〜Ｍ
Ｄ７から出力する。次に、図９に示す復号解析装置２２
０は、ＭＡＤＲ０〜ＭＡＤＲ１９から暗号化されたアド
レス信号、ＳＤ信号を入力し、ＳＤ信号で指定される暗
号化手順（上記例においてはテーブルの種類に相当）に
対応する復号手順でアドレスの復号を行うアドレス復号
部１１２と、ＭＤ０〜ＭＤ７およびＳＤ０〜ＳＤ３から
暗号化されたデータ信号、ＳＤ信号を入力し、ＳＤ信号
で指定される暗号化手順に対応する復号手順でデータの
復号を行うデータ復号部１３７と、アドレス復号部１１
２およびデータ復号部１３７の出力を入力して、例え
ば、逆アセンブルトレースしてその結果を出力可能な解
析部１５２とを有している。このような復号解析装置２
２０は、アドレス復号部１１２およびデータ復号部１３
７を備えた、ロジックアナライザやＲＯＭチェッカ等で
実現可能である。尚、上記暗号化の例に対応する復号化
としては全く同一のテーブルを用い、逆変換を行う事で
実現できる。

【００８１】今、ＭＯＤＥＡ、ＭＯＤＥＢにハイレベル
のデジタル信号を供給したとき、この遊技機用ＣＰＵ１
０４が検査モードになり、検査機関が遊技機用ＣＰＵ１
０４を検査するものとして動作説明を行う。

【００８２】ＣＰＵコア３０がＥＰＲＯＭ４０に記憶さ
れているプログラムにしたがって動作すると、バス８０
を介してＣＰＵ内部では実アドレスおよび実データが送
受される。そして、出力処理部７４は、実アドレスおよ
び実データを暗号化してＭＡＤＲ０〜ＭＡＤＲ１９の中
のスクランブルされた１６本と、ＭＤ０〜ＭＤ７から出
力するとともに、ＭＡＤＲ０〜ＭＡＤＲ０１９の中のＳ
Ｄ０〜ＳＤ３には、その時点における暗号化手順の種類
データが出力される。さらに、特定エリアアクセス時に
は、実データ、実アドレスの下位４ビットをＭＤ０〜Ｍ
Ｄ７、ＡＤＲ０〜ＡＤＲ３から出力する。また、特定エ
リアアクセスの場合には、チップセレクト部６２のアド
レスデコード動作によって、チップセレクト信号（ＣＳ
０〜ＣＳ３）が外部出力される。

【００８３】このＡＤＲ４〜ＡＤＲ１５のアドレスデコ
ード信号であるＣＳ０〜ＣＳ３と、実アドレスの下位４
ビットをＣＰＵ外部でさらにデコードする事で所定エリ
アのアクセス信号を生成可能となり、周辺回路を正常に
アクセスできる。

【００８４】そして、検査機関が復号解析装置２２０を
遊技機用ＣＰＵ１０４に装着して検査を行うと、暗号化
された実アドレスは暗号化に用いられた暗号化手順に対
応する復号化手順によってアドレス復号部１１２によっ
て復号されるとともに、暗号化された実データ（ＭＤ０
〜ＭＤ７）は暗号化に用いられた暗号化手順に対応する
復号化手順によってデータ復号部１３７によって復号さ
れ、両者は解析部１５２に出力される。

【００８５】さらに、解析部１５２では、得られた実デ
ータと実アドレスを用いた逆アセンブルトレース等を行
ってＣＰＵのプログラムが異常なく開発されたか否かを
チェックする。

【００８６】この実施の形態によれば、暗号化手順切替
部９０が、暗号化手法使用パターンに基づいて、様々な
暗号化手法によって暗号化を行うので、第三者のデータ
解析が一層厳重に防止可能になる。さらに、チップセレ
クト信号とアドレスの下位所定ビットの信号を用いて、
特定アクセスエリアの範囲を自由に設定することが可能
となる。例えば、チップセレクト信号ＣＳ０がアドレス
「２００Ｘ（Ｈ）（Ｘは、０〜Ｆ（Ｈ））」とすると、
このＸを４ビットのアドレス信号ＡＤＲ０〜ＡＤＲ４で
定めると、「２０００（Ｈ）」から「２００Ｆ（Ｈ）」
までの１６番地が指定可能となり、結局、チップセレク
ト信号をＣＳ０からＣＳ３までの４種類とすると、「１
６×４＝６４」番地のアドレスがアクセス可能となる。

【００８７】図１１は、本発明の第６の実施の形態にか
かる遊技機用ＣＰＵ１０５のブロック構成図である。こ
の実施の形態は、遊技機用ＣＰＵ１０５が、チップセレ
クト部６０が生成するチップセレクト信号でイネーブル
可能なラッチＩＣを含んで構成された、外部出力ポート
を備えた汎用入出力ポート９０を備えている点に特徴が
ある。

【００８８】この遊技機用ＣＰＵ１０５は、モード制御
部１０と、汎用機能部２０と、ＥＰＲＯＭ４０と、ＥＥ
ＰＲＯＭ４５と、ＲＡＭ５０と、モニター用アドレス
（ＭＡＤＲ０〜ＭＡＤＲ１９）およびモニター用データ
（ＭＤ０〜ＭＤ７）を出力する端子とを備え各種の機能
を有する出力処理部７５と、入出力用（ＰＡ０〜ＰＡ
７、ＰＢ０〜ＰＢ７）、入力専用（ＰＣ０〜ＰＣ７、Ｐ
Ｄ０〜ＰＤ７）、および、出力専用（ＰＥ０〜ＰＥ７、
ＰＦ０〜ＰＦ７）ポートを備える汎用入出力ポート９５
と、ＣＰＵコア３０とを有していて、各構成部はバス８
０で情報を送受可能に接続されている。さらに、出力処
理部７５には、暗号化手順を所定パターンで変更する暗
号化手順切替部９０が内蔵されている。

【００８９】なお、図１に示す符号と同一の符号を付し
たものは、図１の構成要素と同一のものであり、以下、
実アドレスおよび実データを暗号化するものとする。出
力処理部７５は、１６ビットの実アドレス信号（ＡＤＲ
０〜ＡＤＲ１５）および８ビットの実データ信号（Ｄ０
〜Ｄ７）を前述したようなスクランブル結線と暗号化手
順により暗号化して出力するが、このとき、アドレスモ
ニター端子からは暗号化手順の種類を特定するための情
報（ＳＤ０〜ＳＤ３）が出力されるようになっている。
また、暗号化手順切替部９０は、所定パターンで使用す
る暗号化手順（変換テーブル）を変更し、用いている暗
号化手順に対応するＳＤ信号を「１」とし、モニター端
子に出力する。なお、図１０を参照して説明したよう
に、モニターアドレスバスと、リアルバスと、暗号化手
順とが対応付けられているものとする。図１２に、汎
用入出力ポート９５の構成の一部を示す。この図１２に
示す部分は、入出力用ポート（ＰＡ０〜ＰＡ７）の構成
するためのもので、内部の１６ビットの実アドレス信号
及びコントロール信号からラッチＩＣ６５をイネーブル
とするチップセレクト信号を生成して出力するチップセ
レクト部６０と、このチップセレクト部６０が生成する
所定のチップセレクト信号でイネーブルされ（アクティ
ブローまたはアクティブハイ）、データバス上の８ビッ
トのデータをラッチして外部とポートを介して入出力可
能なラッチＩＣ６５とを有している。

【００９０】今、ＭＯＤＥＡ、ＭＯＤＥＢにハイレベル
のデジタル信号を供給したとき、この遊技機用ＣＰＵ１
０５が検査モードになり、検査機関が遊技機用ＣＰＵ１
０５を検査するものとして動作説明を行う。

【００９１】ＣＰＵコア３０がＥＰＲＯＭ４０に記憶さ
れているプログラムにしたがって動作すると、バス８０
を介してＣＰＵ内部では実アドレスおよび実データが送
受される。そして、出力処理部７５は、実アドレスおよ
び実データを暗号化してＭＡＤＲ０〜ＭＡＤＲ１９の中
でスクランブルされた１６本と、ＭＤ０〜ＭＤ７から出
力する。

【００９２】また、特定エリアアクセスの場合には、例
えば、チップセレクト部６０のアドレスデコード動作に
よって、チップセレクト信号（ＣＳ０〜ＣＳ３）が出力
され、ラッチＩＣ６５がイネーブル状態になって８ビッ
トのデータをラッチして、ポートＰＡ０〜ＰＡ７を介し
てデータの入出力が行われる。同様な構成で、他のポ
ートＰＢ０〜ＰＢ７ではデータが入出力され、ポートＰ
Ｃ０〜ＰＣ７、ＰＤ０〜ＰＤ７ではデータが入力され、
ポートＰＥ０〜ＰＥ７、ＰＦ０〜ＰＦ７ではデータが出
力される。

【００９３】そして、検査機関が復号解析装置２２０を
遊技機用ＣＰＵ１５０に装着して検査を行うと、暗号化
されたアドレスは暗号化に用いられた暗号化手順に対応
する復号化手順によってアドレス復号部１１２によって
復号されるとともに、暗号化されたデータ（ＭＤ０〜Ｍ
Ｄ７）は暗号化に用いられた暗号化手順に対応する復号
化手順によってデータ復号部１３７によって復号され、
両者は解析部１５２に出力される。さらに、解析部１５
２では、得られた実データと実アドレスを用いた逆アセ
ンブルトレース等を行ってＣＰＵのプログラムが異常な
く開発されたか否かをチェックする。

【００９４】このように、この実施の形態によれば、ラ
ッチＩＣとチップセレクト部とを内蔵した汎用入出力ポ
ート９５をＣＰＵ内部に設けたので、外部回路系の複雑
化を阻止し、かつ外部拡張のための信号、すなわち、実
アドレス及び実データを削除しても十分な機能が得られ
る。

【００９５】なお、以上述べてきた各実施の形態におい
て、第１の実施形態で説明したバススルー端子７５や、
第５の実施形態で説明した暗号化手順切替部９０を設け
た構成にしても良いことは言うまでもない。

【００９６】以上説明してきた実施の形態によれば、検
査機関が正当に所有する復号解析装置を外部から遊技機
用ＣＰＵに装着して、暗号化された実アドレスや実デー
タを復号することができるので、復号解析装置を正当に
所有する検査機関のみが実アドレスや実データの出力の
様子を把握してプログラム検査等を行えるとともに、復
号解析装置を正当には所有しない第三者のプログラム解
析を厳重に防止可能になる。

【００９７】

【発明の効果】以上説明したように、請求項１に係る発
明によれば、第三者は実アドレスや実データの出力の様
子を把握できず、データ解析が不可能になり、制御プロ
グラムの模倣行為および不正行為を抑止可能となる。さ
らに、制御プログラムそのものを暗号化する必要がな
く、モニターバスの出力フォーマットのみを暗号化すれ
ば良いため、開発作業が大幅に省略される。

【００９８】また、請求項２に係る発明によれば、復号
手段を装着して暗号化したものを復号可能になる。ま
た、請求項３に係る発明によれば、請求項１および２の
いずれかの効果に加えて、中央演算処理装置が特定領域
をアクセスする場合には、暗号化を行わない実アドレス
や実データが出力されるため、遊技機の開発者は特定領
域を適切に定めて通常通りの開発作業が行えるという効
果が得られる。

【００９９】さらに、請求項４に係る発明によれば、請
求項１および２のいずれかの効果に加えて、中央演算処
理装置が特定領域をアクセスする場合には、暗号化を行
わない実アドレスや実データが周辺回路アクセス用のバ
スを介して出力されるため、遊技機の開発者は特定領域
を適切に定めて通常通りの開発作業が行えるという効果
が得られる。

【０１００】さらにまた、請求項５に係る発明によれ
ば、請求項１、２、３および４のいずれかの効果に加え
て、暗号化手法使用パターンに基づいて、様々な暗号化
手法によって暗号を行うので、第三者のデータ解析が一
層厳重に防止可能になる。

【０１０１】また、請求項６に係る発明によれば、請求
項１、２、３、４および５のいずれかの効果に加えて、
制御信号を与えられると、実アドレスおよび実データを
外部に出力することができるので、遊技機の開発作業が
通常通り行える。

【０１０２】さらに、請求項７に係る発明によれば、遊
技機用中央演算処理装置によって、内部で生成される実
アドレスおよび実データのうちの少なくとも一方を暗号
化したものを復号可能な復号装置が実現できる。

【０１０３】さらにまた、請求項８に係る発明によれ
ば、請求項７に記載の復号手段を含んで構成されるロジ
ックアナライザ等の解析装置が実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる遊技機用Ｃ
ＰＵのブロック構成図である。

【図２】本発明の実施の形態にかかる復号解析装置のブ
ロック構成図である。

【図３】本発明の第１の実施の形態にかかる遊技機用Ｃ
ＰＵで用いる暗号化手法の説明図である。

【図４】本発明の第２の実施の形態にかかる遊技機用Ｃ
ＰＵのブロック構成図である。

【図５】本発明の他の実施の形態にかかる復号解析装置
のブロック構成図である。

【図６】本発明の第３の実施の形態にかかる遊技機用Ｃ
ＰＵのブロック構成図である。

【図７】本発明の第４の実施の形態にかかる遊技機用Ｃ
ＰＵのブロック構成図である。

【図８】本発明の第５の実施の形態にかかる遊技機用Ｃ
ＰＵのブロック構成図である。

【図９】本発明の他の実施の形態にかかる復号解析装置
のブロック構成図である。

【図１０】本発明の第５の実施の形態にかかる遊技機用
ＣＰＵで用いる暗号化手法の説明図である。

【図１１】本発明の第６の実施の形態にかかる遊技機用
ＣＰＵのブロック構成図である。

【図１２】本発明の第６の実施の形態にかかる遊技機用
ＣＰＵが備える汎用入出力ポートの一部の構成図であ
る。

【図１３】本発明の第５の実施の形態にかかる遊技機用
ＣＰＵで用いる暗号化手法の説明図である。

【符号の説明】

１０モード制御部２０汎用機能部３０ＣＰＵコア４０ＥＰＲＯＭ４５ＥＥＰＲＯＭ５０ＲＡＭ６０チップセレクト部６１チップセレクト部６２チップセレクト部６５ラッチＩＣ７０出力処理部７１出力処理部７２出力処理部７３出力処理部７４出力処理部７５出力処理部８０バス９０暗号化手順切替部９５汎用入出力ポート１００遊技機用ＣＰＵ１０１遊技機用ＣＰＵ１０２遊技機用ＣＰＵ１０３遊技機用ＣＰＵ１０４遊技機用ＣＰＵ１０５遊技機用ＣＰＵ１１０アドレス復号部１１１アドレス復号部１１２アドレス復号部１２０判定部１３５データ復号部１３６データ復号部１３７データ復号部１４０データ非復号部１５０解析部１５１解析部１５２解析部２００復号解析装置２１０復号解析装置２２０復号解析装置

Claims

【特許請求の範囲】

【請求項１】遊技機用の中央演算処理装置において、自身の内部で生成される実アドレスおよび実データのう
ちの少なくとも一方を暗号化して、モニター出力する出
力処理部を、備えたことを特徴とする遊技機用中央演算
処理装置。
【請求項２】請求項１において、前記暗号化された実アドレスおよび実データのうちの少
なくとも一方を、前記暗号化に対応して復号する復号手
段を、自身の外部に装着することにより動作解析可能と
したことを特徴とする遊技機用中央演算処理装置。
【請求項３】請求項１および２のいずれかにおいて、前記出力処理部は、さらに、特定領域をアクセスする場合には、前記暗号化を行わな
いことを特徴とする遊技機用中央演算処理装置。
【請求項４】請求項１および２のいずれかにおいて、
さらに、周辺回路アクセス用のバスを備え、前記出力処理部は、少なくとも特定領域をアクセスする場合には、前記暗号
化を行わないものを前記周辺回路アクセス用のバスを介
して出力することを特徴とする遊技機用中央演算処理装
置。
【請求項５】請求項１、２、３および４のいずれかに
おいて、前記出力処理部は、さらに、複数種類の暗号化手法を定めておいて、予め定めた暗号
化手法使用パターンに基づいて、前記暗号化を行うこと
を特徴とする遊技機用中央演算処理装置。
【請求項６】請求項１、２、３、４および５のいずれ
かにおいて、前記出力処理部は、さらに、制御信号が与えられると、前記実アドレスおよび前記実
データを、外部に出力することを特徴とする遊技機用中
央演算処理装置。
【請求項７】自身の内部で生成される実アドレスおよ
び実データのうちの少なくとも一方を暗号化して、モニ
ター出力する出力処理部を備えた遊技機用中央演算処理
装置による前記暗号化を復号可能なように構成された復
号装置。
【請求項８】請求項７に記載の復号手段を含んで構成
される解析装置。