JPH1168487A - Gain control circuit - Google Patents
Gain control circuitInfo
- Publication number
- JPH1168487A JPH1168487A JP9219366A JP21936697A JPH1168487A JP H1168487 A JPH1168487 A JP H1168487A JP 9219366 A JP9219366 A JP 9219366A JP 21936697 A JP21936697 A JP 21936697A JP H1168487 A JPH1168487 A JP H1168487A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- gain control
- transistor
- circuit
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、デジタルの制御
データに対応する、利得制御回路に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a gain control circuit corresponding to digital control data.
【０００２】[0002]
【従来の技術】従来、図４に示すように、信号源１から
の信号が入力端子１０ｉを通じて供給され可変利得増幅
回路１０の利得を、並列形式のデジタル制御データＤｐ
から、Ｄ−Ａ変換回路２０において変換された、アナロ
グ利得制御信号Ｓ２０により制御するようにしたものが
知られている。2. Description of the Related Art Conventionally, as shown in FIG. 4, a signal from a signal source 1 is supplied through an input terminal 10i and the gain of a variable gain amplifier circuit 10 is controlled by a parallel type digital control data Dp.
For this reason, there has been known a device which is controlled by an analog gain control signal S20 converted in the DA converter 20.
【０００３】そして、図４の可変利得増幅回路１０と、
Ｄ−Ａ変換回路２０とは、例えば、それぞれ図５に示す
ように構成される。Then, the variable gain amplifier circuit 10 shown in FIG.
The DA conversion circuit 20 is configured, for example, as shown in FIG.
【０００４】図５において、可変利得増幅回路１０は、
例えば、３個のｎｐｎトランジスタ１１，１２，１３を
含む差動増幅回路として構成される。In FIG. 5, a variable gain amplifier circuit 10 comprises:
For example, it is configured as a differential amplifier circuit including three npn transistors 11, 12, and 13.
【０００５】第１および第２のトランジスタ１１，１２
のエミッタに共通に、第３のトランジスタ１３のコレク
タが接続され、トランジスタ１１，１２のコレクタは、
それぞれ抵抗器Ｒ１，Ｒ２を通じて、電源ラインに接続
されると共に、トランジスタ１２のコレクタが出力端子
１０ｏに接続される。First and second transistors 11 and 12
, The collector of the third transistor 13 is connected in common, and the collectors of the transistors 11 and 12 are
The power supply line is connected through the resistors R1 and R2, and the collector of the transistor 12 is connected to the output terminal 10o.
【０００６】トランジスタ１３のエミッタが、抵抗器Ｒ
３を通じて、グラウンドに接続されると共に、トランジ
スタ１３のベースとグラウンドの間に、信号源１と、ベ
ース電源１４とが直列に接続されて、トランジスタ１３
は、可変電流源として機能する。The emitter of the transistor 13 is connected to a resistor R
3, the signal source 1 and the base power supply 14 are connected in series between the base of the transistor 13 and the ground.
Functions as a variable current source.
【０００７】一方、Ｄ−Ａ変換回路２０は、入力デジタ
ル制御データＤｐのビット数ｎに等しい、複数の定電流
源２１ａ，２１ｂ，２１ｃ〜２１ｎと、同数のスイッチ
回路２２ａ，２２ｂ，２２ｃ〜２２ｎとを含んで構成さ
れる。On the other hand, the DA converter 20 includes a plurality of constant current sources 21a, 21b, 21c to 21n, which are equal to the number n of bits of the input digital control data Dp, and the same number of switch circuits 22a, 22b, 22c to 22n. It is comprised including.
【０００８】定電流源２１ａ〜２１ｎは、スイッチ回路
２２ａ〜２２ｎの各出力端とグラウンドの間に接続され
る。また、スイッチ回路２２ａ〜２２ｎの各ｖ側入力端
が電源ラインに直接に接続されると共に、スイッチ回路
２２ａ〜２２ｎの各ｕ側入力端は、抵抗器Ｒ４を通じ
て、電源ラインに接続される。The constant current sources 21a to 21n are connected between the output terminals of the switch circuits 22a to 22n and the ground. The respective v-side input terminals of the switch circuits 22a to 22n are directly connected to the power supply line, and the respective u-side input terminals of the switch circuits 22a to 22n are connected to the power supply line through the resistor R4.
【０００９】スイッチ回路２２ａ〜２２ｎには、制御信
号として、外部のデジタル制御信号源（図示は省略）か
らの、ｎビットの自然２進符号のデジタル制御信号Ｄｐ
が供給され、このデジタル制御信号Ｄｐの対応するビッ
トのデータの“０”，“１”に応じて、スイッチ回路２
２ａ〜２２ｎが、例えば、ｖ側、ｕ側に切り換えられ
る。The switch circuits 22a to 22n receive, as control signals, digital control signals Dp of an n-bit natural binary code from an external digital control signal source (not shown).
Is supplied to the switch circuit 2 according to the data “0” or “1” of the bit corresponding to the digital control signal Dp.
2a to 22n are switched to, for example, the v side and the u side.
【００１０】また、各定電流源２１ａ，２１ｂ，２１ｃ
〜２１ｎは、デジタル制御信号ＤｐのＭＳＢ（最上位ビ
ット），２ＳＢ，３ＳＢ〜ＬＳＢ（最下位ビット）に対
応し、２ＳＢに対応する定電流源２１ｂの電流Ｉｂは、
ＭＳＢに対応する定電流源２１ａの電流Ｉａの１／２倍
とされ、以下、ＬＳＢまでの各ビットに対応する定電流
源の電流は、一つ上位のビットに対応する定電流源の電
流の１／２倍とされる。Further, each of the constant current sources 21a, 21b, 21c
21n correspond to the MSB (most significant bit), 2SB, 3SB to LSB (least significant bit) of the digital control signal Dp, and the current Ib of the constant current source 21b corresponding to 2SB is
The current of the constant current source 21a corresponding to the MSB is set to 倍 times the current Ia. Hereinafter, the current of the constant current source corresponding to each bit up to the LSB is the current of the constant current source corresponding to the next higher bit. It is made 1/2 times.
【００１１】スイッチ回路２２ａ〜２２ｎの各ｕ側入力
端と抵抗器Ｒ４との接続中点に、演算増幅器２３の非反
転入力端子が接続され、演算増幅器２３の出力端子と反
転入力端子との間に抵抗器Ｒ５が介挿されると共に、反
転入力端子とグラウンドとの間に抵抗器Ｒ６が介挿され
る。A non-inverting input terminal of an operational amplifier 23 is connected to a connection point between each of the u-side input terminals of the switch circuits 22a to 22n and the resistor R4, and is connected between the output terminal and the inverting input terminal of the operational amplifier 23. And a resistor R6 is inserted between the inverting input terminal and the ground.
【００１２】そして、演算増幅器２３の出力端子とｎｐ
ｎトランジスタ２４のベースとが接続され、このトラン
ジスタ２４のエミッタが、抵抗器Ｒ７を通じて、トラン
ジスタ２５のエミッタに接続される。The output terminal of the operational amplifier 23 and np
The base of n transistor 24 is connected, and the emitter of transistor 24 is connected to the emitter of transistor 25 through resistor R7.
【００１３】トランジスタ２６のコレクタが電源ライン
に接続され、トランジスタ２６のエミッタと、トランジ
スタ２４，２５のコレクタとの間に、それぞれ負荷とし
て、ダイオード２７，２８のアノード・カソードが介挿
される。トランジスタ２６のベースとグラウンドの間に
は、ベース電源２９が介挿されて、トランジスタ２６
は、電圧レギュレータとして機能する。A collector of the transistor 26 is connected to a power supply line, and anodes and cathodes of diodes 27 and 28 are interposed between the emitter of the transistor 26 and the collectors of the transistors 24 and 25 as loads, respectively. A base power supply 29 is interposed between the base of the transistor 26 and the ground,
Functions as a voltage regulator.
【００１４】また、トランジスタ２４，２５の各エミッ
タとグラウンドとの間に、定電流源３１，３２が介挿さ
れ、トランジスタ２５のベースとグラウンドの間には、
ベース電源３３が介挿される。Further, constant current sources 31 and 32 are interposed between the emitters of the transistors 24 and 25 and the ground, and between the base of the transistor 25 and the ground.
The base power supply 33 is inserted.
【００１５】そして、トランジスタ２４のコレクタとダ
イオード２７の接続中点が、可変利得増幅回路１０のト
ランジスタ１１のベースに接続されると共に、トランジ
スタ１２のベースには、トランジスタ２４のコレクタと
ダイオード２８の接続中点が接続される。A connection point between the collector of the transistor 24 and the diode 27 is connected to the base of the transistor 11 of the variable gain amplifier circuit 10, and the base of the transistor 12 is connected to the collector of the transistor 24 and the diode 28. The midpoint is connected.
【００１６】図５のＤ−Ａ変換回路２０では、デジタル
制御信号Ｄｐの、あるビットが“１”のときに、対応す
るスイッチ回路が、図示のように、ｕ側に切り換えられ
て、抵抗器Ｒ４に、対応する定電流源の電流が流れる。
また、デジタル制御信号Ｄｐの、あるビットが“０”の
ときには、対応するスイッチ回路が、図示とは逆に、ｖ
側に切り換えられて、抵抗器Ｒ４には、対応する定電流
源の電流が流れない。In the DA converter 20 shown in FIG. 5, when a certain bit of the digital control signal Dp is "1", the corresponding switch circuit is switched to the u side as shown in FIG. The current of the corresponding constant current source flows through R4.
When a certain bit of the digital control signal Dp is “0”, the corresponding switch circuit sets v
And the current of the corresponding constant current source does not flow through the resistor R4.
【００１７】したがって、図５のＤ−Ａ変換回路２０で
は、デジタル制御信号Ｄｐの各ビットが“１”のときに
のみ、各ビットの重みに比例した量だけの電圧降下が、
抵抗器Ｒ４の両端に生ずる。Therefore, in the DA converter 20 of FIG. 5, only when each bit of the digital control signal Dp is "1", a voltage drop by an amount proportional to the weight of each bit is obtained.
It occurs at both ends of the resistor R4.
【００１８】この抵抗器Ｒ４の電圧降下は、例えば、ｎ
ビットのデジタル制御信号Ｄｐの入力バスデータが“１
００‥‥００”の場合を中心とし、有効最小データの
“０００‥‥００”から最大データの“１１１‥‥１
１”までの範囲に対応して変化する。The voltage drop of the resistor R4 is, for example, n
When the input bus data of the digital control signal Dp is “1”
Centering on the case of 00 00, the effective minimum data from “000 ‥‥ 00” to the maximum data “111 ‥‥ 1”
It changes corresponding to the range up to 1 ".
【００１９】上述のような、抵抗器Ｒ４の電圧降下が、
演算増幅器２３を通じて、トランジスタ２４のベースに
供給されると、抵抗器Ｒ４の電圧降下の増減に応じて、
トランジスタ２４のコレクタ電流が増減する。As described above, the voltage drop of the resistor R4 becomes
When the voltage is supplied to the base of the transistor 24 through the operational amplifier 23, according to the increase or decrease of the voltage drop of the resistor R4,
The collector current of the transistor 24 increases or decreases.
【００２０】トランジスタ２４，２５のエミッタとグラ
ウンドとの間には、それぞれ定電流源３１，３２が介挿
されているので、トランジスタ２４のコレクタ電流が増
大するとき、その増大分は、抵抗器Ｒ７を通じて、定電
流源３２に流入して、この流入分だけ、トランジスタ２
５のコレクタ電流を減少させる。Since the constant current sources 31 and 32 are interposed between the emitters of the transistors 24 and 25 and the ground, respectively, when the collector current of the transistor 24 increases, the increase is determined by the resistor R7. To the constant current source 32 through the transistor 2
5 is reduced.
【００２１】また、トランジスタ２４のコレクタ電流が
減少するときは、その減少分が、抵抗器Ｒ７を通じて、
トランジスタ２５から定電流源３１に流入して、この流
入分だけ、トランジスタ２５のコレクタ電流を増大させ
る。When the collector current of the transistor 24 decreases, the amount of the decrease is supplied through the resistor R7.
The current flows from the transistor 25 into the constant current source 31, and the collector current of the transistor 25 is increased by the amount of the current.
【００２２】上述のようにして、トランジスタ２５のコ
レクタ電流は、トランジスタ２４のコレクタ電流と逆位
相で増減し、ダイオード２７，２８を流れる電流Ｉ２
７，Ｉ２８も、互いに逆位相で増減する。As described above, the collector current of transistor 25 increases and decreases in the opposite phase to the collector current of transistor 24, and current I2 flowing through diodes 27 and 28
7, I28 also increase and decrease in opposite phases.
【００２３】ダイオード２７，２８を流れる電流Ｉ２
７，Ｉ２８が、上述のように変化するとき、ダイオード
２７，２８の周知の電流・電圧特性により、各ダイオー
ド２７，２８の順方向電圧降下の変化分は、各電流Ｉ２
７，Ｉ２８の変化分が対数圧縮されたものとなる。Current I2 flowing through diodes 27 and 28
When I7 and I28 change as described above, the change in the forward voltage drop of each diode 27 and 28 is determined by the current I2
7, the change of I28 is logarithmically compressed.
【００２４】そして、各ダイオード２７，２８の順方向
電圧降下の変化分が、利得制御信号Ｓ２０ａ，２０ｂと
して、可変利得増幅回路１０のトランジスタ１２，１１
のベースにそれぞれ供給され、各トランジスタ１１，１
２の各コレクタ電流が制御されることにより、Ｒ２に生
じる電圧降下、即ち、出力端子１０ｏに導出される出力
信号のレベル、換言すれば、増幅回路１０の利得が制御
される。The change in the forward voltage drop of each of the diodes 27 and 28 is used as gain control signals S20a and S20b as the transistors 12 and 11 of the variable gain amplifier circuit 10.
And the transistors 11, 1
By controlling each of the collector currents of the two, the voltage drop occurring at R2, that is, the level of the output signal led to the output terminal 10o, in other words, the gain of the amplifier circuit 10 is controlled.
【００２５】上述のような、ダイオード２７，２８にお
ける対数圧縮により、入力バスデータの等比級数的な変
化に対して、出力端子１０ｏに導出される出力信号のレ
ベルは、等比級数的に変化する。Due to the logarithmic compression of the diodes 27 and 28 as described above, the level of the output signal led out to the output terminal 10o changes in a geometric series with respect to the geometric series of the input bus data. I do.
【００２６】[0026]
【発明が解決しようとする課題】ところが、前出図５に
示すような、従来の利得制御回路２０では、トランジス
タ２４，２５の各エミッタ間に抵抗器Ｒ７が接続されて
いるので、トランジスタ２４，２５が完全な差動増幅回
路として機能せず、ダイオード２７，２８に流れる電流
Ｉ２７，Ｉ２８が、図６に示すように、入力バスデータ
に対して、特に制御範囲の端部で、非直線的に変化して
しまう。However, in the conventional gain control circuit 20 as shown in FIG. 5, the resistor R7 is connected between the emitters of the transistors 24 and 25. 25 does not function as a complete differential amplifier circuit, and the currents I27 and I28 flowing through the diodes 27 and 28 are non-linear with respect to the input bus data, especially at the end of the control range as shown in FIG. Will change.
【００２７】そして、可変利得増幅回路１０の出力レベ
ルが、図７に実線で示すように、入力バスデータに対し
て、非直線的に変化するという問題があった。Then, there is a problem that the output level of the variable gain amplifier circuit 10 changes nonlinearly with respect to the input bus data as shown by the solid line in FIG.
【００２８】また、制御データが０の場合に、出力レベ
ルを絞り込むことが困難であるという問題もあった。There is also a problem that it is difficult to narrow the output level when the control data is 0.
【００２９】上述のような問題を解消して、図７に鎖線
で示すように、入力バスデータに対して、出力レベルを
直線的に変化させるためには、補正回路の追加が必要と
なって、回路規模が大幅に増大するという問題が生ず
る。In order to solve the above-described problem and to linearly change the output level with respect to the input bus data as shown by a chain line in FIG. 7, it is necessary to add a correction circuit. In this case, there is a problem that the circuit scale is significantly increased.
【００３０】かかる点に鑑み、この発明の目的は、小さ
な回路規模で、利得制御特性の直線性を改善した、利得
制御回路を提供するところにある。In view of the foregoing, an object of the present invention is to provide a gain control circuit with a small circuit scale and improved linearity of gain control characteristics.
【００３１】[0031]
【課題を解決するための手段】前記課題を解決するた
め、請求項１の発明による利得制御回路は、第１および
第２の制御入力端を備え、これら第１および第２の制御
入力端に供給される制御信号の差分に応じて、入力信号
を利得制御する可変利得増幅回路部と、それぞれの定電
流値が入力デジタル制御データの各ビットの重みにそれ
ぞれ対応する、前記入力デジタル制御データのビット数
に等しい数の複数個の定電流源と、それぞれ第１および
第２の入力端と出力端とを備え、この出力端が前記定電
流源のそれぞれに接続されるとともに、前記第１および
第２の入力端が前記可変利得増幅回路部の前記第１およ
び第２の制御入力端にそれぞれ接続される複数個のスイ
ッチ回路と、前記可変利得増幅回路部の前記第１および
第２の制御入力端と、前記複数個のスイッチ回路との接
続点に接続される１対のダイオードと、前記１対のダイ
オードに対して一定の電流を供給するようにする回路部
とを備えることを特徴とするものである。According to a first aspect of the present invention, there is provided a gain control circuit including first and second control input terminals, wherein the first and second control input terminals are connected to the first and second control input terminals. In accordance with the difference between the supplied control signals, a variable gain amplifier circuit section that controls the gain of the input signal, and each constant current value corresponds to the weight of each bit of the input digital control data. A plurality of constant current sources having a number equal to the number of bits, and first and second input terminals and an output terminal, respectively, wherein the output terminal is connected to each of the constant current sources; A plurality of switch circuits each having a second input terminal connected to the first and second control input terminals of the variable gain amplifier circuit unit; and the first and second controls of the variable gain amplifier circuit unit. Input end A pair of diodes connected to a connection point with the plurality of switch circuits; and a circuit unit for supplying a constant current to the pair of diodes. .
【００３２】かかる構成の請求項１の発明による利得制
御回路においては、スイッチ回路が入力デジタル制御デ
ータの各ビットの“０”“１”に応じて、第１または第
２のの入力端に接続されることにより、第１または第２
の各入力端に接続された１対のダイオードには、制御デ
ータの全範囲にわたって、リニアに変化する電流が互い
に逆位相に流れ、この電流が対数圧縮されて形成される
制御信号により、可変利得増幅回路の利得が直線的に制
御される。In the gain control circuit according to the first aspect of the present invention, the switch circuit is connected to the first or second input terminal according to "0" or "1" of each bit of the input digital control data. By doing, the first or second
In the pair of diodes connected to the respective input terminals of the above, currents that vary linearly flow in opposite phases over the entire range of the control data, and the currents are logarithmically compressed, and a variable gain is generated by a control signal. The gain of the amplifier circuit is controlled linearly.
【００３３】また、請求項２の発明による利得制御回路
は、請求項１に記載の利得制御回路において、１対のダ
イオードのいずれかに直接に定電流源が接続されるよう
にしたものである。A gain control circuit according to a second aspect of the present invention is the gain control circuit according to the first aspect, wherein a constant current source is directly connected to one of the pair of diodes. .
【００３４】かかる構成の請求項２の発明による利得制
御回路においては、利得制御範囲の設定が自由となる。In the gain control circuit according to the second aspect of the present invention, the gain control range can be set freely.
【００３５】[0035]
【発明の実施の形態】以下、図１〜図３を参照しなが
ら、この発明による利得制御回路の実施の形態について
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a gain control circuit according to the present invention will be described below with reference to FIGS.
【００３６】［実施の形態の構成］この発明の実施の形
態の構成を図１に示す。この図１において、前出図５に
対応する部分には同一の符号を付して一部説明を省略す
る。[Structure of Embodiment] FIG. 1 shows the structure of an embodiment of the present invention. In FIG. 1, portions corresponding to FIG. 5 described above are denoted by the same reference numerals, and a description thereof is partially omitted.
【００３７】図１において、可変利得増幅回路１０は、
前出図５に示した従来例と同様に、３個のｎｐｎトラン
ジスタ１１，１２，１３を含む差動増幅回路として構成
される。In FIG. 1, the variable gain amplifier circuit 10 comprises:
As in the conventional example shown in FIG. 5 described above, the differential amplifier is configured as a differential amplifier circuit including three npn transistors 11, 12, and 13.
【００３８】第１および第２のトランジスタ１１，１２
のエミッタに共通に、第３のトランジスタ１３のコレク
タが接続され、トランジスタ１１，１２のコレクタは、
それぞれ抵抗器Ｒ１，Ｒ２を通じて、電源ラインに接続
されると共に、トランジスタ１２のコレクタが出力端子
１０ｏに接続される。First and second transistors 11 and 12
, The collector of the third transistor 13 is connected in common, and the collectors of the transistors 11 and 12 are
The power supply line is connected through the resistors R1 and R2, and the collector of the transistor 12 is connected to the output terminal 10o.
【００３９】トランジスタ１３のエミッタが、抵抗器Ｒ
３を通じて、グラウンドに接続されると共に、トランジ
スタ１３のベースとグラウンドの間に、信号源１と、ベ
ース電源１４とが直列に接続されて、トランジスタ１３
は、可変電流源として機能する。The emitter of the transistor 13 is connected to a resistor R
3, the signal source 1 and the base power supply 14 are connected in series between the base of the transistor 13 and the ground.
Functions as a variable current source.
【００４０】一方、Ｄ−Ａ変換回路２０Ｓは、前出図５
に示した従来例と同様に、入力デジタル制御データＤｐ
のビット数ｎに等しい、複数の定電流源２１ａ，２１
ｂ，２１ｃ〜２１ｎと、同数のスイッチ回路２２ａ，２
２ｂ，２２ｃ〜２２ｎとを含んで構成され、定電流源２
１ａ〜２１ｎは、スイッチ回路２２ａ〜２２ｎの各出力
端とグラウンドの間に接続される。On the other hand, the DA converter circuit 20S is the same as that shown in FIG.
As in the conventional example shown in FIG.
Constant current sources 21a, 21
b, 21c to 21n and the same number of switch circuits 22a, 2
2b, 22c to 22n, and the constant current source 2
1a to 21n are connected between the output terminals of the switch circuits 22a to 22n and the ground.
【００４１】各定電流源２１ａ，２１ｂ，２１ｃ〜２１
ｎは、ｎビットの自然２進符号のデジタル制御信号Ｄｐ
のＭＳＢ，２ＳＢ，３ＳＢ〜ＬＳＢに対応し、２ＳＢに
対応する定電流源２１ｂの電流Ｉｂは、ＭＳＢに対応す
る定電流源２１ａの電流Ｉａの１／２倍とされ、以下、
ＬＳＢまでの各ビットに対応する定電流源の電流は、一
つ上位のビットに対応する定電流源の電流の１／２倍と
される。Each of the constant current sources 21a, 21b, 21c to 21
n is an n-bit natural binary code digital control signal Dp
, The current Ib of the constant current source 21b corresponding to the 2SB is 1/2 of the current Ia of the constant current source 21a corresponding to the MSB.
The current of the constant current source corresponding to each bit up to the LSB is 倍 of the current of the constant current source corresponding to the next higher bit.
【００４２】また、スイッチ回路２２ａ〜２２ｎには、
切り換え制御信号として、ｎビットのデジタル制御信号
Ｄｐが供給され、このデジタル制御信号Ｄｐの対応する
ビットのデータの“０”，“１”に応じて、スイッチ回
路２２ａ〜２２ｎが、例えば、ｖ側入力端、ｕ側入力端
に切り換えられる。The switch circuits 22a to 22n include:
An n-bit digital control signal Dp is supplied as a switching control signal, and the switch circuits 22a to 22n are connected to, for example, the v-side in accordance with data “0” and “1” of a bit corresponding to the digital control signal Dp. The input terminal is switched to the u-side input terminal.
【００４３】この実施の形態のＤ−Ａ変換回路２０Ｓで
は、トランジスタ２６のコレクタが電源ラインに接続さ
れ、トランジスタ２６のベースとグラウンドの間には、
ベース電源２９が介挿されて、トランジスタ２６は、電
圧レギュレータとして機能する。In the DA converter 20S according to this embodiment, the collector of the transistor 26 is connected to the power supply line, and the base of the transistor 26 is connected to the ground.
With the base power supply 29 interposed, the transistor 26 functions as a voltage regulator.
【００４４】また、トランジスタ２６のエミッタに共通
に、ダイオード２７，２８のアノードが接続され、一方
のダイオード２７のカソードに、スイッチ回路２２ａ〜
２２ｎの各ｖ側入力端が共通に接続されると共に、他方
のダイオード２８のカソードには、スイッチ回路２２ａ
〜２２ｎの各ｕ側入力端が共通に接続される。The anodes of the diodes 27 and 28 are commonly connected to the emitter of the transistor 26, and the cathodes of the diodes 27 are connected to the switch circuits 22a to 22a.
22n are commonly connected to each other, and the cathode of the other diode 28 is connected to a switch circuit 22a.
To 22n are commonly connected.
【００４５】そして、ダイオード２７のカソードと可変
利得増幅回路１０のトランジスタ１１のベースとが接続
されると共に、トランジスタ１２のベースとダイオード
２８のカソードとが接続されて、トランジスタ１１，１
２の各ベースには、この実施の形態のＤ−Ａ変換回路２
０Ｓからの、後述のような利得制御信号Ｓ２０ｕ，２０
ｖが供給される。The cathode of the diode 27 and the base of the transistor 11 of the variable gain amplifier circuit 10 are connected, and the base of the transistor 12 and the cathode of the diode 28 are connected.
2 is provided with the DA converter circuit 2 of this embodiment.
0S, a gain control signal S20u, 20
v is supplied.
【００４６】なお、図１の実施の形態のＤ−Ａ変換回路
２０Ｓは、前出図５に示した従来例のＤ−Ａ変換回路２
０から、演算増幅器２３、トランジスタ２４，２５、定
電流源３１，３２、ベース電源３３を削除したように構
成されて、その分だけ回路規模が小さくなっている。It should be noted that the DA converter 20S of the embodiment shown in FIG. 1 is different from the conventional DA converter 2 shown in FIG.
The circuit is configured such that the operational amplifier 23, the transistors 24 and 25, the constant current sources 31 and 32, and the base power supply 33 are deleted from 0, and the circuit scale is reduced accordingly.
【００４７】また、図１に点線で示すように、ダイオー
ド２７のカソードとグラウンドの間に、適宜電流Ｉｐの
定電流源２１ｐを接続することができる。Further, as shown by the dotted line in FIG. 1, a constant current source 21p for the current Ip can be appropriately connected between the cathode of the diode 27 and the ground.
【００４８】［実施の形態の利得制御］次に、図２およ
び図３をも参照しながら、この発明の実施の形態の利得
制御について説明する。[Gain Control of Embodiment] Next, the gain control of the embodiment of the present invention will be described with reference to FIGS.
【００４９】この実施の形態のＤ−Ａ変換回路２０Ｓで
は、デジタル制御信号Ｄｐの、あるビットが“１”のと
きに、対応するスイッチ回路が、図示のように、ｕ側に
切り換えられて、対応する定電流源の電流がダイオード
２８に流れる。また、デジタル制御信号Ｄｐの、あるビ
ットが“０”のときには、対応するスイッチ回路が、図
示とは逆に、ｖ側に切り換えられて、対応する定電流源
の電流がダイオード２７に流れる。In the DA converter 20S of this embodiment, when a certain bit of the digital control signal Dp is "1", the corresponding switch circuit is switched to the u side as shown in FIG. The current of the corresponding constant current source flows through the diode 28. When a certain bit of the digital control signal Dp is “0”, the corresponding switch circuit is switched to the v side, contrary to the illustration, and the current of the corresponding constant current source flows through the diode 27.
【００５０】したがって、この実施の形態のＤ−Ａ変換
回路２０Ｓのダイオード２７には、デジタル制御信号Ｄ
ｐの“０”の各ビットの重みに比例した量だけの電流Ｉ
２７が流れると共に、ダイオード２８には、デジタル制
御信号Ｄｐの“１”の各ビットの重みに比例した量だけ
の電流Ｉ２８が流れる。Therefore, the digital control signal D is applied to the diode 27 of the DA converter 20S of this embodiment.
The current I by an amount proportional to the weight of each bit of “0” of p
At the same time, the current I28 flows through the diode 28 in an amount proportional to the weight of each bit of "1" of the digital control signal Dp.
【００５１】このダイオード２７，２８の電流Ｉ２７，
Ｉ２８は、例えば、ｎビットのデジタル制御信号Ｄｐの
入力バスデータが“１００‥‥００”の場合を中心と
し、最小データの“０００‥‥００”から最大データの
“１１１‥‥１１”までの範囲に対応して、図２に示す
ように、互いに逆位相で、直線的に増減する。The currents I27,
I28 is, for example, centered on the case where the input bus data of the n-bit digital control signal Dp is “100 ‥‥ 00”, and ranges from “000 デ ー タ 00” of the minimum data to “111 ‥‥ 11” of the maximum data. According to the range, as shown in FIG. 2, they increase and decrease linearly in opposite phases.
【００５２】ダイオード２７，２８に流れる電流Ｉ２
７，Ｉ２８が、上述のように変化するとき、ダイオード
２７，２８の周知の電流・電圧特性により、各ダイオー
ド２７，２８の順方向電圧降下の変化分は、各電流Ｉ２
７，Ｉ２８の変化分が対数圧縮されたものとなる。Current I2 flowing through diodes 27 and 28
When I7 and I28 change as described above, the change in the forward voltage drop of each diode 27 and 28 is determined by the current I2
7, the change of I28 is logarithmically compressed.
【００５３】そして、各ダイオード２７，２８の順方向
電圧降下の変化分が、利得制御信号Ｓ２０ｖ，２０ｕと
して、可変利得増幅回路１０のトランジスタ１１，１２
のベースにそれぞれ供給され、各トランジスタ１１，１
２の各コレクタ電流が制御されることにより、Ｒ２に生
じる電圧降下、即ち、出力端子１０ｏに導出される出力
信号のレベル、換言すれば、増幅回路１０の利得が制御
される。The change in the forward voltage drop of each diode 27, 28 is used as a gain control signal S20v, 20u as the transistors 11, 12 of the variable gain amplifier circuit 10.
And the transistors 11, 1
By controlling each of the collector currents of the two, the voltage drop occurring at R2, that is, the level of the output signal led to the output terminal 10o, in other words, the gain of the amplifier circuit 10 is controlled.
【００５４】上述のような、ダイオード２７，２８にお
ける対数圧縮により、入力バスデータの等比級数的な変
化に対して、出力端子１０ｏに導出される出力信号のレ
ベルは、等比級数的に変化する。Due to the logarithmic compression of the diodes 27 and 28 as described above, the level of the output signal led out to the output terminal 10o changes in a geometric series with respect to the geometric series of the input bus data. I do.
【００５５】定電流源２１ｐが接続されない場合、出力
端子１０ｏに導出される出力信号のレベルは、図３に実
線で示すように、絞り込まれた最小出力レベルから最大
出力レベルまで、直線性が格段に改善された制御特性が
得られる。When the constant current source 21p is not connected, the level of the output signal led out to the output terminal 10o is extremely linear from the narrowed minimum output level to the maximum output level as shown by the solid line in FIG. The improved control characteristics can be obtained.
【００５６】また、定電流源２１ｐが接続された場合
は、図３に破線で示すように、定電流源２１ｐの電流Ｉ
ｐに対応した適宜レベルだけ、最低出力レベルがアップ
した直線的な制御特性が得られて、利得制御範囲を自由
に設定することができる。When the constant current source 21p is connected, as shown by a broken line in FIG.
A linear control characteristic in which the minimum output level is increased by an appropriate level corresponding to p is obtained, and the gain control range can be set freely.
【００５７】なお、図５の利得制御回路２０では、例え
ば、抵抗器Ｒ６の接続点および電圧源３３の接続点の間
で、グラウンド電位に差が生じた場合、制御特性が悪化
すると共に、制御範囲にも影響が及ぶなどの問題もあっ
たが、図１の実施の形態では、回路構成が簡単になって
いるため、回路的なエラーにも強くなっている。In the gain control circuit 20 shown in FIG. 5, for example, when a difference occurs in the ground potential between the connection point of the resistor R6 and the connection point of the voltage source 33, the control characteristics deteriorate and the control Although there is a problem that the range is affected, the embodiment of FIG. 1 has a simple circuit configuration, and thus is strong against circuit errors.
【００５８】[0058]
【発明の効果】以上説明したように、請求項１の発明に
よれば、小さな回路規模で、利得制御特性の直線性を改
善した、利得制御回路を実現することができる。As described above, according to the first aspect of the present invention, it is possible to realize a gain control circuit with a small circuit scale and improved linearity of gain control characteristics.
【００５９】また、請求項２の発明によれば、利得制御
範囲を自由に設定することができる。According to the second aspect of the present invention, the gain control range can be set freely.
【図１】この発明による利得制御回路の実施の形態の構
成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment of a gain control circuit according to the present invention.
【図２】この発明の実施の形態の利得制御を説明するた
めの図である。FIG. 2 is a diagram for explaining gain control according to the embodiment of the present invention.
【図３】この発明の実施の形態の利得制御特性を示す図
である。FIG. 3 is a diagram showing gain control characteristics according to the embodiment of the present invention.
【図４】この発明を説明するためのブロック図である。FIG. 4 is a block diagram for explaining the present invention.
【図５】従来の利得制御回路の構成例を示す回路図であ
る。FIG. 5 is a circuit diagram showing a configuration example of a conventional gain control circuit.
【図６】従来例の利得制御を説明するための図である。FIG. 6 is a diagram for explaining gain control in a conventional example.
【図７】従来例の利得制御特性を示す図である。FIG. 7 is a diagram showing gain control characteristics of a conventional example.
１…信号源、１０…可変利得増幅回路、１０ｏ…出力端
子、２０Ｓ…Ｄ−Ａ変換回路、２１（２１ａ〜２１ｎ）
…定電流源、２２（２２ａ〜２２ｎ）…スイッチ回路、
２６…電圧レギュレータ用トランジスタ、２７，２８…
ダイオード、Ｄｐ…デジタル制御データ、Ｓ２０ｕ，Ｓ
２０ｖ…利得制御信号DESCRIPTION OF SYMBOLS 1 ... Signal source, 10 ... Variable gain amplifier circuit, 10o ... Output terminal, 20S ... DA conversion circuit, 21 (21a-21n)
... constant current source, 22 (22a to 22n) ... switch circuit,
26: voltage regulator transistor, 27, 28 ...
Diode, Dp ... Digital control data, S20u, S
20v: gain control signal
Claims (2)
ら第１および第２の制御入力端に供給される制御信号の
差分に応じて、入力信号を利得制御する可変利得増幅回
路部と、 それぞれの定電流値が入力デジタル制御データの各ビッ
トの重みにそれぞれ対応する、前記入力デジタル制御デ
ータのビット数に等しい数の複数個の定電流源と、 それぞれ第１および第２の入力端と出力端とを備え、こ
の出力端が前記定電流源のそれぞれに接続されるととも
に、前記第１および第２の入力端が前記可変利得増幅回
路部の前記第１および第２の制御入力端にそれぞれ接続
される複数個のスイッチ回路と、 前記可変利得増幅回路部の前記第１および第２の制御入
力端と、前記複数個のスイッチ回路との接続点に接続さ
れる１対のダイオードと、 前記１対のダイオードに対して一定の電流を供給するよ
うにする回路部とを備える利得制御回路。A variable gain amplifier circuit having first and second control input terminals for controlling gain of an input signal in accordance with a difference between control signals supplied to the first and second control input terminals; A plurality of constant current sources each having a number equal to the number of bits of the input digital control data, each constant current value corresponding to a weight of each bit of the input digital control data; and a first and a second input, respectively. And the output terminal is connected to each of the constant current sources, and the first and second input terminals are connected to the first and second control inputs of the variable gain amplifier circuit unit. A plurality of switch circuits respectively connected to the terminals; a pair of diodes connected to a connection point between the first and second control input terminals of the variable gain amplifier circuit unit and the plurality of switch circuits; And said 1 And a circuit for supplying a constant current to the pair of diodes.
定電流源が接続される請求項１に記載の利得制御回路。2. The gain control circuit according to claim 1, wherein a constant current source is directly connected to one of said pair of diodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21936697A JP3772938B2 (en) | 1997-08-14 | 1997-08-14 | Gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21936697A JP3772938B2 (en) | 1997-08-14 | 1997-08-14 | Gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168487A true JPH1168487A (en) | 1999-03-09 |
| JP3772938B2 JP3772938B2 (en) | 2006-05-10 |
Family
ID=16734304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21936697A Expired - Fee Related JP3772938B2 (en) | 1997-08-14 | 1997-08-14 | Gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3772938B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026639A1 (en) * | 2005-08-31 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | Variable gain amplifier and ac power supply device using the same |
-
1997
- 1997-08-14 JP JP21936697A patent/JP3772938B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026639A1 (en) * | 2005-08-31 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | Variable gain amplifier and ac power supply device using the same |
| US7602247B2 (en) | 2005-08-31 | 2009-10-13 | Panasonic Corporation | Variable gain amplifier and AC power supply device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3772938B2 (en) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| JPH06314977A (en) | Current output type d/a converter circuit | |
| JPH0646709B2 (en) | Digital / Analog converter | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| US4034366A (en) | Analog-to-digital converter with controlled ladder network | |
| JP3772938B2 (en) | Gain control circuit | |
| JPH0621814A (en) | Digital-to-analog converter provided with precise linear output for both positive and negative input values | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| JPH06132828A (en) | D/a converter | |
| JP2985185B2 (en) | DA conversion circuit | |
| US5905454A (en) | Digital-to-analog converter with complementary outputs | |
| JP2000151403A (en) | D/a converter and conversion method | |
| JPH0547006B2 (en) | ||
| US7109903B2 (en) | Digital-analog converter circuit | |
| JPH0645939A (en) | D/a converter | |
| JPH0250621A (en) | Logic circuit | |
| JP2506663B2 (en) | DA converter | |
| JPS59141827A (en) | Analog/digital conversion controller | |
| JP2906280B2 (en) | D / A converter | |
| EP0557052A2 (en) | Analog to digital converter | |
| KR930001748B1 (en) | Logic circuitry | |
| JP2952954B2 (en) | Series-parallel A / D converter | |
| JP2976447B2 (en) | D / A converter | |
| WO2004045080A1 (en) | D/a converter circuit | |
| JPH08125538A (en) | Digital/analog converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |