JPH1155267A

JPH1155267A - Ａｔｍスイッチ

Info

Publication number: JPH1155267A
Application number: JP20346997A
Authority: JP
Inventors: Masanaga Yasukawa; 正祥安川; Naoaki Yamanaka; 直明山中; Haruhisa Hasegawa; 治久長谷川; Takashi Kurimoto; 崇栗本
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1997-07-29
Filing date: 1997-07-29
Publication date: 1999-02-26
Anticipated expiration: 2017-07-29
Also published as: JP3079068B2

Abstract

(57)【要約】【課題】多段に構成されたＡＴＭスイッチでは、コネ
クションベースでスイッチングを行うことにより、同一
コネクションのセルが同一ルートを通るため、トラヒッ
クの偏りが生じ、ブロッキングが発生する。【解決手段】コネクションベースでスイッチングを行
わず、セルレベルでスイッチングを行う。３段縦続に単
位スイッチを設け、１段目の単位スイッチでは、入力セ
ルを均等に出力回線に振り分ける。２段目の単位スイッ
チでは、特定方路にセルが集中した場合でも各バッファ
のキュー長を空セルを挿入して等しくする。これによ
り、トラヒックを分散させることがでるとともに、セル
順序逆転を回避するための複雑な制御を行う必要がな
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode:非同期転送モード) 通信に利用する。
本発明はＡＴＭの交換装置に利用するに適する。特に、
単位スイッチを多段に接続して大規模なＡＴＭスイッチ
を構成する技術に関する。

【０００２】

【従来の技術】ＡＴＭでは、固定長のセルをソフトウェ
アを介さずに簡略化されたプログラムを用いてハードウ
ェアで高速にスイッチングする。このためＡＴＭ交換機
に搭載されるＡＴＭスイッチには高速制御性および高速
スイッチング性が要求される。特に、収容回線が増え、
要求スイッチサイズが大きくなると、単位スイッチの増
設では対応できなくなり、単位スイッチを多段に接続す
る多段スイッチ構成が必要になる。

【０００３】この従来例を図９を参照して説明する。図
９は単位スイッチが３段縦続に接続されたＡＴＭスイッ
チを示す図である。従来は図９に示すように、単位スイ
ッチを相互に３段縦続に接続するクロススイッチアーキ
テクチャが多段スイッチ構成でスイッチサイズを大型化
する有効な方法として知られている。

【０００４】このクロススイッチアーキテクチャでは、
基本的には入力されたトラヒックはコネクションベース
でスイッチングされるため、同一コネクションを形成す
るセルはスイッチ内で必ず同一ルートを通る性質があ
る。このため、スイッチ内のコネクションのルートを管
理しないと２段目のスイッチでコネクションレベルによ
るリンクブロックが発生し、リンク内に流入するトラヒ
ックが高負荷状態に陥り、セル損失率の著しい劣化を招
く。

【０００５】従来、このようなリンクブロック状態を回
避する方法としては、（１）スイッチ内に任意のスピー
ドを持ったコネクションが最悪のパターンで収容される
条件を考えて（桜井、他、“多段接続ＡＴＭ通話路のノ
ンブロック条件の検討”昭６３信学春季全大Ｂ−３１
８）、スイッチ内で収容コネクションが最悪の状態で偏
った場合でもリンク容量が不足してリンクブロックを起
こさないようにクロススイッチ内部を高速化するか、ク
ロススイッチを構成する２段目のスイッチに向かうルー
ト数を広げることにより実質リンク容量を増加させてノ
ンブロックを図る方法、（２）スイッチ内に収容される
コネクションを全て管理し、リンクブロックが発生した
場合には、収容されているコネクションの使用帯域を考
慮してコネクションの収容替えを行いリンクブロックを
回避する方法、（３）セルレベルで入力コネクションを
スイッチ２段目に振り分け、スイッチ内トラヒックを分
散させることによりリンクブロックを防ぐ方法がある。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法では、複数のサービスクラスを持ち、任
意のデータ送出レートを持つコネクションが多重される
ＡＴＭにおいては実現性に問題があり、スイッチをノン
ブロック化する完全な解とはなり得ない。

【０００７】例えば、（１）による方法で任意のスピー
ドを備えるコネクションを収容するためにはスイッチ内
部リンク容量を３倍まで高速化する必要があり、スイッ
チ間リンクを構成するための多大な困難を伴い、高速ス
イッチとしては不経済なアーキテクチャとなる欠点があ
る。

【０００８】また、（２）による方法では、コネクショ
ンの平均保留時間が短くなり、収容されるコネクション
数が膨大な数になる高速スイッチでは、それぞれのコネ
クションの使用帯域を管理し、コネクションレベルの重
なりを考えて収容コネクションの組合わせを変更してリ
ンクブロックを防止するためには、膨大な計算量を必要
とし、現実的なアプローチとは成り得ない。

【０００９】また、（３）による方法ではセル順序逆転
を防止するためにスイッチ入力側でセル毎にタイムスタ
ンプを付与し、スイッチ出力側でそのタイムスタンプ情
報をもとにセルを並び替える操作が必要である。

【００１０】このような構成の場合には、通常良好なト
ラヒック特性を得るためにスイッチ内にバッファを１０
０セル分以上設けるために、最大バッファ容量分の順序
逆転が起こる可能性がある。

【００１１】ソーティング対象をＮとすると通常ｓ＝Ｋ
ｌｏｇ２Ｎのステップが必要となるから、高速の複数の
入出力ポートを備える高速スイッチにおいては、出力ポ
ート毎にこのような大規模なソーティング回路とセル保
持用の大規模なバッファを配置することが困難となるた
め、やはり現実的なアプローチとは成り得ない。

【００１２】本発明は、このような背景に行われたもの
であって、サービスクラスに係わらず任意のデータ送出
レートを持つコネクションを収容することができるＡＴ
Ｍスイッチを提供することを目的とする。本発明は、収
容コネクションをノンブロックにスイッチングしネット
ワーク効率を向上させるＡＴＭスイッチを提供すること
を目的とする。

【００１３】

【課題を解決するための手段】本発明は、タイムスタン
プなしにセル順序保証を実現可能なセルレベルのダイナ
ミックなルーティングを行い、ＡＴＭスイッチをノンブ
ロック化することを最も主要な特徴とする。従来技術と
は、コネクションベースのスタティックなルーティング
を行わないところが異なる。

【００１４】このために１段目の単位スイッチは、１セ
ル時間内で入力回線毎に出力回線が重ならないように、
セルバイセルで入力セルを振り分けを行うことにより、
入力負荷に依存せずに、また、入力トラヒックの偏りに
依存せずに２段目の単位スイッチに入力するトラヒック
の負荷と目的出力方路を均等化できる。

【００１５】また、２段目の単位スイッチにあって、３
段目の同一の単位スイッチに接続されるそれぞれのバッ
ファについては、各バッファ間で到着セル情報を検出
し、バッファ間でその検出情報を交換してこの検出情報
をもとに空セルを挿入することにより、２段目の単位ス
イッチのセルの最大同時到着が起きたバッファのキュー
長に連動して各自のバッファ内のキュー長をコントロー
ルし、３段目の同一の単位スイッチを目指すセル毎の２
段目の単位スイッチ内遅延時間を同一にする。

【００１６】このため、３段目の同一の単位スイッチを
目指す異なる１段目の単位スイッチおよび２段目の単位
スイッチを通過したセル同士が等しいスイッチ内遅延時
間で３段目の単位スイッチに入力することになるのでセ
ル順序逆転を保証することが可能となる。このため、ス
イッチセル毎にタイムスタンプを付与し、スイッチ出力
側でセルの順序をソーティングし、セルの並び替えを必
要とした従来の技術とは、タイムスタンプが不要な点お
よび出力側でソーティング回路が不要な点が大きく異な
る。

【００１７】また、本発明のＡＴＭスイッチは、２段目
の単位スイッチで空セルを挿入するためにバッファ入力
負荷が見掛け上増大する。このためバッファ出力をＫ倍
にしてトラヒック特性を良くすることが望ましい。ま
た、３段目の単位スイッチの入力側ではこの空セルを実
際の入力セルと分離し廃棄することが望ましい。

【００１８】すなわち、本発明はＡＴＭスイッチであっ
て、Ｎ本の入力回線に到来するセルをその宛先にしたが
ってＮ本の出力回線のうちの一つ出力回線に分配する単
位スイッチを備え、この単位スイッチが３段縦続に接続
され、この１段目と２段目および２段目と３段目は、そ
れぞれ単位スイッチのＮ本の出力回線が次段のＮ個の単
位スイッチの入力回線のいずれかに接続されたＡＴＭス
イッチである。

【００１９】ここで、本発明の特徴とするところは、前
記１段目の単位スイッチは、Ｎ本の出力回線の宛先割付
を１セル時間毎に変更しＮセル時間で最初の割付に戻る
ように循環させる手段を備えたところにある。

【００２０】前記２段目の単位スイッチには出力回線毎
にそれぞれバッファが設けられ、前記３段目の単位スイ
ッチの同一のものに接続されるその２段目のＮ個のバッ
ファ毎にそのＮ個のバッファのキュー長が互いに等しく
なるように空セルを挿入する手段を備えることが望まし
い。

【００２１】前記２段目の単位スイッチの出力側および
前記３段目の単位スイッチの入力側の処理速度は前記１
段目の単位スイッチの処理速度のＫ倍に設定されること
が望ましい。

【００２２】前記３段目の単位スイッチは、入力回線毎
にそれぞれ設けられたＮ個のバッファと、このバッファ
に書込まれるセル列から前記挿入する手段により挿入さ
れた空セルを除去する手段とを備えることが望ましい。

【００２３】

【発明の実施の形態】発明の実施の形態を図１を参照し
て説明する。図１は本発明実施例のＡＴＭスイッチの全
体構成図である。

【００２４】本発明は、ＡＴＭスイッチであって、Ｎ本
の入力回線に到来するセルをその宛先にしたがってＮ本
の出力回線のうちの一つ出力回線に分配する単位スイッ
チＵ₁₁〜Ｕ_3Nを備え、この単位スイッチＵ₁₁〜Ｕ_3Nが３
段縦続に接続され、この１段目と２段目および２段目と
３段目は、それぞれ単位スイッチＵ₁₁〜Ｕ_1N、Ｕ₂₁〜Ｕ
_2NのＮ本の出力回線が次段のＮ個の単位スイッチＵ₂₁〜
Ｕ_2N、Ｕ₃₁〜Ｕ_3Nの入力回線のいずれかに接続されたＡ
ＴＭスイッチである。

【００２５】ここで、本発明の特徴とするところは、１
段目の単位スイッチＵ₁₁〜Ｕ_1Nは、Ｎ本の出力回線の宛
先割付を１セル時間毎に変更しＮセル時間で最初の割付
に戻るように循環させるところにある。

【００２６】２段目の単位スイッチＵ₂₁〜Ｕ_2Nには出力
回線毎にそれぞれバッファが設けられ、３段目の単位ス
イッチＵ₃₁〜Ｕ_3Nの同一のものに接続されるその２段目
のＮ個のバッファ毎にそのＮ個のバッファのキュー長が
互いに等しくなるように空セルを挿入するセル順序制御
部１０を備えている。

【００２７】２段目の単位スイッチＵ₂₁〜Ｕ_2Nの出力側
および３段目の単位スイッチＵ₃₁〜Ｕ_3Nの入力側の処理
速度は１段目の単位スイッチＵ₁₁〜Ｕ_1Nの処理速度のＫ
倍に設定されている。

【００２８】３段目の単位スイッチＵ₃₁〜Ｕ_3Nは、入力
回線毎にそれぞれ設けられたＮ個のバッファと、このバ
ッファに書込まれるセル列からセル順序制御部１０によ
り挿入された空セルを除去する空セル除去部２０とを備
えている。

【００２９】

【実施例】本発明実施例を図１ないし図８を参照して説
明する。図１は上記のとおりである。図２は１段目の単
位スイッチＵ₁₁〜Ｕ_1Nのブロック構成図である。図３は
１段目の単位スイッチＵ₁₁〜Ｕ_1Nの動作を説明するため
の図である。図４は２段目の単位スイッチＵ₂₁〜Ｕ_2Nの
ブロック構成図である。図５は２段目の単位スイッチＵ
₂₁〜Ｕ_2Nの動作を説明するための図である。図６は２段
目の単位スイッチＵ₂₁〜Ｕ_2Nのサイズと回線速度増加率
との関係を示す図である。横軸に単位スイッチサイズを
とり、縦軸に回線速度増加率をとる。図７は入力負荷と
回線速度増加率との関係を示す図である。横軸に入力負
荷をとり、縦軸に回線速度増加率をとる。図８は３段目
の単位スイッチＵ₃₁〜Ｕ_3Nのブロック構成図である。

【００３０】本発明のＡＴＭスイッチはＮ×Ｎの単位ス
イッチＵ₁₁〜Ｕ_3Nが３段に接続されるクロススイッチア
ーキテクチャをベースにしている。図２および図３に示
すように、１段目の単位スイッチＵ₁₁〜Ｕ_1Nは入力トラ
ヒックをセルレベルで２段目の単位スイッチＵ₂₁〜Ｕ_2N
に振り分けるアロッタリングを行うバッファレススイッ
チにより構成される。

【００３１】図４および図５に示すように、２段目の単
位スイッチＵ₂₁〜Ｕ_2Nはバッファ内に空セルを挿入する
ことでセル順序を保証するとともに、バッファからの読
出しはｋ倍に高速化されて出力される。

【００３２】図８に示すように、３段目の単位スイッチ
Ｕ₃₁〜Ｕ_3Nはスイッチ入力段の空セル除去部２０で２段
目の単位スイッチＵ₂₁〜Ｕ_2Nで挿入された空セルと本来
の通信セルとを分離し、空セルを廃棄する。さらに、２
段目の単位スイッチＵ₂₁〜Ｕ_2Nで高速化された回線速度
を元に戻す。

【００３３】次に、各段における単位スイッチＵ₁₁〜Ｕ
_3Nの具体的構成例とその動作例を説明する。図２に１段
目の単位スイッチＵ₁₁〜Ｕ_1Nに配置されるアロッタリン
グスイッチ構成例を示す。この単位スイッチＵ₁₁〜Ｕ_1N
はバッファレスのクロスポイントスイッチとタグ変換回
路１５により構成される。このタグ変換回路１５はセル
到着毎に出力方路番号に対応したタグを挿入する。

【００３４】図３にそのタグ変換の状況を概念的に示し
た。時刻Ｔ１〜Ｔ４は１セル時間に相当する。図３は入
出力回線が４回線の例であるが、所定の入力回線をＮ本
の出力回線のいずれかに１セル時間毎に循環的に順次接
続させる。タグ変換回路１５はセル到着順に００、０
１、１０、１１のタグを入力セルに付与する。その後
に、入力セルは後段のバッファレススイッチに送出さ
れ、タグ毎にクロスポイントＸに含まれるアドレスフィ
ルタにより読み出され異なる出力方路に振り分けられ
る。このとき順に（０１、１０、１１、００）、（１
０、１１、００、０１）、（１１、００、０１、１０）
のタグが付与されるので、トータルとして該当１段目の
単位スイッチＵ₁₁〜Ｕ_1Nに入力されたセルは負荷と出力
方路宛先が均等に分散されて２段目の単位スイッチＵ₂₁
〜Ｕ_2Nに入力される。

【００３５】図４に２段目の単位スイッチＵ₂₁〜Ｕ_2Nの
構成例を示す。この単位スイッチＵ₂₁〜Ｕ_2Nは出力バッ
ファ型スイッチを基本としており、単位スイッチＵ₂₁〜
Ｕ_2Nの内部はＮ倍速に高速化されており、出力バッファ
部１６には最大Ｎ個のセルが到着するものとする。

【００３６】このとき図５に示すように、同一の３段目
の単位スイッチＵ_3i（ｉ＝１〜Ｎのいずれか）に接続さ
れる２段目の単位スイッチＵ_2p、Ｕ_2q、Ｕ_2r（ｐ、ｑ、
ｒ＝１〜Ｎのいずれか）にあるバッファ間には互いに制
御線５０により接続されたバッファ制御部５１が配置さ
れている。このバッファ制御部５１は自身の単位スイッ
チＵ_2p、Ｕ_2q、Ｕ_2rに同時に到着するセル数を監視し、
同時セル数を制御線５０を用いて自身以外の単位スイッ
チＵ_2p、Ｕ_2q、Ｕ_2rのバッファ制御部５１に通知する。

【００３７】各々のバッファ制御部５１はこの通知され
る情報と自身のバッファに到着したセル数とを比較し、
到着セル数が少なければ自身以外の最大到着セル数と同
一になるまで空セルＩを生成し、バッファに挿入する。

【００３８】図５は時刻Ｔ１に２段目の単位スイッチＵ
_2pのバッファに３個のセル（ｔ１と図示）が同時到着し
て、それを受けて単位スイッチＵ_2qのバッファ制御部５
１が空セルＩを３個挿入し、単位スイッチＵ_2rのバッフ
ァ制御部５１が空セルＩを２個を挿入している例を示し
ている。このような操作を行うことにより、同一の３段
目の単位スイッチＵ_3iを目指すセル同士の２段目の単位
スイッチＵ_2p、Ｕ_2q、Ｕ_2rまでのスイッチ内遅延時間は
同じになるのでセル順序逆転を保証することができる。

【００３９】ただし、このような空セルによる余分な負
荷が生じるために、バッファ出力をＫ倍に高速化してい
る。この高速化の係数を図６および図７に見積もった。
図６に示すように、単位スイッチサイズを大きくすれば
高速化ファクタを抑えることができる。図７に示すよう
に、入力負荷を下げれば、ほとんど高速化しなくても十
分なトラヒック特性が得られることがわかる。

【００４０】次に、３段目の単位スイッチＵ₃₁〜Ｕ_3Nの
構成例を図８に示す。３段目の単位スイッチＵ₃₁〜Ｕ_3N
は出力バッファ型スイッチ１７と空セル除去部２０によ
り構成される。空セル除去部２０は２段目の単位スイッ
チＵ₂₁〜Ｕ_2Nで挿入された空セルＩと通信セルとを分離
し、空セルＩを廃棄することにより３段目の単位スイッ
チＵ₃₁〜Ｕ_3Nの入力負荷を下げて３段目の単位スイッチ
Ｕ₃₁〜Ｕ_3Nのトラヒック特性を向上させる。

【００４１】また、前述した１段目の単位スイッチＵ₁₁
〜Ｕ_1Nは共通バッファ型スイッチを用いて構成すること
もできる。共通バッファ型スイッチで構成する場合に
は、従来の共通バッファ型スイッチのセル読出し部分に
アロッタリング機能を付与することにより、入力トラヒ
ックをそれぞれの出力ポートにセルレベルで負荷、宛先
ともに均等に分散させることができる。さらに、２段目
の単位スイッチＵ₂₁〜Ｕ_2Nおよび３段目の単位スイッチ
Ｕ₃₁〜Ｕ_3Nについても共通バッファ型スイッチを用いて
構成することができる。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
サービスクラスに係わらず任意のデータ送出レートを持
つコネクションを収容することができるＡＴＭスイッチ
を実現することができる。また、収容コネクションをノ
ンブロックにスイッチングしネットワーク効率を向上さ
せるＡＴＭスイッチを実現することができる。

【図面の簡単な説明】

【図１】本発明実施例のＡＴＭスイッチの全体構成図。

【図２】１段目の単位スイッチのブロック構成図。

【図３】１段目の単位スイッチの動作を説明するための
図。

【図４】２段目の単位スイッチのブロック構成図。

【図５】２段目の単位スイッチの動作を説明するための
図。

【図６】２段目の単位スイッチのサイズと回線速度増加
率との関係を示す図。

【図７】入力負荷と回線速度増加率との関係を示す図。

【図８】３段目の単位スイッチのブロック構成図。

【図９】単位スイッチが３段縦続に接続されたＡＴＭス
イッチを示す図。

【符号の説明】

１０セル順序制御部１５タグ変換回路１６出力バッファ部１７出力バッファ型スイッチ２０空セル除去部５０制御線５１バッファ制御部Ｉ空セルｔ１、ｔ２セルＵ₁₁〜Ｕ_3N、Ｕ_3i、Ｕ_2p、Ｕ_2q、Ｕ_2r 単位スイッチＸクロスポイント

───────────────────────────────────────────────────── フロントページの続き (72)発明者栗本崇東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】Ｎ本の入力回線に到来するセルをその宛
先にしたがってＮ本の出力回線のうちの一つ出力回線に
分配する単位スイッチを備え、この単位スイッチが３段
縦続に接続され、この１段目と２段目および２段目と３
段目は、それぞれ単位スイッチのＮ本の出力回線が次段
のＮ個の単位スイッチの入力回線のいずれかに接続され
たＡＴＭスイッチであって、前記１段目の単位スイッチは、Ｎ本の出力回線の宛先割
付を１セル時間毎に変更しＮセル時間で最初の割付に戻
るように循環させる手段を備えたことを特徴とするＡＴ
Ｍスイッチ。
【請求項２】前記２段目の単位スイッチには出力回線
毎にそれぞれバッファが設けられ、前記３段目の単位ス
イッチの同一のものに接続されるその２段目のＮ個のバ
ッファ毎にそのＮ個のバッファのキュー長が互いに等し
くなるように空セルを挿入する手段を備えた請求項１記
載のＡＴＭスイッチ。
【請求項３】前記２段目の単位スイッチの出力側およ
び前記３段目の単位スイッチの入力側の処理速度は前記
１段目の単位スイッチの処理速度のＫ倍に設定された請
求項２記載のＡＴＭスイッチ。
【請求項４】前記３段目の単位スイッチは、入力回線
毎にそれぞれ設けられたＮ個のバッファと、このバッフ
ァに書込まれるセル列から前記挿入する手段により挿入
された空セルを除去する手段とを備えた請求項２記載の
ＡＴＭスイッチ。